CN108807175A - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN108807175A CN108807175A CN201710283218.6A CN201710283218A CN108807175A CN 108807175 A CN108807175 A CN 108807175A CN 201710283218 A CN201710283218 A CN 201710283218A CN 108807175 A CN108807175 A CN 108807175A
- Authority
- CN
- China
- Prior art keywords
- side wall
- grid layer
- wall part
- initial
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 59
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 62
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 238000001039 wet etching Methods 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 12
- 230000001590 oxidative effect Effects 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 8
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 8
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 6
- 239000003795 chemical substances by application Substances 0.000 claims description 6
- 150000007529 inorganic bases Chemical class 0.000 claims description 6
- 150000007530 organic bases Chemical class 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 3
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 claims 3
- 239000003513 alkali Substances 0.000 claims 1
- 239000007788 liquid Substances 0.000 claims 1
- 230000000694 effects Effects 0.000 description 13
- 238000000151 deposition Methods 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 206010057855 Hypotelorism of orbit Diseases 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 241000208340 Araliaceae Species 0.000 description 2
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 2
- 235000003140 Panax quinquefolius Nutrition 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 235000008434 ginseng Nutrition 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- VIKNJXKGJWUCNN-XGXHKTLJSA-N norethisterone Chemical compound O=C1CC[C@@H]2[C@H]3CC[C@](C)([C@](CC4)(O)C#C)[C@@H]4[C@@H]3CCC2=C1 VIKNJXKGJWUCNN-XGXHKTLJSA-N 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- JKQOBWVOAYFWKG-UHFFFAOYSA-N molybdenum trioxide Chemical compound O=[Mo](=O)=O JKQOBWVOAYFWKG-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- KKCBUQHMOMHUOY-UHFFFAOYSA-N sodium oxide Chemical compound [O-2].[Na+].[Na+] KKCBUQHMOMHUOY-UHFFFAOYSA-N 0.000 description 1
- 229910001948 sodium oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种半导体结构及其形成方法，方法包括：基底，基底上具有栅极层；在栅极层侧壁上形成第一侧墙和第二侧墙，第一侧墙包括栅极层侧壁上的第一侧墙部和基底上的初始第二侧墙部，第一侧墙部与初始第二侧墙部连接，第二侧墙位于初始第二侧墙部上，且覆盖第一侧墙部侧壁，第二侧墙侧壁暴露出初始第二侧墙部侧壁；在栅极层、第一侧墙和第二侧墙两侧基底内形成初始开口，初始开口侧壁与底部垂直；形成初始开口后，去除部分初始第二侧墙部，形成第二侧墙部，第二侧墙部侧壁相对第二侧墙侧壁向栅极层凹陷；以第二侧墙部和栅极层为掩膜，在第二侧墙部和栅极层两侧基底内形成开口，开口侧壁具有顶角，顶角向栅极层下方基底内延伸。所述方法提高了晶体管性能。
Description
技术领域
本发明涉及半导体制造领域，尤其是涉及一种半导体结构及其形成方法。
背景技术
在先进互补金属氧化物半导体(CMOS)产业中，为了提高晶体管沟道区的应力(Stress)，增强其载流子迁移率；其中使用嵌入式硅锗来形成源区和漏区，从而对沟道区施加应力。为达到更好的效果，一般在源/漏外延硅锗之前需要凹陷(Recess)刻蚀，刻蚀后形成sigma(Σ)型凹陷，然后再sigma型凹陷内外延生长硅锗以增强施加应力的效果，提高半导体结构的性能。
然而，现有技术中，硅锗层距离沟道较远，晶体管的性能较差。
发明内容
本发明解决的技术问题是提供一种半导体结构的形成方法，以降低半导体结构的接触电阻。
为解决上述技术问题，本发明实施例提供一种本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底上具有栅极层；在所述栅极层的侧壁上形成第一侧墙和第二侧墙，所述第一侧墙包括位于栅极层侧壁上的第一侧墙部和位于基底上的初始第二侧墙部，且所述第一侧墙部与初始第二侧墙部连接，所述第二侧墙位于初始第二侧墙部上，且所述第二侧墙覆盖第一侧墙部的侧壁，第二侧墙的侧壁暴露出初始第二侧墙部的侧壁；以所述栅极层、第一侧墙和第二侧墙为掩膜，在所述栅极层、第一侧墙和第二侧墙两侧的基底内形成初始开口，所述初始开口的侧壁与初始开口的底部表面垂直；形成所述初始开口之后，去除部分初始第二侧墙部，形成第二侧墙部，所述第二侧墙部的侧壁相对于第二侧墙的侧壁向栅极层凹陷；形成所述第二侧墙部之后，以所述第二侧墙部和栅极层为掩膜，在所述第二侧墙部和栅极层两侧的基底内形成开口，所述开口的侧壁具有顶角，所述顶角向位于栅极层下方的基底内延伸。
可选的，所述初始开口的形成工艺包括：干法刻蚀工艺；所述各向异性干法刻蚀工艺的参数包括：刻蚀气体包括HBr和Cl2，O2作为缓冲气体，其中，HBr的流量为400标准毫升/分～500标准毫升/分，Cl2的流量为30标准毫升/分～60标准毫升/分，O2的流量为5标准毫升/分～10标准毫升/分，压强为30毫托～50毫托，功率为300瓦～600瓦，温度为40摄氏度～80摄氏度，偏置电压为50伏～150伏。
可选的，沿垂直于栅极层侧壁的方向上，所述第一侧墙部的尺寸为：10埃～50埃；沿垂直于栅极层侧壁的方向上，所述初始第二侧墙部的尺寸为：50埃～150埃。
可选的，沿垂直于栅极层侧壁的方向上，所述第二侧墙的尺寸为：50埃～150埃。
可选的，所述基底包括：半导体衬底以及位于所述半导体衬底上的鳍部；所述栅极层横跨所述鳍部。
可选的，所述鳍部的材料包括：硅；所述第一侧墙的材料包括：氧化硅；所述第二侧墙的材料包括：氮化硅。
可选的，所述第二侧墙部的形成工艺包括：湿法刻蚀工艺；所述湿法刻蚀工艺的参数包括：刻蚀剂包括氢氟酸溶液，氢氟酸溶液的浓度为0.05％～0.5％，时间为60秒～300秒。
可选的，沿垂直于栅极层侧壁的方向上，所述初始第二侧墙部的去除量为：30埃～90埃。
可选的，所述开口的形成工艺包括：湿法刻蚀工艺；所述湿法刻蚀工艺的参数包括：刻蚀剂包括有机碱或者无机碱；所述有机碱包括四甲基氢氧化铵，所述无机碱包括氢氧化钠、氢氧化钾。
可选的，所述开口的侧壁和底部表面具有自然氧化层；所述自然氧化层包括氧化硅。
可选的，去除所述自然氧化层的清洗液包括：氢氟酸溶液，所述氢氟酸溶液的浓度为：0.01％～1％。
可选的，去除所述自然氧化层之后，还包括：在所述开口内形成外延层；所述外延层的材料包括：硅锗。
相应的，本发明还提供一种采用上述方法形成的一种半导体结构，包括:基底，所述基底上具有栅极层；位于栅极层侧壁上的第一侧墙部和第二侧墙，所述第二侧墙与基底表面之间具有第二侧墙部，所述第一侧墙部与第二侧墙部连接，所述第二侧墙位于第二侧墙部上，且所述第二侧墙覆盖第一侧墙部的侧壁，第二侧墙部的侧壁相对于第二侧墙的侧壁向栅极层凹陷；位于所述第二侧墙部和第二侧墙两侧基底内的开口。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的半导体结构的形成方法中，形成所述初始开口之后，去除部分初始第二侧墙部，形成第二侧墙部。所述第二侧墙部的侧壁相对于第二侧墙的侧壁向栅极层凹陷，使得所述第二侧墙部的侧壁到位于栅极层下方的沟道区的距离较第二侧墙的侧壁到沟道区的距离小。所述第二侧墙部侧壁的位置决定所述开口顶部边缘的位置，因此，所述开口的顶部边缘到沟道区的距离较第二侧墙的侧壁到沟道区的距离小。后续在所述开口内形成外延层，因此，所述外延层的顶部边缘到沟道区的距离较小，使得所述外延层对沟道区的应力效果较强，从而有利于提高晶体管的性能。
本发明技术方案提供的半导体结构中，所述第二侧墙部侧壁的位置决定开口顶部边缘的位置，因此，所述开口的顶部边缘到沟道区的距离较第二侧墙的侧壁到沟道区的距离小，使得后续位于所述开口内的外延层的顶部边缘到沟道区的距离较近，进而使得所述外延层对沟道区的应力效果较强，从而有利于提高晶体管的性能。
附图说明
图1至图3是一种半导体结构的形成方法各步骤的结构示意图；
图4至图11是本发明一实施例半导体结构的形成方法各步骤的结构示意图。
具体实施方式
半导体结构的形成方法存在诸多问题，例如：晶体管的性能较差。
现结合一种半导体结构的形成方法，分析所述晶体管的性能较差的原因：
图1至图3是一种半导体结构的形成方法各步骤的结构示意图。
请参考图1，提供基底100，所述基底100上具有栅极层101；在所述栅极层101的侧壁上形成第一侧墙102和第二侧墙103，所述第二侧墙103的侧壁暴露出第一侧墙102的侧壁；
请参考图2和图3，图3为图2中区域1的放大图，以所述栅极层101、第一侧墙102和第二侧墙103为掩膜，在所述栅极层101、第一侧墙102和第二侧墙103两侧的基底100内形成开口104。
然而，采用上述方法制备的半导体性能较差，原因在于：
上述方法中，以所述栅极层101、第一侧墙102和第二侧墙103为掩膜，在所述栅极层101、第一侧墙102和第二侧墙103两侧的基底100内形成开口104。所述开口104的顶部边缘到位于栅极层101下方沟道区的距离是由第一侧墙102和第二侧墙103沿垂直于栅极层101侧壁方向上的尺寸总和所决定。然而，所述第一侧墙102和第二侧墙103沿垂直于栅极层101侧壁方向上的尺寸是由器件的性能以及沉积工艺所决定的，使得所述第一侧墙102和第二侧墙103沿垂直于栅极层101侧壁方向上的尺寸不能过小，进而使得所述开口104的顶部边缘到位于栅极层101下方的沟道区的距离较远。后续在所述开口104内形成外延层，因此，所述外延层的顶部边缘到沟道区的距离较远，使得所述外延层对沟道区的应力效果较差，不利于提高晶体管的性能。
为解决所述技术问题，本发明提供了一种半导体结构的形成方法，包括：提供基底，所述基底上具有栅极层；在所述栅极层的侧壁上形成第一侧墙和第二侧墙，所述第一侧墙包括位于栅极层侧壁上的第一侧墙部和位于基底上初始第二侧墙部，且所述第一侧墙部与初始第二侧墙部连接，所述第二侧墙位于初始第二侧墙部上，且所述第二侧墙覆盖第一侧墙部的侧壁，第二侧墙的侧壁暴露出初始第二侧墙部的侧壁；以所述栅极层、第一侧墙和第二侧墙为掩膜，在所述栅极层、第一侧墙和第二侧墙两侧的基底内形成初始开口，所述初始开口的侧壁与初始开口的底部表面垂直；形成所述初始开口之后，去除部分初始第二侧墙部，形成第二侧墙部，所述第二侧墙部的侧壁相对于第二侧墙的侧壁向栅极层凹陷；以所述第二侧墙部和栅极层为掩膜，在所述第二侧墙部和栅极层两侧的基底内形成开口，所述开口的侧壁具有顶角，所述顶角向位于栅极层下方的基底内延伸。
所述方法中，所述第二侧墙部侧壁的位置决定所述开口顶部边缘的位置，因此，所述开口的顶部边缘到沟道区的距离较第二侧墙的侧壁到沟道区的距离小。后续在所述开口内形成外延层，因此，所述外延层的顶部边缘到沟道区的距离较小，使得所述外延层对沟道区的应力效果较强，从而有利于提高晶体管的性能。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4至图11是本发明一实施例半导体结构的形成方法各步骤的结构示意图。
请参考图4，提供基底，所述基底上具有栅极层201。
在本实施例中，所述基底包括：半导体衬底(图中未示出)以及位于所述半导体衬底上的鳍部200。在其它实施例中，所述基底为平面基底。
所述半导体衬底以及所述鳍部200的形成步骤包括：提供初始衬底；图形化所述初始衬底，形成半导体衬底以及位于衬底上的鳍部200。
在本实施例中，所述初始衬底的材料为硅。在其他实施例中，所述初始衬底还可以为锗衬底、硅锗衬底、绝缘体上硅或绝缘体上锗等半导体衬底。
所述半导体衬底以及所述鳍部200为后续工艺提供工作平台。
在本实施例中，所述鳍部200之间的半导体衬底上具有隔离层(图中未示出)，所述隔离层的顶部表面低于所述鳍部200的顶部表面，且覆盖部分所述鳍部200的部分侧壁。
所述隔离层的材料包括：氧化硅。
在本实施例中，所述基底上，还包括：栅介质层(图中未标出)，所述栅介质层覆盖所述鳍部200部分侧壁和顶部表面；所述栅极层201位于所述栅介质层表面。
在本实施例中，所述栅介质层的材料为：氧化硅。所述栅极层的材料为：多晶硅。
在其他实施例中，所述栅介质层的材料包括：高K介质材料，所述高K介质材料指的是：介电常数K值大于3.9的材料，所述高K介质材料包括：氧化铪。所述栅极层的材料包括：多晶硅。后续通过后栅工艺去除所述栅极层，形成金属栅极。
所述栅极层201的顶部表面具有掩膜层(图中未标出)，所述掩膜层作为刻蚀形成所述栅极层201的掩膜。
请参考图5，在所述鳍部200、栅极层201侧壁和顶部表面上形成第一侧墙膜202；在所述第一侧墙膜202上形成第二侧墙膜203。
所述第一侧墙膜202的形成工艺为沉积工艺，如等离子体化学气相沉积工艺、原子层沉积工艺或低压化学气相沉积工艺。
所述第一侧墙膜202的材料为：氧化硅。
沿垂直于栅极层201侧壁的方向上，位于栅极层201侧壁上的第一侧墙膜202的尺寸为：10埃～50埃。
位于栅极层201侧壁上的第一侧墙膜202用于后续形成第一侧墙部。
所述第二侧墙膜203的形成工艺为沉积工艺，如等离子体化学气相沉积工艺、原子层沉积工艺或低压化学气相沉积工艺。
所述第二侧墙膜203的材料为：氮化硅。
所述第二侧墙膜203用于后续形成第二侧墙。
沿垂直于栅极层201侧壁的方向上，位于栅极层201侧壁上的所述第二侧墙膜203的厚度为：50埃～150埃。
由于第一侧墙膜202的材料为氧化硅，所述第二侧墙膜203的材料为氮化硅，因此，所述第一侧墙膜202和第二侧墙膜203具有不同的刻蚀选择比，有利于后续形成相对于第二侧墙的侧壁向栅极层201凹陷的第二侧墙部。
请参考图6，去除位于所述栅极层201上以及鳍部200上的第二侧墙膜203和部分第一侧墙膜202，在所述栅极层201的侧壁形成第一侧墙204和第二侧墙205，所述第一侧墙204包括位于栅极层201侧壁上的第一侧墙部206和位于鳍部200上初始第二侧墙部207，且所述第一侧墙部206与初始第二侧墙部207连接，所述第二侧墙205位于初始第二侧墙部207上，且所述第二侧墙205覆盖第一侧墙部206的侧壁，第二侧墙205的侧壁暴露出初始第二侧墙部207的侧壁。
去除位于所述栅极层201上以及鳍部200上的部分第一侧墙膜202的工艺包括：各向异性干法刻蚀工艺。
去除位于所述栅极层201上以及鳍部200上的部分第二侧墙膜203的工艺包括：各向异性干法刻蚀工艺。
所述第一侧墙部206沿垂直于栅极层201侧壁方向上的尺寸为：10埃～50埃；所述第二侧墙205沿垂直于栅极层201侧壁方向上的尺寸为：50埃～150埃。
选择所述第二侧墙205沿垂直于栅极层201侧壁的方向上的尺寸的意义在于：若所述第二侧墙205沿垂直于栅极层201侧壁的方向上的尺寸小于50埃，使得后续形成开口时，所述栅极层201的顶部易被暴露出，后续在开口内形成外延层时，所述栅极层201顶部暴露出的部分也将形成外延层，不利于提高半导体结构的性能；若所述第二侧墙205平行于鳍部200表面的方向上的尺寸大于150埃，一方面使得位于第二侧墙205下方的初始第二侧墙部207沿平行于鳍部200表面的方向上的尺寸过大，增加了后续去除部分初始第二侧墙部207的难度，另一方面，不利于提高器件的集成度。
沿垂直于栅极层201侧壁的方向上，所述初始第二侧墙部207的尺寸是由第二侧墙205的尺寸所述决定。
所述初始第二侧墙部207沿垂直于栅极层201侧壁方向上的尺寸为：50埃～150埃。选择所述初始第二侧墙部207沿垂直于栅极层21侧壁方向上的尺寸的意义在于：若所述初始第二侧墙部207沿垂直于栅极层201侧壁方向上的尺寸小于50埃，使得后续在栅极层201两侧的鳍部200内形成的开口相距过近。后续在所述开口内形成外延层，因此，位于栅极层201两侧的外延层相距过近，易发生漏电流，不利于提高半导体结构的性能；若所述初始第二侧墙部207沿垂直于栅极层201侧壁方向上的尺寸大于150埃，增大了后续去除位于第二侧墙205下方的部分初始第二侧墙部207的难度。
所述初始第二侧墙部207用于后续形成第二侧墙部。
请参考图7，以所述栅极层201、第一侧墙204和第二侧墙205为掩膜，在所述栅极层201、第一侧墙204和第二侧墙205两侧的鳍部200内形成初始开口208。
所述初始开口208的形成工艺包括：各向异性干法刻蚀工艺；所述各向异性干法刻蚀工艺的参数包括：刻蚀气体包括HBr和Cl2，O2作为缓冲气体，其中，HBr的流量为400标准毫升/分～500标准毫升/分，Cl2的流量为30标准毫升/分～60标准毫升/分，O2的流量为5标准毫升/分～10标准毫升/分，压强为30毫托～50毫托，功率为300瓦～600瓦，温度为40摄氏度～80摄氏度，偏置电压为50伏～150伏。
所述初始开口208的深度根据半导体工艺的需求设置。本实施例中，所述初始开口208的深度为：600埃～900埃。
所述初始开口208用于后续形成开口。
请参考图8和图9，图9为图8中区域2的放大图，形成所述初始开口208之后，去除部分初始第二侧墙部207(见图7)，形成第二侧墙部209，所述第二侧墙部209的侧壁相对于第二侧墙205的侧壁向栅极层201凹陷。
去除部分初始第二侧墙部207的工艺包括：湿法刻蚀工艺。所述湿法刻蚀工艺的参数包括：刻蚀剂包括氢氟酸溶液，氢氟酸溶液的浓度为0.05％～0.5％，刻蚀时间为60秒～300秒。
所述第二侧墙部209的侧壁位置决定后续在第二侧墙部209和栅极层201两侧的鳍部200内形成的开口的顶部边缘位置。
所述湿法刻蚀工艺的参数中选择所述刻蚀时间的意义在于：若所述刻蚀时间小于60秒，使得所述初始第二侧墙部207沿垂直于栅极层201侧壁方向上的去除量过少，使得所形成的第二侧墙部209沿垂直于栅极层201侧壁方向上的尺寸较大，使得第二侧墙部209的侧壁到位于栅极层201下方的沟道区的距离较远。后续以第二侧墙部209和栅极层201为掩膜形成的开口的顶部边缘到位于栅极层201下方的沟道区的距离较大。后续在所述开口内形成外延层，因此，所述外延层的顶部边缘到沟道区的距离较大，使得所述外延层对沟道区的应力效果较差，不利于提高半导体结构的性能；若所述刻蚀时间大于300秒，使得初始第二侧墙部207沿垂直于栅极层201侧壁方向上的去除量过大，使得所述第二侧墙部209沿垂直于栅极层201侧壁方向上的尺寸较小，使得所形成的第二侧墙部209的侧壁到沟道区距离过近。后续以第二侧墙部209和栅极层201的侧壁为掩膜，在第二侧墙部209和栅极层201两侧的鳍部200内形成开口，由于第二侧墙部209的侧壁到沟道区距离过近，因此，所述开口的顶部边缘到沟道区的距离过近。后续在所述开口内形成外延层，因此，位于第二侧墙部209和栅极层201两侧的鳍部200内的外延层相距过近，易发生漏电流，不利于提高半导体结构的性能。
所述初始第二侧墙部207沿垂直于栅极层201侧壁方向上的去除量为：30埃～90埃。若所述初始第二侧墙部207沿垂直于栅极层201侧壁的方向上的尺寸小于30埃，使得后续形成的开口的顶部边缘到沟道区的距离仍较远。后续在所述开口内形成外延层，因此，所述外延层的顶部边缘到沟道区的距离仍较远，所述外延层对沟道区的应力效果较弱，不利于提高半导体结构的性能；若所述初始第二侧墙部207沿垂直于栅极层201侧壁的方向上的去除量大于90纳米，使得后续形成的开口的顶部边缘到沟道区的距离过近。后续在开口内形成外延层，因此外延层的顶部边缘到沟道区的距离过近，易发生漏电流，不利于提高半导体结构的性能。
请参考图10和11，图11是图10中区域3的放大图，以所述第二侧墙部209和栅极层201为掩膜，在所述第二侧墙部209和栅极层201两侧的鳍部200内形成开口210，所述开口210的侧壁具有顶角，所述顶角向位于栅极层201下方的基底200内延伸。
形成所述开口210的工艺包括：湿法刻蚀工艺；所述湿法刻蚀工艺的参数包括：刻蚀剂包括有机碱或者无机碱；所述有机碱包括四甲基氢氧化铵(TMAH)；所述无机碱包括氢氧化钠、氢氧化钾。
所述开口210暴露在空气中，所述开口210的侧壁和底部表面的材料被空气中的氧气形成自然氧化层；所述自然氧化层包括氧化硅。
去除所述自然氧化层的清洗液包括：氢氟酸溶液，所述氢氟酸溶液的浓度为：0.01％～1％。
第二侧墙部209的侧壁相对于第二侧墙205的侧壁向栅极层201凹陷，因此，所述第二侧墙部209的侧壁到沟道区的距离小于第二侧墙205到沟道区的距离。
所述开口210的顶部边缘的位置是由第二侧墙部209的侧壁的位置所决定，所述第二侧墙部209的侧壁到沟道区的距离小于第二侧墙205到沟道区的距离，因此，开口210的顶部边缘到位于栅极层201下方的沟道区的距离小于第二侧墙205的侧壁到沟道区的距离。后续在所述开口210内形成外延层，因此，所述外延层的顶部边缘到沟道区的距离较小，所述外延层对沟道区的应力效果较强，从而有利于提高半导体结构的性能。
去除所述自然氧化层之后，还包括：在所述开口210内形成外延层。所述外延层的材料包括：硅锗。
所述外延层的位置和形状是由所述开口210的位置和形状所决定的。
所述开口210的顶部边缘到沟道区的距离较近，使得所述外延层的顶部边缘到沟道区的距离较近，所述外延层对沟道区的应力效果较强，有利于提高半导体结构的性能。
综上，形成所述初始开口之后，去除部分初始第二侧墙部，形成第二侧墙部。所述第二侧墙部的侧壁相对于第二侧墙的侧壁向栅极层凹陷，使得所述第二侧墙部的侧壁到位于栅极层下方的沟道区的距离较第二侧墙的侧壁到沟道区的距离小。所述第二侧墙部侧壁的位置决定所述开口顶部边缘的位置，因此，所述开口的顶部边缘到沟道区的距离较第二侧墙的侧壁到沟道区的距离小。后续在所述开口内形成外延层，因此，所述外延层的顶部边缘到沟道区的距离较小，使得所述外延层对沟道区的应力效果较强，从而有利于提高晶体管的性能。
相应的，本发明实施例还提供一种采用上述方法所形成的半导体结构，请参考图10，包括：
基底200，所述基底200上具有栅极层201；
位于栅极层201侧壁上的第一侧墙部206和第二侧墙205，所述第二侧墙205与基底200表面之间具有第二侧墙部209，且所述第一侧墙部206与第二侧墙部209连接，所述第二侧墙205位于第二侧墙部209上，且所述第二侧墙205覆盖第一侧墙部206的侧壁，第二侧墙部209的侧壁相对于第二侧墙205的侧壁向栅极层201凹陷；
位于所述第二侧墙部209和栅极层201两侧基底200内的开口210。
综上，在本实施例中，所述第二侧墙部侧壁的位置决定开口顶部边缘的位置，因此，所述开口的顶部边缘到沟道区的距离较第二侧墙的侧壁到沟道区的距离小，使得后续位于所述开口内的外延层的顶部边缘到沟道区的距离较近，进而使得所述外延层对沟道区的应力效果较强，从而有利于提高PMOS晶体管的性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (13)
1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底上具有栅极层；
在所述栅极层的侧壁上形成第一侧墙和第二侧墙，所述第一侧墙包括位于栅极层侧壁上的第一侧墙部和位于基底上的初始第二侧墙部，且所述第一侧墙部与初始第二侧墙部连接，所述第二侧墙位于初始第二侧墙部上，且所述第二侧墙覆盖第一侧墙部的侧壁，第二侧墙的侧壁暴露出初始第二侧墙部的侧壁；
以所述栅极层、第一侧墙和第二侧墙为掩膜，在所述栅极层、第一侧墙和第二侧墙两侧的基底内形成初始开口，所述初始开口的侧壁与初始开口的底部表面垂直；
形成所述初始开口之后，去除部分初始第二侧墙部，形成第二侧墙部，所述第二侧墙部的侧壁相对于第二侧墙的侧壁向栅极层凹陷；
以所述第二侧墙部和栅极层为掩膜，在所述第二侧墙部和栅极层两侧的基底内形成开口，所述开口的侧壁具有顶角，所述顶角向位于栅极层下方的基底内延伸。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述初始开口的形成工艺包括：各向异性干法刻蚀工艺；所述各向异性干法刻蚀工艺的参数包括：刻蚀气体包括HBr和Cl2，O2作为缓冲气体，其中，HBr的流量为400标准毫升/分～500标准毫升/分，Cl2的流量为30标准毫升/分～60标准毫升/分，O2的流量为5标准毫升/分～10标准毫升/分，压强为30毫托～50毫托，功率为300瓦～600瓦，温度为40摄氏度～80摄氏度，偏置电压为50伏～150伏。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，沿垂直于栅极层侧壁的方向上，所述第一侧墙部的尺寸为：10埃～50埃；沿垂直于栅极层侧壁的方向上，所述初始第二侧墙部的尺寸为：50埃～150埃。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，沿垂直于栅极层侧壁的方向上，所述第二侧墙的尺寸为：50埃～150埃。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述基底包括：半导体衬底以及位于所述半导体衬底上的鳍部；所述栅极层横跨所述鳍部。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述鳍部的材料包括：硅；所述第一侧墙的材料包括：氧化硅；所述第二侧墙的材料包括：氮化硅。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述第二侧墙部的形成工艺包括：湿法刻蚀工艺；所述湿法刻蚀工艺的参数包括：刻蚀剂包括氢氟酸溶液，氢氟酸溶液的浓度为0.05％～0.5％，时间为60秒～300秒。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，沿垂直于栅极层侧壁的方向上，所述初始第二侧墙部的去除量为：30埃～90埃。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述开口的形成工艺包括：湿法刻蚀工艺；所述湿法刻蚀工艺的参数包括：刻蚀剂包括有机碱或者无机碱；所述有机碱包括四甲基氢氧化铵；所述无机碱包括氢氧化钠、氢氧化钾。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，所述开口的侧壁和底部表面具有自然氧化层；所述自然氧化层的材料包括氧化硅。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，去除所述自然氧化层的清洗液包括：氢氟酸溶液，所述氢氟酸溶液的浓度为：0.01％～1％。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，去除所述自然氧化层之后，还包括：在所述开口内形成外延层；所述外延层的材料包括：硅锗。
13.一种采用如权利要求1至12任一项方法所形成的半导体结构，其特征在于，包括：
基底，所述基底上具有栅极层；
位于栅极层侧壁上的第一侧墙部和第二侧墙，所述第二侧墙与基底表面之间具有第二侧墙部，所述第一侧墙部与第二侧墙部连接，所述第二侧墙位于第二侧墙部上，且所述第二侧墙覆盖第一侧墙部的侧壁，第二侧墙部的侧壁相对于第二侧墙的侧壁向栅极层凹陷；
位于所述第二侧墙部和栅极层两侧基底内的开口。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710283218.6A CN108807175B (zh) | 2017-04-26 | 2017-04-26 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710283218.6A CN108807175B (zh) | 2017-04-26 | 2017-04-26 | 半导体结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108807175A true CN108807175A (zh) | 2018-11-13 |
| CN108807175B CN108807175B (zh) | 2021-06-08 |
Family
ID=64069417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710283218.6A Active CN108807175B (zh) | 2017-04-26 | 2017-04-26 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108807175B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1885556A (zh) * | 2005-06-22 | 2006-12-27 | 富士通株式会社 | 半导体器件及其制造方法 |
| WO2008102448A1 (ja) * | 2007-02-22 | 2008-08-28 | Fujitsu Microelectronics Limited | 半導体装置と半導体装置の製造方法 |
| US20150137234A1 (en) * | 2013-11-15 | 2015-05-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Mechanisms for forming semiconductor device structure with floating spacer |
| CN105514041A (zh) * | 2014-09-26 | 2016-04-20 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
-
2017
- 2017-04-26 CN CN201710283218.6A patent/CN108807175B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1885556A (zh) * | 2005-06-22 | 2006-12-27 | 富士通株式会社 | 半导体器件及其制造方法 |
| WO2008102448A1 (ja) * | 2007-02-22 | 2008-08-28 | Fujitsu Microelectronics Limited | 半導体装置と半導体装置の製造方法 |
| US20150137234A1 (en) * | 2013-11-15 | 2015-05-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Mechanisms for forming semiconductor device structure with floating spacer |
| CN105514041A (zh) * | 2014-09-26 | 2016-04-20 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108807175B (zh) | 2021-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7494858B2 (en) | Transistor with improved tip profile and method of manufacture thereof | |
| JP2013140999A (ja) | バルク基板上に作製される分離トライゲートトランジスタ | |
| CN106298919B (zh) | 半导体器件、鳍式场效应晶体管及其形成方法 | |
| CN104810368A (zh) | Cmos晶体管及其形成方法 | |
| CN106373924A (zh) | 半导体结构的形成方法 | |
| CN105097533A (zh) | 半导体结构的形成方法 | |
| CN106486350A (zh) | 半导体结构的形成方法 | |
| CN107039335B (zh) | 半导体结构的形成方法 | |
| CN102956502B (zh) | 制造一种凹入式沟道存取晶体管器件的方法 | |
| CN106158637B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN106158638B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN104979173B (zh) | 半导体结构及其形成方法 | |
| CN107785265B (zh) | 半导体器件的形成方法 | |
| CN108281477A (zh) | 鳍式场效应管及其形成方法 | |
| CN107799462A (zh) | 半导体结构的形成方法 | |
| CN103594362A (zh) | 鳍式场效应晶体管及其制造方法 | |
| CN106328530B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN106847698A (zh) | 半导体器件以及改善半导体器件性能的方法 | |
| CN107591327B (zh) | 鳍式场效应管的形成方法 | |
| CN108807175A (zh) | 半导体结构及其形成方法 | |
| CN109786249A (zh) | 半导体器件及其形成方法 | |
| CN103915344B (zh) | 半导体器件及其形成方法 | |
| CN108933107A (zh) | 半导体结构及其形成方法 | |
| CN1877798A (zh) | 基于mosfet工艺的硅基单电子器件结构及其制备方法 | |
| CN106158643A (zh) | 晶体管的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |