JPH11307419A - 半導体プロセスにおけるシミュレーション方法 - Google Patents

半導体プロセスにおけるシミュレーション方法

Info

Publication number
JPH11307419A
JPH11307419A JP10110014A JP11001498A JPH11307419A JP H11307419 A JPH11307419 A JP H11307419A JP 10110014 A JP10110014 A JP 10110014A JP 11001498 A JP11001498 A JP 11001498A JP H11307419 A JPH11307419 A JP H11307419A
Authority
JP
Japan
Prior art keywords
pattern
mesh
simulation
area density
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10110014A
Other languages
English (en)
Inventor
Isao Ashida
勲 芦田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10110014A priority Critical patent/JPH11307419A/ja
Publication of JPH11307419A publication Critical patent/JPH11307419A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

(57)【要約】 【課題】 迅速で適正な半導体プロセスのシミュレーシ
ョンを提供する。例えば計算機負担の重いリサイズ処理
の代わりにリサイズ処理後の面積密度を予測し、又、メ
ッシュの参照を必要とする場合に、正確な位置の計算を
もとにしたシミュレートを可能とする。 【解決手段】 半導体プロセスのシミュレーション方法
で露光装置により形成されるパターンに関する面積密
度の情報を予測により導き、シミュレートする。リサ
イズ後のパターンの面積密度の情報を、該パターンを形
成すべきマスクのパターンデータから近似式による予測
IVにより導く。パターンを形成すべきマスクのパタ
ーンデータを区画して該区画されたメッシュを参照して
予測を行う際、参照したいメッシュが単位露光領域内か
ら外れているときには、単位露光領域内における該参照
したいメッシュの正確な対応位置を計算して、これを仮
想的なメッシュとして参照して予測する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体プロセスに
おけるシミュレーション方法に関し、特に、半導体プロ
セスをシミュレートする際に、面積密度マップを用いて
シミュレーションを行うシミュレーション方法に関する
ものである。本発明は、迅速かつ正確にシミュレーショ
ン結果を得ることができるシミュレーション方法を提供
するものである。
【0002】
【従来の技術】半導体プロセスにおいては、半導体製造
の際の露光工程や、エッチング等の微細加工工程におけ
る製造上の裕度が、各種の事情、とりわけ、LSI等に
見られるような集積化に伴う微細化により、非常に狭く
なって来ている。
【0003】一方、被加工材については、たとえばウエ
ーハ上での高低差(グローバル段差)が、製造裕度を圧
迫している。たとえば露光工程においては、単位露光領
域(露光装置にて1回で露光する領域)内でのグローバ
ル段差が、フォーカスに悪影響を与えることがある。す
なわち、グローバル段差がたとえば膜厚の変化である場
合、その膜のエッチングに対し、製造裕度を狭めるよう
に作用し、場合によっては著しく歩留りを低下させるこ
とがある。
【0004】上記問題は、形成するパターン形状に依存
する。したがって、半導体プロセスにおいてシミュレー
ションを実行する場合には、パターンデータより、上記
問題を惹起する要因であるグローバル段差等を計算して
シミュレーションすることが必要になる。かかるシミュ
レーションの結果に基づいて、グローバル段差等が問題
となりそうな部分のパターン形状を変更したり、ダミー
パターンを配置したりする対策を行って、これによりグ
ローバル段差等の影響を緩和して、製造裕度を維持する
ことが可能となる。
【0005】グローバル段差のシミュレーションについ
ては、たとえばCMP(Chemical Mecha
nical Polish)と称される平滑化技術など
を用いた場合、精密なパターン情報を必要とせず、パタ
ーンデータをメッシュ分割し、各々の面積密度の情報の
みで計算を可能とするモデルが提案されている。これに
より、高速なシミュレーションが可能となっている。
【0006】
【発明が解決しようとする課題】しかし、LSIの配線
を例にとって考えると、このシミュレーションに必要な
情報は、配線パターン上に絶縁膜を形成した後のパター
ンに関しての面積密度である。一般に、この成膜後のパ
ターンは、配線パターンを図形演算機能で言うリサイズ
処理(パターンを全方向に対し一律に同一寸法で拡張ま
たは縮小する処理機能)することによって得ることがで
きる。リサイズ処理の例を、図2(オーバーサイズ処
理)、及び図3(アンダーサイズ処理)に示す。実線で
示すのがリサイズ後のパターンRa、点線で示すのがリ
サイズ前のパターンRbである。しかしこの処理は、非
常に多くの計算機負荷を伴うため、シミュレーション自
身は高速ではあるが、そのための面積密度計算に多大な
時間がかかってしまうことになる。シミュレーションの
結果を製造裕度を拡大するための補正処理等に応用する
ためには、シミュレーションが速く実行できなければな
らない。
【0007】また、ウエーハ上のパターンは、露光装置
が1回で露光する領域である単位露光領域の繰り返しに
なることから、シミュレーションは、この単位露光領域
に対して行うのが通常である。また一般に、面積密度計
算は、この単位露光領域内を適宜複数の区画に分割し
て、該計算を行う。本明細書中、かかる分割をメッシュ
分割と称し、各区画をメッシュと称する。
【0008】製造工程における平滑化の効果は一般に、
それぞれのメッシュについて、周囲のメッシュとの距離
と面積密度との関数で計算することになるが、このメッ
シュサイズは、平滑化処理やその他の製造上の条件によ
り、適当なサイズに設定した設定値であり、ウエーハ上
でのパターンの繰り返しピッチ(露光装置でのパターン
の繰り返しピッチ)を割り切るサイズであるとは限らな
い。たとえば図4に示すメッシュ分割の例であると、露
光装置の単位露光領域Sの周縁が、メッシュの区画と重
ならない(符号Mでメッシュデータ領域を示す)。
【0009】したがって、たとえば図4の左下隅のメッ
シュAの平滑化計算のために、さらにその左下側のメッ
シュcを参照する場合、メッシュcは存在しないので、
露光領域右上側のメッシュcに対応する領域に近いメッ
シュc’を参照することになるが、そうすると、一般に
ずれたメッシュの面積密度を参照することになり、正し
い計算ができなくなる。
【0010】この問題について、メッシュのずれを詳細
に示す図5で説明する。図中、太い実線で示すSrの領
域は、露光装置(ステッパ)の繰り返し領域であり、M
rで示すのが、メッシュ繰り返し領域である。図示のと
おり、両者は重ならない。図の各メッシュの面積密度
を、各メッシュの周囲1周分の合計9個のメッシュで平
滑化しようとした際の、図の左下隅のメッシュAの平滑
化の場合を例に採る。メッシュAの平滑化処理のために
は、周囲9個のメッシュa,b,c,d,e,f,g,
h,iのメッシュの値を使用することになる。しかし、
a,b,c,f,iは、単位露光領域外にあり、実際に
は参照できないメッシュである。このため、メッシュは
図中のメッシュ繰り返し領域Mrで繰り返されているも
のとして、aとしてa’(図の右下)の値、bとしてや
はり対応するb’(図の右下)の値、cとしてc’(図
の右上)の値、fとしてf’(図の左上)の値、iとし
てi’(図の左上)の値を使用する。しかし、正しい繰
り返し領域は、図の露光装置(ステッパ)による繰り返
し領域(単位露光領域)であるから、a,b,c,f,
iは位置的にずれた面積密度を使用することになる。た
とえばグローバル段差のシミュレーションが、精密な面
積密度を要求しないものであっても、かかる位置ずれ
は、許容できない。
【0011】本発明は、上記問題点を解決することを目
的とし、基本的には、適正なシミュレーションを、しか
も高速で実現できる半導体プロセスにおけるシミュレー
ション方法を提供することを目的とする。また、上述の
リサイズ処理の計算に時間がかかるという問題を解消し
て、迅速な対処を可能として、適切なシミュレーション
が実行できる半導体プロセスにおけるシミュレーション
方法を提供することを目的とする。また、メッシュの参
照を必要とする場合に、シミュレーションにおいて位置
的にずれたものを参照するという難点を解決し、正確な
シミュレーションを、高速で実現できる半導体プロセス
におけるシミュレーション方法を提供することを目的と
する。
【0012】
【課題を解決するための手段】本発明は、上記目的を達
成するため、半導体プロセスをシミュレートするシミュ
レーション方法であって、露光装置により形成されるパ
ターンに関する面積密度の情報を予測により導き、該予
測に基づいてシミュレーションを行う構成をとる。
【0013】この発明は、従来技術においては、シミュ
レーションを各シミュレート処理について各々処理計算
で行っていたのに対し、処理計算に代える予測により行
うので、従来技術に比して迅速なシミュレーションを実
現できる。予測の計算は、各々の処理計算に比べると厳
密でない場合もあるが、たとえば繰り返しパターンに対
する予測であるとか、リサイズ処理については、予測計
算で十分に適正なシミュレーションが行える。
【0014】すなわちこの発明は、上記パターンに関す
る面積密度の情報が、形成されたパターン上にさらに成
膜や、パターン形成等の加工が行われた後の該パターン
の面積密度の情報である場合にも、効果的に適用でき
る。
【0015】また、上記パターンに関する面積密度の情
報は、該パターンを形成すべきマスクのパターンデータ
に基づいて導くことができる。たとえば、マスクをEB
描画等によるクロムのパターニング等により形成する場
合のパターンデータ(EB描画パターンデータ等)を、
上記パターンデータとして用いることができる。その
他、設計段階でのパターンデータを用いることもでき、
面積密度を導くことが可能なパターンデータであれば、
いずれも用いることができる。
【0016】上記露光装置により形成されるパターン
が、繰り返しパターンである場合に、本発明は好ましく
用いることができる。
【0017】本発明に係る他の半導体プロセスにおける
シミュレーション方法は、半導体プロセスをシミュレー
トする際、露光装置により形成されるパターンに関する
面積密度の情報を導く場合に、リサイズ後のパターンの
面積密度の情報を、該パターンを形成すべきマスクのパ
ターンデータから近似式による予測により導く構成とし
たものである。
【0018】この発明は、従来技術においては、リサイ
ズ処理の計算に多大な時間がかかり、シミュレーション
が迅速に行えず、迅速な補正ができないため結局適切な
シミュレーションをなし得なかったのに対し、迅速なシ
ミュレーションを実現でき、迅速な補正等が可能とな
り、迅速かつ適正なシミュレーションが行える。
【0019】本発明に係る他の半導体プロセスにおける
シミュレーション方法は、半導体プロセスをシミュレー
トする際、露光装置により形成されるパターンに関する
面積密度の情報を導く場合に、該パターンを形成すべき
マスクのパターンデータを区画して該区画されたメッシ
ュを参照して予測を行うとともに、参照したいメッシュ
が、露光装置が1回で露光する単位である単位露光領域
内から外れているときには、単位露光領域内における該
参照したいメッシュの正確な対応位置を計算して、これ
を仮想的なメッシュとして参照して予測する構成とした
ものである。
【0020】この発明によれば、従来技術においては、
メッシュの参照を必要とする場合に、シミュレーション
において位置的にずれたものを参照するという難点を解
決でき、もって正確なシミュレーションを、高速で実現
できるようになる。
【0021】
【発明の実施の形態】以下本発明の実施の形態例につい
て説明し、さらに具体的な好ましい実施の形態例を説明
する。ただし、当然のことではあるが、本発明は、以下
の実施の形態例により限定を受けるものではない。
【0022】図1に、本発明の構成例を示す。まず、メ
ッシュの設定Iを行う。たとえば露光装置(ステッパ)
による図4に示したような、繰り返し領域を完全に包含
するメッシュアレイを設定する。次に、単位図形の読み
込みII、及び該当メッシュへのデータ登録IIIを行
う。すなわち、対象となるLSI等のパターンデータよ
り、単位図形(描画データの場合、矩形、台形など、そ
のデータフォーマットが表現する1つの図形)を順に読
み込み、順次対応するメッシュに、データを登録追加し
て行く。面積密度を計算するためには、メッシュ内の面
積の合計があれば良いので、単位図形の面積をメッシュ
毎に合計して行く作業となる。単位図形が複数のメッシ
ュに交差する場合は、それぞれのメッシュに交差する面
積を計算し、それぞれのメッシュに合計して行く。本発
明を、たとえば線型の近似式で近似する場合などは、上
記データ登録IIIにおいて、この近似式によるデータ
の登録を行っておくことができる。
【0023】この後、メッシュ毎の面積密度を求める、
あるいはリサイズ後面積密度予測計算IVを行う(後記
詳述)。さらに、後述のメッシュ領域外の面積密度参照
方法により、面積密度の平滑化処理V、シミュレーショ
ンVI、さらに、シミュレーション結果によるパターン
補正等VIIへと、処理を続ける。これらの処理につい
ては、後記詳述する。
【0024】リサイズ後の面積密度予測は、次のように
行う。リサイズ処理は、図2及び図3に示したように、
入力となるパターンデータに対する一律処理である。し
たがって、入力となるパターンデータの面積や、それ以
外のパターン的特徴を有する数値と、なんらかの関係が
あると考えることができる。
【0025】そこで、各メッシュにおいて、これらパタ
ーン的特徴を有する数値を求めておき、各メッシュのリ
サイズ後の面積密度をこれらの関数として求めることが
できる。
【0026】この方法は、前述したとおり、高精度な面
積密度を要求しないシミュレーションのため、処理時間
のかかるリサイズ処理をせずに、リサイズ後の面積密度
を求めることができる。したがって、ここで使用するパ
ラメータや、それから面積密度を計算する関数は、使用
するシミュレータが要求する精度や、シミュレータが採
用しているモデルの精度に必要十分なものを使用するこ
とになる。以下、具体的な実施の形態例を、限定的では
ないが示して、説明する。
【0027】以下の各実施の形態例は、LSIについ
て、シミュレーションのもととするパターンデータとし
てマスクを描画するためのデータを用いて、シミュレー
ションを行う例である。すなわち、各実施の形態例は、
面積密度マップを用いてシミュレーションを行うシミュ
レーション方法において、半導体製造用マスクの描画パ
ターンデータに基づき、露光装置による、被露光材上に
繰り返されたパターンの面積密度を予測するようにす
る。特に、該パターン上ににさらにパターン等が形成さ
れた(たとえば成膜がなされた)場合の、形成パターン
上の成膜結果パターンの面積密度を予測できるようにし
たものである。
【0028】実施の形態例1 この実施の形態例においては、LSIについてのパター
ンデータについて、マスクを描画するためのデータを用
いて、シミュレーションを行う場合を示す。
【0029】入力となるLSIパターンデータが、マス
クを描画するためのデータであると仮定すると、入力の
単位図形間には、重なりが除去されている。また対象と
なるLSI製造工程を限定すれば、メッシュ間のパター
ン的特徴はかなり似ていると考えることができる。そこ
で、おおざっぱな手法ではあるが、ここでは、単純な線
型関数を使用する。
【0030】入力された各メッシュのリサイズ前の面積
密度の値をAとし、dだけリサイズした結果の面積密度
予測値をAd とし、次式で求める。 Ad =aA+b
【0031】面積密度は、0以上、1以下なので、計算
の結果0未満となったら0とし、1を超えたら1とす
る。
【0032】ここでa,bは、あらかじめ条件が同じ
(たとえばLSIの世代が同じ、あるいはパターンの製
造工程が同じ)LSIのパターンデータについての係数
であり、実際に、リサイズ処理を規定するdの処理を行
って、最小二乗法等で決めておく。
【0033】実施の形態例2 ここではまず、単純にひとつの矩形のリサイズを考えて
みる。図7を参照する。図7の図形Aを、dオーバーサ
イズ処理すると、処理後の面積は、次式で表される。 A+a+b+c+e+f+g+h+i
【0034】これは、図形の周囲長をl、頂点数をnと
して、次式で表されるものと見ることもできる。 A+ld+nd
【0035】上記のことから、面積密度予測関数を、下
記とする。 A=aA+bl+cn+e そして、実施の形態例1と同様に、面積密度が0〜1に
なるような処理を行う。
【0036】ここで、Aはメッシュ内リサイズ前の面積
密度、Ad はリサイズ後の予測面積密度、lはメッシュ
内図形周囲長合計、nはメッシュ内図形頂点数合計であ
り、係数a,b,c,eは、あらかじめ条件が同じ(た
とえばLSIの世代が同じ、あるいはパターンの製造工
程が同じ)LSIのパターンデータについての係数であ
り、実際に、リサイズ処理を規定するdの処理を行っ
て、最小二乗法等で決めておくものである。
【0037】リサイズ処理で図形同士の交差が発生しな
い場合、リサイズ処理結果の面積密度は、単純な線型予
測に一致する。これに対し、実際のリサイズ処理では、
複数の図形が複雑に交差し合うため、図7に示したよう
な単純な形状変化では無い。しかし、LSIの世代や、
パターンの製造工程等、対象パターンの条件や、リサイ
ズ量dを限定することで、リサイズ量dに対して、パタ
ーン的特徴が限定されて来るため、リサイズ処理による
パターンの交差度合いも、ほぼ近い値になってくる。こ
のため、それらは、予測関数の係数の形で吸収すること
ができる。
【0038】本実施の形態例によれば、計算機負担の重
いリサイズ処理を実施せずに、リサイズ処理後の面積密
度を予測し、露光装置であるステッパ等によるパターン
の繰り返しを正しく計算することができ、面積密度を必
要とするたとえばLSIプロセスについて、たとえばグ
ローバル段差についてのシミュレーションの実行を迅速
に行うことができる。これにより、シミュレーション結
果を容易に、パターン補正などに応用して行くことが、
実用性をもって可能となる。
【0039】実施の形態例3 ここでは、メッシュ領域外の面積密度参照方法を示す。
面積密度の平滑化処理の際は、図5及びその説明に示し
たように、周囲のメッシュの面積密度を参照する必要が
ある。このとき、図で簡単な例を示したように、露光装
置(ステッパ)による露光ピッチは、かならずしもメッ
シュサイズの整数倍とは限らないため、露光装置(ステ
ッパ)による繰り返し露光を想定する際、メッシュ領域
の繰り返しで代用しようとすると、前記したように、実
際のウエーハ上に形成されるパターンに対してずれが生
じる。
【0040】このずれを回避するため、参照したいメッ
シュではあるが、実際には存在しないメッシュについて
の、存在するメッシュ領域中での正確な位置を計算す
る。これを仮想メッシュと称することにする。
【0041】上記説明した通り、この仮想メッシュの位
置は、存在するメッシュに一致するとは限らず、一般的
には、4つの存在するメッシュと交差することになる
(図6(b)を参照して後述)。
【0042】この、交差するそれぞれのメッシュの面積
密度を、それぞれが仮想メッシュに交差する面積で重み
付け平均することで、仮想メッシュの面積密度を予測す
ることができる。
【0043】図6に例を示す。図中、Aの面積密度は、
仮想メッシュとして、A’に相当する。そして、仮想メ
ッシュA’の面積密度は、図中のw1〜w4、及びB〜
Eより、次式で求めることができる。 A’=(w1w3B+w2w3C+w1w4D+w2w
4E)/(w1+w2)(w3+w4)
【0044】この実施の形態例によれば、従来技術にお
いては、メッシュの参照を必要とする場合に、シミュレ
ーションにおいて位置的にずれたものを参照するという
難点があったのを、正確な位置の計算をもとにしてシミ
ュレートすることが可能になる。よって正確なシミュレ
ーションを、高速で実現できるようになる。
【0045】
【発明の効果】以上説明したように、本発明により、迅
速であって、適正なシミュレーションを実現できる。ま
た、計算機負担の重いリサイズ処理を実施せずに、リサ
イズ処理後の面積密度を予測し、露光装置であるステッ
パ等によるパターンの繰り返しを正しく計算することが
でき、面積密度を必要とするたとえばLSIプロセスに
ついて、たとえばグローバル段差についてのシミュレー
ションの実行を迅速に行うことができる。これにより、
シミュレーション結果を容易に、パターン補正などに応
用して行くことが、実用性をもって可能となる。また、
メッシュの参照を必要とする場合に、従来はシミュレー
ションにおいて位置的にずれたものを参照するという難
点があったのを、正確な位置の計算をもとにしてシミュ
レートすることが可能になり、よって正確なシミュレー
ションを、高速で実現できるようになる。
【図面の簡単な説明】
【図1】 本発明の構成例を示すフロー図である。
【図2】 リサイズの例(オーバーサイズ)を示す図で
ある。
【図3】 リサイズの例(アンダーサイズ)を示す図で
ある。
【図4】 メッシュ分割の例を示す図である。
【図5】 メッシュのずれを説明する図である。
【図6】 仮想メッシュを説明する図である。
【図7】 単純図形のリサイズを説明する図である。
【符号の説明】
I・・・メッシュの設定、II・・・単位図形の読み込
みII、III・・・該当メッシュへのデータ登録、I
V・・・メッシュ毎の面積密度計算、またはリサイズ後
面積密度予測計算、V・・・面積密度の平滑化処理、V
I・・・シミュレーション、VII・・・シミュレーシ
ョン結果によるパターン補正等。

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 半導体プロセスをシミュレートするシミ
    ュレーション方法であって、 露光装置により形成されるパターンに関する面積密度の
    情報を予測により導き、該予測に基づいてシミュレーシ
    ョンを行うことを特徴とする半導体プロセスにおけるシ
    ミュレーション方法。
  2. 【請求項2】 上記パターンに関する面積密度の情報
    は、形成されたパターン上にさらに加工が行われた後の
    該パターンの面積密度の情報であることを特徴とする請
    求項1に記載の半導体プロセスにおけるシミュレーショ
    ン方法。
  3. 【請求項3】 上記パターンに関する面積密度の情報
    は、該パターンを形成すべきマスクのパターンデータに
    基づいて導くものであることを特徴とする請求項1に記
    載の半導体プロセスにおけるシミュレーション方法。
  4. 【請求項4】 上記露光装置により形成されるパターン
    は、繰り返しパターンであることを特徴とする請求項1
    に記載の半導体プロセスにおけるシミュレーション方
    法。
  5. 【請求項5】 半導体プロセスをシミュレートする際、
    露光装置により形成されるパターンに関する面積密度の
    情報を導く場合に、リサイズ後のパターンの面積密度の
    情報を、該パターンを形成すべきマスクのパターンデー
    タから近似式による予測により導くことを特徴とする半
    導体プロセスにおけるシミュレーション方法。
  6. 【請求項6】 半導体プロセスをシミュレートする際、
    露光装置により形成されるパターンに関する面積密度の
    情報を導く場合に、該パターンを形成すべきマスクのパ
    ターンデータを区画して該区画されたメッシュを参照し
    て予測を行うとともに、参照したいメッシュが、露光装
    置が1回で露光する単位である単位露光領域内から外れ
    ているときには、単位露光領域内における該参照したい
    メッシュの正確な対応位置を計算して、これを仮想的な
    メッシュとして参照して予測することを特徴とする半導
    体プロセスにおけるシミュレーション方法。
JP10110014A 1998-04-21 1998-04-21 半導体プロセスにおけるシミュレーション方法 Pending JPH11307419A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10110014A JPH11307419A (ja) 1998-04-21 1998-04-21 半導体プロセスにおけるシミュレーション方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10110014A JPH11307419A (ja) 1998-04-21 1998-04-21 半導体プロセスにおけるシミュレーション方法

Publications (1)

Publication Number Publication Date
JPH11307419A true JPH11307419A (ja) 1999-11-05

Family

ID=14524946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10110014A Pending JPH11307419A (ja) 1998-04-21 1998-04-21 半導体プロセスにおけるシミュレーション方法

Country Status (1)

Country Link
JP (1) JPH11307419A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010272611A (ja) * 2009-05-20 2010-12-02 Sony Corp 半導体装置の製造方法、半導体装置の製造装置、半導体装置の製造プログラム、マスクデータの生成プログラム
JP2014010582A (ja) * 2012-06-28 2014-01-20 Fujitsu Ltd 設計支援プログラム、設計支援装置、および設計支援方法
JP2017037441A (ja) * 2015-08-07 2017-02-16 株式会社東芝 プロセスシミュレータ、レイアウトエディタ及びシミュレーションシステム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010272611A (ja) * 2009-05-20 2010-12-02 Sony Corp 半導体装置の製造方法、半導体装置の製造装置、半導体装置の製造プログラム、マスクデータの生成プログラム
JP2014010582A (ja) * 2012-06-28 2014-01-20 Fujitsu Ltd 設計支援プログラム、設計支援装置、および設計支援方法
JP2017037441A (ja) * 2015-08-07 2017-02-16 株式会社東芝 プロセスシミュレータ、レイアウトエディタ及びシミュレーションシステム

Similar Documents

Publication Publication Date Title
US6282696B1 (en) Performing optical proximity correction with the aid of design rule checkers
US5900338A (en) Performing optical proximity correction with the aid of design rule checkers
US5972541A (en) Reticle and method of design to correct pattern for depth of focus problems
JP4131880B2 (ja) マスクデータ作成方法及びマスクデータ作成装置
US7805700B2 (en) Physical-resist model using fast sweeping
JP2004502973A (ja) モデルベース光近接補正用収束技術
US8607168B2 (en) Contour alignment for model calibration
US20090019418A1 (en) Lithography simulation method, mask pattern preparation method, semiconductor device manufacturing method and recording medium
JP2008310353A (ja) 光近接効果補正方法と装置、光近接効果検証方法と装置、露光用マスクの製造方法、更に光近接効果補正プログラムと光近接効果検証プログラム
US20190155143A1 (en) Method And System For Cross-Tile OPC Consistency
US10311197B2 (en) Preserving hierarchy and coloring uniformity in multi-patterning layout design
JP2000098584A (ja) マスクパタ―ン補正方法及びマスクパタ―ン補正プログラムを記録した記録媒体
Abboud et al. Mask data processing in the era of multibeam writers
JP4522547B2 (ja) 微細加工のシミュレーション方法
CN101526735B (zh) 光掩模设计方法以及使用光掩模制造半导体器件的方法
JPH0934101A (ja) 転写光強度分布のシミュレーション方法、マスクパターン補正方法とそれを用いたマスク、露光方法および半導体装置
JP3286225B2 (ja) パターン設計方法
JP2674663B2 (ja) レチクルの製造方法
JPH11307419A (ja) 半導体プロセスにおけるシミュレーション方法
JP2008020734A (ja) 半導体装置の設計パターン作成方法、プログラム、及び半導体装置の製造方法
JP3461305B2 (ja) マスク描画データ作成方法、作成装置および記録媒体
JP4153678B2 (ja) マスクデータ生成方法、露光マスク作成方法およびパターン形成方法
JP4343245B2 (ja) パターンデータ生成方法、パターンデータ生成装置、及びパターンデータ生成プログラムを格納した記録媒体
JP2008070528A (ja) パターンデータの処理システム、パターンデータの処理方法、及びパターンデータの処理プログラム
JP2002062633A (ja) マスクパターン補正方法及び補正装置