JP2007027290A5 - - Google Patents

Download PDF

Info

Publication number
JP2007027290A5
JP2007027290A5 JP2005205117A JP2005205117A JP2007027290A5 JP 2007027290 A5 JP2007027290 A5 JP 2007027290A5 JP 2005205117 A JP2005205117 A JP 2005205117A JP 2005205117 A JP2005205117 A JP 2005205117A JP 2007027290 A5 JP2007027290 A5 JP 2007027290A5
Authority
JP
Japan
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005205117A
Other versions
JP2007027290A (ja
JP4761859B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2005205117A priority Critical patent/JP4761859B2/ja
Priority claimed from JP2005205117A external-priority patent/JP4761859B2/ja
Priority to US11/486,107 priority patent/US7844934B2/en
Publication of JP2007027290A publication Critical patent/JP2007027290A/ja
Publication of JP2007027290A5 publication Critical patent/JP2007027290A5/ja
Application granted granted Critical
Publication of JP4761859B2 publication Critical patent/JP4761859B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

JP2005205117A 2005-07-14 2005-07-14 半導体集積回路のレイアウト設計方法 Expired - Fee Related JP4761859B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005205117A JP4761859B2 (ja) 2005-07-14 2005-07-14 半導体集積回路のレイアウト設計方法
US11/486,107 US7844934B2 (en) 2005-07-14 2006-07-14 Method for designing a semiconductor integrated circuit layout capable of reducing the processing time for optical proximity effect correction

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005205117A JP4761859B2 (ja) 2005-07-14 2005-07-14 半導体集積回路のレイアウト設計方法

Publications (3)

Publication Number Publication Date
JP2007027290A JP2007027290A (ja) 2007-02-01
JP2007027290A5 true JP2007027290A5 (ja) 2008-03-21
JP4761859B2 JP4761859B2 (ja) 2011-08-31

Family

ID=37787694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005205117A Expired - Fee Related JP4761859B2 (ja) 2005-07-14 2005-07-14 半導体集積回路のレイアウト設計方法

Country Status (2)

Country Link
US (1) US7844934B2 (ja)
JP (1) JP4761859B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004221231A (ja) * 2003-01-14 2004-08-05 Nec Electronics Corp レイアウトパターン生成のための装置と方法、及びそれを用いた半導体装置の製造方法
JP2006065669A (ja) * 2004-08-27 2006-03-09 Renesas Technology Corp 自動配置配線装置及びプログラム
US7444609B2 (en) * 2006-06-29 2008-10-28 International Business Machines Corporation Method of optimizing customizable filler cells in an integrated circuit physical design process
JP2008020751A (ja) * 2006-07-13 2008-01-31 National Institute Of Advanced Industrial & Technology マスクパターン設計方法およびそれを用いた半導体装置の製造方法
JP4733059B2 (ja) * 2007-01-30 2011-07-27 富士通株式会社 集積回路設計装置、集積回路設計方法及び集積回路設計プログラム
JP4946655B2 (ja) * 2007-06-19 2012-06-06 富士通株式会社 設計支援プログラム、該プログラムを記録した記録媒体、設計支援装置および設計支援方法
US7681166B2 (en) * 2007-09-28 2010-03-16 Synopsys, Inc. Method and apparatus for performing dummy-fill by using a set of dummy-fill cells
JP5309728B2 (ja) 2008-06-27 2013-10-09 富士通セミコンダクター株式会社 レチクルデータ作成方法及びレチクルデータ作成装置
US8571299B2 (en) * 2010-08-30 2013-10-29 International Business Machines Corporation Identifying defects
US8869090B2 (en) 2013-03-11 2014-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. Stretch dummy cell insertion in FinFET process
US9147029B2 (en) 2013-03-11 2015-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Stretch dummy cell insertion in FinFET process
KR102421730B1 (ko) * 2016-04-05 2022-07-18 삼성전자주식회사 레이아웃 방법 및 반도체 소자
CN106096087B (zh) * 2016-05-31 2019-08-13 上海华虹宏力半导体制造有限公司 占领图形填充方法
CN109376372B (zh) * 2018-08-29 2022-11-18 桂林电子科技大学 一种优化光互连模块关键位置焊后耦合效率方法
CN111259613B (zh) * 2018-11-14 2023-08-15 华邦电子股份有限公司 电子装置及集成电路的布局方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3001403B2 (ja) * 1995-09-29 2000-01-24 日本電気株式会社 論理回路のレイアウト方法
JP4703807B2 (ja) 1999-11-29 2011-06-15 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP2001166452A (ja) * 1999-12-03 2001-06-22 Toshiba Microelectronics Corp パターンの自動設計方法
JP2004503879A (ja) * 2000-06-13 2004-02-05 メンター　グラフィックス　コーポレイション 集積化検証および製造適応ツール
JP2002313916A (ja) * 2001-04-12 2002-10-25 Nec Corp 半導体集積回路のレイアウト設計装置及びレイアウト設計方法
US7152215B2 (en) * 2002-06-07 2006-12-19 Praesagus, Inc. Dummy fill for integrated circuits
JP2004039933A (ja) * 2002-07-04 2004-02-05 Matsushita Electric Ind Co Ltd マスク設計システム、マスク設計方法、およびマスク設計処理またはレイアウト設計処理をコンピュータに実行させるためのプログラム
US7328419B2 (en) * 2002-11-19 2008-02-05 Cadence Design Systems, Inc. Place and route tool that incorporates a metal-fill mechanism
JP2004221231A (ja) * 2003-01-14 2004-08-05 Nec Electronics Corp レイアウトパターン生成のための装置と方法、及びそれを用いた半導体装置の製造方法
JP2004288685A (ja) * 2003-03-19 2004-10-14 Nec Micro Systems Ltd 半導体集積回路のレイアウト設計方法およびレイアウト設計用プログラム

Similar Documents

Publication Publication Date Title
BE2012C042I2 (ja)
BRPI0601358B8 (pt) Aplicador de clipe cirúrgico
BRPI0601402B8 (pt) Aplicador de grampos cirúrgicos
IN2008DE04415A (ja)
BR122017004707A2 (ja)
BRPI0609157A8 (ja)
JP2005320339A5 (ja)
BRPI0608519A2 (ja)
BR122020005056A2 (ja)
JP2006207607A5 (ja)
JP2006223486A5 (ja)
BR122016029989A2 (ja)
BRPI0604219A (ja)
JP2007018931A5 (ja)
JP2007065201A5 (ja)
JP2006226001A5 (ja)
JP2006341231A5 (ja)
JP2006230787A5 (ja)
BRPI0618215B8 (ja)
JP2005152679A5 (ja)
JP2007054960A5 (ja)
JP2006276485A5 (ja)
BY2237U (ja)
JP2006333045A5 (ja)
CN105122969C (ja)