CN103034740A - 一种原理图驱动版图的生成层次版图方法 - Google Patents
一种原理图驱动版图的生成层次版图方法 Download PDFInfo
- Publication number
- CN103034740A CN103034740A CN2011102913985A CN201110291398A CN103034740A CN 103034740 A CN103034740 A CN 103034740A CN 2011102913985 A CN2011102913985 A CN 2011102913985A CN 201110291398 A CN201110291398 A CN 201110291398A CN 103034740 A CN103034740 A CN 103034740A
- Authority
- CN
- China
- Prior art keywords
- unit
- layout
- domain
- logical block
- mapping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
原理图驱动版图的生成层次版图方法是一种批量自动生成层次版图的操作。一个完整的原理图设计层次结异常复杂,用户手动产生所有的单元,以及单元调用关系需要大量重复操作,因此我们提出一种批量自动生成层次版图方法。在原理图驱动版图的自动生成层次版图方法中,实现的主要技术有:采用深度遍历算法从顶至下提取所有的原理图单元,及调用关系,并从底向上产生对应版图数据;根据原理图单元与版图单元的映射机制获得版图单元数据,并创建相应的调用关系;提供缺省的原理图到版图映射,以及模块级映射机制;支持不同逻辑门电路影射到同一版图单元的机制。实现自动生成层次版图方法可以减少重复操作,有效地提高设计重用性,进而提高设计效率。
Description
技术领域
原理图驱动版图的生成层次版图方法是EDA工具中版图设计过程中一个自动化生成版图的方法。本发明属于EDA工具中版图设计领域。
背景技术
在全定制方面,从上世纪90年代起,学术界就已经有了大量关于全定制版图设计自动化的研究。但由于全定制设计中的设计约束要远多于数字系统,来自于数字系统的设计方法在应对全定制系统自动化是显得力不存心。因此,业界的公司基于现有的技术结合自动化提高生产率的要求,提出了SDL(schematic driven layout,原理图驱动版图生成)这种方法,将自动化流程中的器件生成、摆放和线网连接这三个过程分立出来,使用户可以在工具的帮助下,依照原理图来产生电路的版图实现,提高了设计者的生产效率和正确性,把设计者从繁琐的图形操作中解放出来,把关心的重点提高到器件的级别。SDL实质在全定制版图生成的过程中,以其人性化,抽象性/高效性和正确性的特点已成为全定制版图编辑器市场上一个新的提升点。
这里先介绍几个基本概念:基本器件是组成集成电路的基本元件,主要有MOS管,半导体二级管,半导体三级管,电阻元件,电容元件,电感元件。Term是用于记录器件或子模块中端口之间的逻辑连接关系。Dummy单元是在生成层次版图过程中,基本器件未指定映射关系且不能自动进行映射,此时自动创建的一个只有Term的版图单元。
在器件生成阶段,由于现有的SDL工具只是对每一个原理图单元进行SDL操作,而一个完整的原理图设计(schematic),其层次结构非常复杂,在生成版图过程中,使用现有的流程需要对每一个原理图单元需要单独进行版图器件生成操作,首先需要找到设计中所有包含基本器件的模块,通过SDL生成版图单元,其次找到这些模块的上层调用单元,再通过SDL生成版图单元,依次实现设计中所有单元为止。在这个过程中需要进行大量的SDL器件生成操作,以及手动产生新版图单元的操作,而使用原理图驱动版图的生成层次版图方法,则可以在指定顶层原理图单元的情况下,一次性生成所有的版图单元以及对应调用关系,从而提高设计者的效率。
发明内容
本发明提出一种原理图驱动版图的生成层次版图方法,这种方法只需要用户指定原理图设计中的顶层单元,通过查找原理图设计中所有单元层次以及调用关系,依次在版图中生成所有版图单元以及产生对应调用关系。
基本思想:首先使用从顶至下的方式遍历查找所有原理图设计单元的调用关系,并记录其调用关系。其次根据查找到的调用关系采取底向上依次生成版图单元以及调用对应关系。执行器件层次生成操作时,首先根据用户指定的顶层原理图单元被调用子单元,然后把提取到子单元作为当前单元,在依次遍历当前单元中所有的被调用子单元。如果被调用子单元是子模块,则继续进行遍历。如果被调用子单元是原理图基本器件单元,则根据原理图基本器件抓取版图基本器件,设置原理图基本器件指定的参数,并在对应版图单元中生成版图基本器件的调用。当前单元中所有被调用单元生成之后,则返回上一级单元,依次生成单元中所有被调用单元。直到所有被调用单元生成完毕之后,则根据原理图单元调用关系依次在版图中生成对应的调用关系。考虑到原理图设计中一些调用子单元可以直接使用标准单元或者其他已实现的单元,在器件生成方法中,通过预先设置映射原理图单元到指定版图单元方式支持直接使用标准单元或者其他已实现的单元来生成对应的调用关系,同时支持自动进行原理图单元与版图单元映射。在生成层次版图方法中,也实现了通过映射关系关联多个原理图门电路与一个版图门电路的复杂映射关系,映射过程中指定原理图单元所有的Term到版图单元Term映射关系,同时指定其对应参数映射关系。有了原理图单元到版图单元的映射,可以方便地实现了原理图门电路映射到版图门电路。使得版图设计可以直接基于门电路或子模块进行设计实现,从而有效地设计重用性,进而提高设计效率。
附图说明
图1原理图单元与版图单元的映射关系
图2多对一映射关系文本示例
图3原理图顶层单元视图
图4生成层次版图的设置界面
图5对应原理图生成的版图
具体实施步骤:
结合一个具体的实例说明原理图驱动版图的生成层次版图方法,操作流程步骤如下:
1)首先设置原理图单元与版图单元的映射关系,如图1)与2)所示,其中图2)是多对一关系的文本示例;
2)其次打开一个待实现的原理图顶层单元,如图3所示;
3)启动生成层次版图命令,进行相关设置,主要设置生成后顶层版图单元信息,以及所属设计库等信息,如图4所示;
4)点击“ok”后进入执行阶段,首先根据原理图顶层单元,把原理图顶层单元作为当前遍历单元,执行步骤5);
5)使用深度优先遍历算法查找当前单元中所有被调用子单元。如果查找到的被调用单元是子模块且是存在原理图单元到版图单元的映射关系,直接获取映射后的版图单元,生成单元调用关系,在生成单元调用关系的同时必须保持版图单元的线网连接关系与原理图单元中的线网连接关系一致;如果查找到的被调用单元是子模块无映射关系,则递归执行步骤5)的遍历操作,否则,如果被调用单元是原理图基本器件单元,根据原理图基本器件抓取版图基本器件,以及根据原理图基本器件设定的参数指定版图基本器件的参数,并在对应版图单元中生成版图基本器件的调用。如果当前单元中所有被调用单元处理完成,则进入步骤6);
6)当前单元中所有子单元被调用关系生成之后,需要对所有新生成的单元调用进行重排列,排列方法按照原理图设计中的拓扑结构进行排列,使用无重叠的方式进行排列。排列完成之后,执行步骤7);
7)如果当前单元不是顶层原理图单元,返回当前单元的上一级单元,并把上一级单元中未遍历的原理图单元作为当前单元,执行步骤5),否则,本次生成层次版图操作结束。
Claims (4)
1.一种原理图驱动版图的生成层次版图方法,涉及到生成层次版图主要特征为:
(1)根据顶层逻辑单元自顶至下遍历获取所有被单元;在这个过程中主要记录逻辑单元以及调用关系;
(2)根据(1)中记录的逻辑单元与逻辑单元调用关系,采取自底向上的方式进行产生版图,在产生版图过程中,获取版图单元的规则由当前设计中逻辑单元的影射关系决定,如果无影射关系,则直接创建版图单元,及采用递归方式产生其内部版图调用关系。
(3)根据(2)中每个版图单元中生成调用关系进行拓扑排列,排列方式分为根据逻辑单元调用关系产生无重叠版图调用,或根据逻辑单元调用关系进行一定倍数放大而成,放大的倍数由用户自定义;
(4)逻辑单元获取版图单元的原则为:如果存在逻辑单元到版图单元映射关系,则提取映射后的版图单元,使用其建立对应调用关系;如果不存在映射关系,通过查询机制自动建立映射关系,如果自动映射成立,则记录映射关系,并根据映射后的版图单元建立其对应调用关系;如果不存在且当前逻辑单元为基本器件,则创建Dummy单元,使用其建立对应调用关系;否则,映射关系不存在且当前逻辑单元为子模块时,自动创建版图单元,并根据逻辑单元中的Term自动在版图单元中创建Term,再根据其对应逻辑单元的调用关系依次递归建立其调用关系。
(5)其中(4)中逻辑单元与版图单元影射实现了多对一的映射方式,其特征为:不同功能的门电路映射到相同的版图主单元上,对应逻辑单元产生的版图实例由其参数决定,生成版图实例过程中使用可变参数控制产生与当前逻辑单元对应版图单元;建立多对一的映射关系时需要根据不同逻辑单元中的Term数量与名称直观地定制出与对应版图实例中的Term映射关系。
2.要求保护具有特征(1)、(2)、(3)、(4)的组合。
3.要求保护具有特征(1)、(2)、(3)、(5)的组合。
4.要求保护具有特征(1)、(2)、(3)、(4)、(5)的组合。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110291398.5A CN103034740B (zh) | 2011-09-30 | 2011-09-30 | 一种原理图驱动版图的生成层次版图方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110291398.5A CN103034740B (zh) | 2011-09-30 | 2011-09-30 | 一种原理图驱动版图的生成层次版图方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103034740A true CN103034740A (zh) | 2013-04-10 |
CN103034740B CN103034740B (zh) | 2015-09-09 |
Family
ID=48021634
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110291398.5A Active CN103034740B (zh) | 2011-09-30 | 2011-09-30 | 一种原理图驱动版图的生成层次版图方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103034740B (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104809310A (zh) * | 2015-05-14 | 2015-07-29 | 武汉新芯集成电路制造有限公司 | Ip功能模块的替换方法 |
CN106844796A (zh) * | 2015-12-03 | 2017-06-13 | 北京华大九天软件有限公司 | 一种版图数据中层次物体删除的方法 |
CN109409002A (zh) * | 2018-11-12 | 2019-03-01 | 北京华大九天软件有限公司 | 一种版图实例化的完整性检测方法 |
CN114139485A (zh) * | 2021-11-29 | 2022-03-04 | 北京华大九天科技股份有限公司 | 一种网表器件参数计算方法 |
CN114611452A (zh) * | 2022-03-22 | 2022-06-10 | 成都华大九天科技有限公司 | 基于电路原理图在版图中自动生成Sub Cell的方法 |
CN116108778A (zh) * | 2023-01-12 | 2023-05-12 | 上海合见工业软件集团有限公司 | 用于数字电路原理图的元器件分层方法、设备和介质 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6131182A (en) * | 1997-05-02 | 2000-10-10 | International Business Machines Corporation | Method and apparatus for synthesizing and optimizing control logic based on SRCMOS logic array macros |
CN1505270A (zh) * | 2002-12-04 | 2004-06-16 | 华为技术有限公司 | 一种用于硬件设计的原理图审查方法 |
CN1523660A (zh) * | 2003-02-17 | 2004-08-25 | 上海芯华微电子有限公司 | 集成电路设计的双向技术系统 |
US20070234266A1 (en) * | 2004-02-07 | 2007-10-04 | Chao-Chiang Chen | Method of optimizing IC logic performance by static timing based parasitic budgeting |
CN101814106A (zh) * | 2010-04-27 | 2010-08-25 | 杨磊 | 一种分层次的电路提取方法 |
-
2011
- 2011-09-30 CN CN201110291398.5A patent/CN103034740B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6131182A (en) * | 1997-05-02 | 2000-10-10 | International Business Machines Corporation | Method and apparatus for synthesizing and optimizing control logic based on SRCMOS logic array macros |
CN1505270A (zh) * | 2002-12-04 | 2004-06-16 | 华为技术有限公司 | 一种用于硬件设计的原理图审查方法 |
CN1523660A (zh) * | 2003-02-17 | 2004-08-25 | 上海芯华微电子有限公司 | 集成电路设计的双向技术系统 |
US20070234266A1 (en) * | 2004-02-07 | 2007-10-04 | Chao-Chiang Chen | Method of optimizing IC logic performance by static timing based parasitic budgeting |
CN101814106A (zh) * | 2010-04-27 | 2010-08-25 | 杨磊 | 一种分层次的电路提取方法 |
Non-Patent Citations (2)
Title |
---|
JING LI ET AL: "APPLICATION OF AN EACS ALGORITHM TO OBSTACLE DETOUR ROUTING IN VLSI PHYSICAL DESIGN", 《PROCEEDINGS OF THE SECOND INTERNATIONAL CONFERENCE ON MACHINE LEARNING AND CYBERNETICS, XI"AN》 * |
陈庆: "交互式MCM-D版图编辑软件MCM-Editor的开发", 《中国优秀博硕士学位论文全文数据库(硕士)-信息科技辑》 * |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104809310A (zh) * | 2015-05-14 | 2015-07-29 | 武汉新芯集成电路制造有限公司 | Ip功能模块的替换方法 |
CN106844796A (zh) * | 2015-12-03 | 2017-06-13 | 北京华大九天软件有限公司 | 一种版图数据中层次物体删除的方法 |
CN106844796B (zh) * | 2015-12-03 | 2020-09-29 | 北京华大九天软件有限公司 | 一种版图数据中层次物体删除的方法 |
CN109409002A (zh) * | 2018-11-12 | 2019-03-01 | 北京华大九天软件有限公司 | 一种版图实例化的完整性检测方法 |
CN109409002B (zh) * | 2018-11-12 | 2020-04-07 | 北京华大九天软件有限公司 | 一种版图实例化的完整性检测方法 |
CN114139485A (zh) * | 2021-11-29 | 2022-03-04 | 北京华大九天科技股份有限公司 | 一种网表器件参数计算方法 |
CN114139485B (zh) * | 2021-11-29 | 2024-07-09 | 北京华大九天科技股份有限公司 | 一种网表器件参数计算方法 |
CN114611452A (zh) * | 2022-03-22 | 2022-06-10 | 成都华大九天科技有限公司 | 基于电路原理图在版图中自动生成Sub Cell的方法 |
CN114611452B (zh) * | 2022-03-22 | 2024-07-02 | 成都华大九天科技有限公司 | 基于电路原理图在版图中自动生成Sub Cell的方法 |
CN116108778A (zh) * | 2023-01-12 | 2023-05-12 | 上海合见工业软件集团有限公司 | 用于数字电路原理图的元器件分层方法、设备和介质 |
CN116108778B (zh) * | 2023-01-12 | 2024-03-01 | 上海合见工业软件集团有限公司 | 用于数字电路原理图的元器件分层方法、设备和介质 |
Also Published As
Publication number | Publication date |
---|---|
CN103034740B (zh) | 2015-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103034740A (zh) | 一种原理图驱动版图的生成层次版图方法 | |
US8607182B2 (en) | Method of fast analog layout migration | |
CN102959511B (zh) | Gui程序制作辅助装置、gui程序制作辅助方法、程序及集成电路 | |
CN103020089A (zh) | 一种将excel文件中的数据导入数据库的方法及装置 | |
CN105373668A (zh) | 芯片版图设计方法 | |
CN109284152A (zh) | 一种菜单可视化配置方法、设备及计算机可读存储介质 | |
CN1505133A (zh) | 用于生成选择连线表的方法、装置和计算机程序产品 | |
CN103903086A (zh) | 一种基于业务模型驱动的管理信息系统开发方法及系统 | |
CN104850027A (zh) | 一种can数据接口建模自动生成方法及系统 | |
CN103093038A (zh) | 一种物料清单的更新方法及装置 | |
CN104267962A (zh) | 一种基于描述的界面ui控件配置方法 | |
CN106484892A (zh) | 数据操作方法及装置 | |
CN104978411A (zh) | 一种高速列车的车型开发方法和装置 | |
CN104750887A (zh) | 一种模板化产生参数化单元的方法 | |
CN106202608A (zh) | 一种Allegro软件中自动替换选中过孔的方法 | |
CN105447105A (zh) | 基于NoSQL的分布式物联网数据的单字段区间索引查询方式 | |
CN105183966B (zh) | 基于数据库的仪表平面布置图快速绘制方法 | |
CN1523660A (zh) | 集成电路设计的双向技术系统 | |
JP5747698B2 (ja) | 要件管理支援装置 | |
CN105512096A (zh) | 一种基于文档中内嵌字体的优化方法及装置 | |
CN106775779A (zh) | 一种Allegro软件中自动赋予via某net属性的方法 | |
CN104462206A (zh) | 一种通用的数据库序列生成方法 | |
US8443326B1 (en) | Scan chain re-ordering in electronic circuit design based on region congestion in layout plan | |
CN107943477A (zh) | 一种iOS上通过XML实现UI布局的方法 | |
CN109902275A (zh) | 一种自定义表格的方法以及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder | ||
CP01 | Change in the name or title of a patent holder |
Address after: 100102 Beijing city two Chaoyang District Lize Road No. 2 A block two layer Patentee after: Beijing Huada Jiutian Technology Co.,Ltd. Address before: 100102 Beijing city two Chaoyang District Lize Road No. 2 A block two layer Patentee before: HUADA EMPYREAN SOFTWARE Co.,Ltd. |