JP2009246244A - 半導体装置の製造方法及び半導体試験装置 - Google Patents
半導体装置の製造方法及び半導体試験装置 Download PDFInfo
- Publication number
- JP2009246244A JP2009246244A JP2008092962A JP2008092962A JP2009246244A JP 2009246244 A JP2009246244 A JP 2009246244A JP 2008092962 A JP2008092962 A JP 2008092962A JP 2008092962 A JP2008092962 A JP 2008092962A JP 2009246244 A JP2009246244 A JP 2009246244A
- Authority
- JP
- Japan
- Prior art keywords
- defective
- chip
- determined
- chips
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【解決手段】所定の試験に基づいて不良と判断された半導体ウエハW上の不良チップを第1の不良モードと第2の不良モードとに分類するステップS8と、所定の試験に基づいて良品と判断された半導体ウエハW上の良品チップの周囲に存在する第1の不良モードに属する不良チップの分布を調査するステップS9と、この分布に基づいて、良品チップを第1タイプの良品チップとするか第2タイプの良品チップとするかの判定を行うステップS10とを有する半導体装置の製造方法。
【選択図】図2
Description
図1は、本実施形態に係る半導体試験装置の構成図である。
本実施形態は、第1実施形態と比較してステップS9とステップS10の処理内容が異なる。
本実施形態では、第2実施形態で説明したチップの係数(図12)を利用して、次のようにステップS9とステップS10を行う。
本実施形態では、第1〜第3実施形態と比較して、ステップS15以降の工程のみが異なる。
前記所定の試験に基づいて良品と判断された前記半導体ウエハ上の良品チップの周囲に存在する前記第1の不良モードに属する不良チップの分布を調査し、
前記分布に基づいて、前記良品チップを第1タイプの良品チップとするか第2タイプの良品チップとするかの判定を行うこと
を特徴とする半導体装置の製造方法。
前記判定において、前記不良チップの前記個数が前記所定個数以上の場合に前記良品チップを前記第1タイプの良品チップと判定し、前記不良チップの前記個数が前記所定個数未満の場合に前記良品チップを前記第2タイプの良品チップと判定することを特徴とする付記1に記載の半導体装置の製造方法。
前記調査において、前記良品チップに隣接するチップのうち、前記第1の不良モードに属する不良チップの前記係数の総和を求め、該総和が所定値以上かどうかを調査し、
前記判定において、前記総和が前記所定値以上の場合に前記良品チップを前記第1タイプの良品チップと判定し、前記総和が前記所定値未満の場合に前記良品チップを第2タイプの良品チップと判定することを特徴とする付記1に記載の半導体装置の製造方法。
前記判定において、前記和が前記所定値以上の場合に前記良品チップを前記第1タイプの良品チップと判定し、前記和が前記所定値未満の場合に前記良品チップを第2タイプの良品チップと判定することを特徴とする付記3に記載の半導体装置の製造方法。
前記カテゴリに応じて、前記係数の値を変えることを特徴とする付記3に記載の半導体装置の製造方法。
前記追加試験で合格と判定された前記良品チップを真の良品チップと判定し、前記追加試験で不合格と判定された前記良品チップを不良チップと判定することを特徴とする付記1〜6のいずれかに記載の半導体装置の製造方法。
電源の電流測定、
電源の静止電流測定、
出力端子のHIGHレベル測定、
出力端子のLOWレベル測定、
入力端子のリーク電流測定、
入力端子からGND端子へのリーク電流測定、
電源端子から入力端子へのリーク電流測定、
BUS回路の入力端子及び出力端子のリーク電流測定、
被測定端子からGND端子へのリーク電流測定、及び
電源端子から被測定端子へのリーク電流測定
のいずれかの試験において不良チップと判断される不良チップが含まれること
を特徴とする付記1〜10のいずれかに記載の半導体装置の製造方法。
を特徴とする付記1〜11のいずれかに記載の半導体装置の製造方法。
前記計算部が、
前記合否判断において不良と判断された不良チップを第1の不良モードと第2の不良モードとに分類し、
前記合否判断において良品と判断された良品チップの周囲に存在する前記第1の不良モードに属する不良チップの分布を調査し、
前記分布に基づいて、前記良品チップを第1タイプの良品チップとするか第2タイプの良品チップとするかの判定を行うこと
を特徴とする半導体試験装置。
前記第1タイプと判定された前記良品チップに対し、前記所定の試験よりも合格条件が厳しい追加試験を行い、
前記追加試験で合格と判定された前記良品チップを真の良品チップと判定し、前記追加試験で不合格と判定された前記良品チップを不良チップと判定することを特徴とする付記13に記載の半導体試験装置。
前記計算部は、前記追加試験において、前記ステージを制御して前記所定の試験におけるよりも試験温度を高くすることにより、前記合格条件を厳しくすることを特徴とする付記14に記載の半導体試験装置。
Claims (5)
- 所定の試験に基づいて不良と判断された半導体ウエハ上の不良チップを第1の不良モードと第2の不良モードとに分類し、
前記所定の試験に基づいて良品と判断された前記半導体ウエハ上の良品チップの周囲に存在する前記第1の不良モードに属する不良チップの分布を調査し、
前記分布に基づいて、前記良品チップを第1タイプの良品チップとするか第2タイプの良品チップとするかの判定を行うこと
を特徴とする半導体装置の製造方法。 - 前記調査において、前記良品チップと隣接して存在する前記第1の不良モードの前記不良チップの個数が所定個数以上かどうかを調査し、
前記判定において、前記不良チップの前記個数が前記所定個数以上の場合に前記良品チップを前記第1タイプの良品チップと判定し、前記不良チップの前記個数が前記所定個数未満の場合に前記良品チップを前記第2タイプの良品チップと判定することを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記第1タイプと判定された前記良品チップに対し、前記所定の試験よりも合格条件が厳しい追加試験を行い、
前記追加試験で合格と判定された前記良品チップを真の良品チップと判定し、前記追加試験で不合格と判定された前記良品チップを不良チップと判定することを特徴とする請求項1又は請求項2に記載の半導体装置の製造方法。 - 前記第1の不良モードには、
電源の電流測定、
電源の静止電流測定、
出力端子のHIGHレベル測定、
出力端子のLOWレベル測定、
入力端子のリーク電流測定、
入力端子からGND端子へのリーク電流測定、
電源端子から入力端子へのリーク電流測定、
BUS回路の入力端子及び出力端子のリーク電流測定、
被測定端子からGND端子へのリーク電流測定、及び
電源端子から被測定端子へのリーク電流測定
のいずれかの試験において不良チップと判断される不良チップが含まれること
を特徴とする請求項1〜3のいずれか1項に記載の半導体装置の製造方法。 - 半導体ウエハに形成された半導体チップに、所定の試験における試験信号を入力して、該半導体チップの合否判断を行う計算部を有し、
前記計算部が、
前記合否判断において不良と判断された不良チップを第1の不良モードと第2の不良モードとに分類し、
前記合否判断において良品と判断された良品チップの周囲に存在する前記第1の不良モードに属する不良チップの分布を調査し、
前記分布に基づいて、前記良品チップを第1タイプの良品チップとするか第2タイプの良品チップとするかの判定を行うこと
を特徴とする半導体試験装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008092962A JP5024162B2 (ja) | 2008-03-31 | 2008-03-31 | 半導体装置の製造方法及び半導体試験装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008092962A JP5024162B2 (ja) | 2008-03-31 | 2008-03-31 | 半導体装置の製造方法及び半導体試験装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009246244A true JP2009246244A (ja) | 2009-10-22 |
JP5024162B2 JP5024162B2 (ja) | 2012-09-12 |
Family
ID=41307795
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008092962A Active JP5024162B2 (ja) | 2008-03-31 | 2008-03-31 | 半導体装置の製造方法及び半導体試験装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5024162B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012238801A (ja) * | 2011-05-13 | 2012-12-06 | Fujitsu Semiconductor Ltd | 欠陥検査方法、半導体装置の製造方法及び欠陥検査装置 |
CN112415365A (zh) * | 2020-11-18 | 2021-02-26 | 海光信息技术股份有限公司 | 一种芯片测试方法、装置、电子设备及存储介质 |
CN115932530A (zh) * | 2023-01-09 | 2023-04-07 | 东莞市兆恒机械有限公司 | 一种半导体检测设备标定的方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103760485B (zh) * | 2014-01-27 | 2016-01-20 | 成都先进功率半导体股份有限公司 | 二极管、三极管的后端检测方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002124551A (ja) * | 2000-10-13 | 2002-04-26 | Seiko Instruments Inc | 半導体選別装置および半導体選別方法 |
JP2004047542A (ja) * | 2002-07-09 | 2004-02-12 | Ricoh Co Ltd | チップ品質判定方法、チップ品質判定プログラム及びそれを用いたマーキング機構、並びにウエハの異常発生解析方法 |
JP2007095953A (ja) * | 2005-09-28 | 2007-04-12 | Matsushita Electric Ind Co Ltd | 半導体装置の選別方法及び半導体装置の選別装置 |
-
2008
- 2008-03-31 JP JP2008092962A patent/JP5024162B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002124551A (ja) * | 2000-10-13 | 2002-04-26 | Seiko Instruments Inc | 半導体選別装置および半導体選別方法 |
JP2004047542A (ja) * | 2002-07-09 | 2004-02-12 | Ricoh Co Ltd | チップ品質判定方法、チップ品質判定プログラム及びそれを用いたマーキング機構、並びにウエハの異常発生解析方法 |
JP2007095953A (ja) * | 2005-09-28 | 2007-04-12 | Matsushita Electric Ind Co Ltd | 半導体装置の選別方法及び半導体装置の選別装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012238801A (ja) * | 2011-05-13 | 2012-12-06 | Fujitsu Semiconductor Ltd | 欠陥検査方法、半導体装置の製造方法及び欠陥検査装置 |
CN112415365A (zh) * | 2020-11-18 | 2021-02-26 | 海光信息技术股份有限公司 | 一种芯片测试方法、装置、电子设备及存储介质 |
CN112415365B (zh) * | 2020-11-18 | 2022-09-27 | 海光信息技术股份有限公司 | 一种芯片测试方法、装置、电子设备及存储介质 |
CN115932530A (zh) * | 2023-01-09 | 2023-04-07 | 东莞市兆恒机械有限公司 | 一种半导体检测设备标定的方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5024162B2 (ja) | 2012-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6219810B1 (en) | Intelligent binning for electrically repairable semiconductor chips | |
US8372663B2 (en) | Good chip classifying method on wafer, and chip quality judging method, marking mechanism, and manufacturing method of semiconductor device using the good chip classifying method | |
US20030120457A1 (en) | System and method for estimating reliability of components for testing and quality optimization | |
US5764650A (en) | Intelligent binning for electrically repairable semiconductor chips | |
JPH11264797A (ja) | 欠陥解析方法、記録媒体及び工程管理方法 | |
JP5024162B2 (ja) | 半導体装置の製造方法及び半導体試験装置 | |
Miller et al. | Unit level predicted yield: a method of identifying high defect density die at wafer sort | |
US20070176621A1 (en) | Semiconductor wafer testing apparatus and method of testing semiconductor wafer | |
WO2007113968A1 (ja) | 半導体集積回路の検査方法および情報記録媒体 | |
US6872582B2 (en) | Selective trim and wafer testing of integrated circuits | |
JP2007240376A (ja) | 半導体集積回路の静止電源電流検査方法および装置 | |
US6992499B2 (en) | Test method and test apparatus for semiconductor device | |
JP2005109056A (ja) | 半導体素子の検査装置 | |
CN108231619B (zh) | 用于功率半导体芯片的检测方法 | |
CN112908874B (zh) | 半导体结构的量测方法及量测装置 | |
JP4866263B2 (ja) | 電子デバイスの品質管理方法および電子デバイスの品質管理システム | |
US8143076B2 (en) | Manufacture of defect cards for semiconductor dies | |
US10496505B2 (en) | Integrated circuit test method | |
JP5018474B2 (ja) | 半導体デバイス試験装置及び半導体デバイス試験方法 | |
US11257723B2 (en) | Inspection system and method for inspecting semiconductor package, and method of fabricating semiconductor package | |
JPH08274139A (ja) | 半導体装置の試験方法 | |
TWI731671B (zh) | 異常晶片檢測方法與異常晶片檢測系統 | |
US20050197728A1 (en) | Feature targeted inspection | |
JP2006128251A (ja) | 半導体装置の製造方法 | |
US10546792B2 (en) | Method for manufacturing a semiconductor product wafer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101122 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120308 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120313 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120501 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120522 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120604 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150629 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5024162 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |