JPS58207621A - 半導体ウエ−ハ - Google Patents

半導体ウエ−ハ

Info

Publication number
JPS58207621A
JPS58207621A JP8966282A JP8966282A JPS58207621A JP S58207621 A JPS58207621 A JP S58207621A JP 8966282 A JP8966282 A JP 8966282A JP 8966282 A JP8966282 A JP 8966282A JP S58207621 A JPS58207621 A JP S58207621A
Authority
JP
Japan
Prior art keywords
wafer
mark
hole
positioning
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8966282A
Other languages
English (en)
Inventor
Susumu Komoriya
進 小森谷
Hiroto Nagatomo
長友 宏人
Hiroshi Maejima
前島 央
Hiroshi Nishizuka
西塚 弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP8966282A priority Critical patent/JPS58207621A/ja
Publication of JPS58207621A publication Critical patent/JPS58207621A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は製造プロセスにおけろ歩留り向上を図った半導
体ウェーハに関するものであるう半導体装置の製造に用
いられるウニーノ・は、促米第1図に示すように円形板
状に形成され、その一部にはオリエンテーションフラッ
ト(以下オリフラという)と称して円周一部を削成した
切欠き1a弔′形成し、ウエーノ・1(7)X、  Y
、  θ方向の位置法めに利用している。
しかしなから、このオリフラ1aを設けろことにより次
のような不具合が生じている。
(11オリフラを形成しに分だけウェーハの面積が低下
して歩留の低下を生じる。
(21オリフラの角部がエツジ状となるためチッピング
が生じ易(、チッピングされた破片が異物としてウェー
ハ表面に付着する原因となる。
(31オリ7う部が形状的に不連続のためレジスト塗布
むらが住じたり、ウェーハへの薬品を回転塗布する洗浄
プロセスにおいて塗布が不均一となる。
(4)  拡散等の熱処理においてオリフラ部で熱応力
が不均等になり、変形が発生して徽細パターンの形成が
困難になろう (5)単に円部一部を切欠いているため、ウェーハの表
層判断ができないと共に、カートリッジからウェーハが
外れ易い。
したがって本発明の目的は以上の不具合を一挙に解決す
ることができろ半導体ウェーハを提供することにある。
この目的を迷成するために本発明はウェーハを円形に保
った上でその表面一部に穴、溝等のマークを形成するよ
うにしたものである。
以下、本発明を図下の実施例により郡こ明する。
第2図(A)、 (B)は本発明の一実施例を示し、円
形のウェーハ2はその円周一部にオリフラを形成せず、
その表面の周辺一部に微小な穴2aをマークとして形成
するうこの穴2aはウエーノ・20良而に形成してもよ
い。また、穴の代りに第3図(A)。
(B1に示すように円周一部に径方同の溝3a7マーク
として形成したウェーハ3として構成[、てもよい。い
ずれにせよこれらの穴2aや溝3aけウェーハ表面に形
成する回路パターン(ベレ・ト)の歩留を低下させない
ような小さなものとする。
前記穴2aは、第4図に示すように、シリコン単結晶4
かもウェーハ2をスライスカッタ5にて製造する際にレ
ーザ発振器6かも出力されるレーザビーム7にて刻設す
る。また、前記溝3aは第5図に示すようにシリコン単
結晶4のスライス時にマークカッタ8を用いて削成する
以上の構成によれば、例えば穴2aをマークとして形成
しにウェーハ2では、その位置決めを第6図(A)、 
(1−1)に示すようにして行なう、即ち、同図(B)
のように方向性エア9を利用してウエーノ・2のX、 
 Y方向の位置決めを行なうと共に、これにより接触し
た回転ローラー0.10にてウェーハ2を回転しながら
マークセンサー1にてマーク(穴)2aを検出する。そ
して、マークセンサ11がマーク2aを検出した回転位
置でウェー−・を停止すればθ方向の位置決めが完了さ
れろ。
まだ、方向性エア9を利用する他に第7図(A)。
CB)、((:)のようにランプ12とホトダイオード
13とからなるウェーハ端検出部14を独数個(図では
4個)配設置〜、各検出部14の出力が等しくなった位
置でウェーハのX、  Y方向位置が設定されろ。また
、θ方向の位置はワエーー・2を回転させながらマーク
センサー1にてマーク2aを検出することにより設定で
きる。図中、15はθ回転機構、16はXYテーブルで
ある。
したがって本発明の#−導体ウエーハによれば次、J のような効果が得ち□れる。
fil  ウェーハの面積の低減が殆んどないので歩留
の低下もない。
(21エツジ部が形成されないのでピッチングは牛せず
、異物が発生することもない。
(3)  レジストの塗布JP業品の塗布に際して塗布
むらが牛じない。
(4)  熱処理によっても熱処理の不均一はえトせず
、したがってウェーハの変形もないので微細加工が可能
になる。
(5)マークの検出によりウェーハの表裏判定を可能に
し、またウェーハのハンドリングが安定する。
ここで、マークの形状、製法等は前記し1.′例以外に
種々のものが考えられることはbうまでもな(Xo
【図面の簡単な説明】
例を示し、(A)は平面図、(B )は要部の拡大斜視
図、 第4図および第5図は夫々異なるマークの製造方法を示
す図、 第6図(A)、 (B)は荀tt沃め方法を正す図で、
(A)は平面図、(B)はAA断面図、第7図(A)、
 (B)、 <<:>は他の位置凄め方法を示す図で、
(A)は平面図、()l)、 CC)は夫々AA、L(
Hの断面図である。 2・・・ウェーハ、2a・・穴(マーク)、3・・ウェ
ーハ、3a・・・マーク、4・・・シリコン単結晶、5
・・・スライスカッタ、6二−[・レーザ発振器、8・
・・マークカッタ、9・・・方向性エア、]4・・・ウ
ェーハ端検出部。 (Aノ A− 第 シAン 刀− 6図 tB) 7図 (13) /4 (()

Claims (1)

  1. 【特許請求の範囲】 1、半導体材料にて完全な円板状に形成すると共ン、そ
    の片面の周辺一部に穴、溝等のマークを刻設してなえ半
    導体ウェー・・。 2、マークは結晶軸と特定の関係にある側のウェーハ面
    に形成してなる特許請求の範囲第1項記載の半導体ウェ
    ーハ。
JP8966282A 1982-05-28 1982-05-28 半導体ウエ−ハ Pending JPS58207621A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8966282A JPS58207621A (ja) 1982-05-28 1982-05-28 半導体ウエ−ハ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8966282A JPS58207621A (ja) 1982-05-28 1982-05-28 半導体ウエ−ハ

Publications (1)

Publication Number Publication Date
JPS58207621A true JPS58207621A (ja) 1983-12-03

Family

ID=13976959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8966282A Pending JPS58207621A (ja) 1982-05-28 1982-05-28 半導体ウエ−ハ

Country Status (1)

Country Link
JP (1) JPS58207621A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998057361A1 (fr) * 1997-06-12 1998-12-17 Nikon Corporation Substrat de fabrication de dispositif, procede de fabrication de ce substrat, et procede d'exposition avec ce substrat
US7253500B2 (en) 2002-10-21 2007-08-07 Kabushiki Kaisha Toshiba Semiconductor wafer and a method for manufacturing a semiconductor wafer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998057361A1 (fr) * 1997-06-12 1998-12-17 Nikon Corporation Substrat de fabrication de dispositif, procede de fabrication de ce substrat, et procede d'exposition avec ce substrat
US7253500B2 (en) 2002-10-21 2007-08-07 Kabushiki Kaisha Toshiba Semiconductor wafer and a method for manufacturing a semiconductor wafer
US7268053B2 (en) 2002-10-21 2007-09-11 Kabushiki Kaisha Toshiba Semiconductor wafer and a method for manufacturing a semiconductor wafer

Similar Documents

Publication Publication Date Title
JPH10256106A (ja) ノッチレスウェーハの製造方法
JPH0329310A (ja) 半導体ウェハ
JPS58207621A (ja) 半導体ウエ−ハ
US5580831A (en) Sawcut method of forming alignment marks on two faces of a substrate
JP2786865B2 (ja) カラーフィルターの製造方法
JPH0364043A (ja) 太陽電池
JPS582240A (ja) 化学切削性感光ガラスの露光方法
JPH06232258A (ja) 半導体ウェーハのダイシング装置
JPH0434931A (ja) 半導体ウエハおよびその処理方法
JPH04215456A (ja) スクライブライン付きウエハ並びに、その製造方法
JP2008068623A (ja) カッターホィールおよびそのカッターホィールを用いたスクライブ装置
JP2001311745A (ja) コンタクトプローブの製造方法
JP2001166121A (ja) カラーフィルタ
JPS63244642A (ja) 半導体装置
JP2001196333A (ja) オフアングル付き半導体ウエハ
JPS61263124A (ja) 半導体装置製造用のマスク板
JPH09321127A (ja) 半導体ウエハ用真空チャックおよびその製造方法
JPS6045011A (ja) 半導体ウエ−ハ及びその製造方法
JP2558304B2 (ja) 製版用ガラスパターン
JPH05315375A (ja) ダイボンディング用プリフォームの製造方法
JPH10263865A (ja) レーザ割断方法及び基板
JPS6243142A (ja) 半導体装置及びその使用方法
JPH0350522Y2 (ja)
JPH02101403A (ja) カラーフィルターの製造方法
JPS58148435A (ja) 分離拡散方法