JPH05315375A - ダイボンディング用プリフォームの製造方法 - Google Patents
ダイボンディング用プリフォームの製造方法Info
- Publication number
- JPH05315375A JPH05315375A JP3140937A JP14093791A JPH05315375A JP H05315375 A JPH05315375 A JP H05315375A JP 3140937 A JP3140937 A JP 3140937A JP 14093791 A JP14093791 A JP 14093791A JP H05315375 A JPH05315375 A JP H05315375A
- Authority
- JP
- Japan
- Prior art keywords
- preform
- die bonding
- thin film
- thickness
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L24/743—Apparatus for manufacturing layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】
【目的】本発明は、所望厚さ、即ち所望の体積で、且つ
正確な形状のプリフォームが成形され得る、ダイボンデ
ィング用プリフォームの製造方法を目的とする。 【構成】ベースとなるフィルム１１上に、所望の形状及
び寸法の開口部を備えたマスク１２を載置した状態で、
該フィルム１１上に、所望の厚さのプリフォーム材料の
薄膜層１３を形成した後、該薄膜層１３を該フィルム１
１上から取り外すことにより、所望の形状，寸法及び厚
さのプリフォームを形成するように、ダイボンディング
用プリフォームの製造方法を構成する。
正確な形状のプリフォームが成形され得る、ダイボンデ
ィング用プリフォームの製造方法を目的とする。 【構成】ベースとなるフィルム１１上に、所望の形状及
び寸法の開口部を備えたマスク１２を載置した状態で、
該フィルム１１上に、所望の厚さのプリフォーム材料の
薄膜層１３を形成した後、該薄膜層１３を該フィルム１
１上から取り外すことにより、所望の形状，寸法及び厚
さのプリフォームを形成するように、ダイボンディング
用プリフォームの製造方法を構成する。
Description
【０００１】
【産業上の利用分野】本発明は、例えば半導体レーザー
チップ等の半導体チップを、ステム等の取付面にダイボ
ンディングする際に使用される、ハンダのプリフォーム
の製造方法に関するものである。
チップ等の半導体チップを、ステム等の取付面にダイボ
ンディングする際に使用される、ハンダのプリフォーム
の製造方法に関するものである。
【０００２】
【従来の技術】従来、例えば半導体レーザーチップ等の
微少な半導体チップを、ステム等の取付面にダイボンデ
ィングする場合、図３に示すように、該ステム１等の取
付面１ａにハンダのプリフォーム２を載置し、さらに該
プリフォーム２の上に半導体チップ３を載置して、該プ
リフォーム２を溶融させることにより、該半導体チップ
３を該ステム１等にダイボンディングするようにしてい
た。
微少な半導体チップを、ステム等の取付面にダイボンデ
ィングする場合、図３に示すように、該ステム１等の取
付面１ａにハンダのプリフォーム２を載置し、さらに該
プリフォーム２の上に半導体チップ３を載置して、該プ
リフォーム２を溶融させることにより、該半導体チップ
３を該ステム１等にダイボンディングするようにしてい
た。
【０００３】上記プリフォーム２は、一般に、図４に示
すように、前以てバルク状に形成されたＡｕ−５Ｓｎ，
Ａｕ−１２Ｇｅ，Ａｕ−５０Ｉｎ等のＡｕ系ハンダ４
を、圧延ローラ５により圧延することにより、リボン状
またはシート状とした後、カッター６により、所定の大
きさに切断するようにしている。
すように、前以てバルク状に形成されたＡｕ−５Ｓｎ，
Ａｕ−１２Ｇｅ，Ａｕ−５０Ｉｎ等のＡｕ系ハンダ４
を、圧延ローラ５により圧延することにより、リボン状
またはシート状とした後、カッター６により、所定の大
きさに切断するようにしている。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うな圧延によるプリフォームの製造方法においては、材
料自体の伸延性の限界から、加工上の限界があり、例え
ばＡｕ−５０Ｉｎの場合には、図５に示すように、１ミ
リ平方で、厚さ１００μｍ程度が限界となってしまう。
うな圧延によるプリフォームの製造方法においては、材
料自体の伸延性の限界から、加工上の限界があり、例え
ばＡｕ−５０Ｉｎの場合には、図５に示すように、１ミ
リ平方で、厚さ１００μｍ程度が限界となってしまう。
【０００５】従って、半導体チップが比較的小型である
場合には、該半導体チップの取付面の面積に比較して、
プリフォームの体積すなわちダイボンディングに使用さ
れるハンダの量が、過多になってしまい、ダイボンディ
ングした際に、余分のハンダがはみ出して、該半導体チ
ップの側面に付着するようなことがあり、特に半導体チ
ップが半導体レーザーチップである場合には、その発光
面が、はみ出した余分のハンダによって閉塞されてしま
うことがあり、製品の歩留まりが低下してしまうという
問題があった。
場合には、該半導体チップの取付面の面積に比較して、
プリフォームの体積すなわちダイボンディングに使用さ
れるハンダの量が、過多になってしまい、ダイボンディ
ングした際に、余分のハンダがはみ出して、該半導体チ
ップの側面に付着するようなことがあり、特に半導体チ
ップが半導体レーザーチップである場合には、その発光
面が、はみ出した余分のハンダによって閉塞されてしま
うことがあり、製品の歩留まりが低下してしまうという
問題があった。
【０００６】また、圧延により形成されたプリフォーム
は、その圧延加工や切断加工の際に、歪みが生ずること
により、うねりやそりが生じたり、その一部分が欠けて
しまうことがあり、半導体チップのダイボンディングの
際に、該半導体チップが、正確に位置決めできなくなっ
てしまうことがあった。
は、その圧延加工や切断加工の際に、歪みが生ずること
により、うねりやそりが生じたり、その一部分が欠けて
しまうことがあり、半導体チップのダイボンディングの
際に、該半導体チップが、正確に位置決めできなくなっ
てしまうことがあった。
【０００７】本発明は、以上の点に鑑み、所望厚さ、即
ち所望の体積で、且つ正確な形状のプリフォームが成形
され得るようにした、ダイボンディング用プリフォーム
の製造方法を提供することを目的としている。
ち所望の体積で、且つ正確な形状のプリフォームが成形
され得るようにした、ダイボンディング用プリフォーム
の製造方法を提供することを目的としている。
【０００８】
【課題を解決するための手段】上記目的は、本発明によ
れば、ベース上に、所望の厚さのプリフォーム材料の薄
膜層を形成した後、該薄膜層を該ベース上から取り外す
ことにより、所望の形状，寸法及び厚さのプリフォーム
を形成するようにしたことを特徴とする、ダイボンディ
ング用プリフォームの製造方法により、達成される。
れば、ベース上に、所望の厚さのプリフォーム材料の薄
膜層を形成した後、該薄膜層を該ベース上から取り外す
ことにより、所望の形状，寸法及び厚さのプリフォーム
を形成するようにしたことを特徴とする、ダイボンディ
ング用プリフォームの製造方法により、達成される。
【０００９】
【作用】上記構成によれば、プリフォームは、ベース上
への蒸着，スパッタリング，メッキ等の薄膜形成によ
り、形成されることになるので、その厚さは、適宜にオ
ングストローム単位で制御され得ることから、所望の厚
さが得られることとなり、またその形状は、マスクによ
って決定されるので、μｍ単位で所望の形状，寸法が得
られることとなり、かくして、所望の形状，寸法及び厚
さのプリフォームが、形成され得ることになる。
への蒸着，スパッタリング，メッキ等の薄膜形成によ
り、形成されることになるので、その厚さは、適宜にオ
ングストローム単位で制御され得ることから、所望の厚
さが得られることとなり、またその形状は、マスクによ
って決定されるので、μｍ単位で所望の形状，寸法が得
られることとなり、かくして、所望の形状，寸法及び厚
さのプリフォームが、形成され得ることになる。
【００１０】
【実施例】以下、図面に示した実施例に基づいて、本発
明を詳細に説明する。第１図は、本発明によるダイボン
ディング用プリフォームの製造装置の一実施例を示して
いる。
明を詳細に説明する。第１図は、本発明によるダイボン
ディング用プリフォームの製造装置の一実施例を示して
いる。
【００１１】プリフォーム製造装置１０は、例えばポリ
エステル等を基材とするベースとなるべきフィルム１１
上に、製造すべきプリフォームの所望の形状及び寸法の
開口部１２ａを備えたマスク１２を載置した状態で、該
フィルム１１上に、所望の厚さのプリフォーム材料の薄
膜層１３を、蒸着，スパッタリング，メッキ等の方法に
よって（図示の場合、溶融したプリフォーム材料を受容
したルツボ１４を用意することにより、蒸着によって）
形成した後、該薄膜層１３を該フィルム１１上から取り
外すことにより、該薄膜層１３から成るプリフォーム１
５を製造するようになっている。
エステル等を基材とするベースとなるべきフィルム１１
上に、製造すべきプリフォームの所望の形状及び寸法の
開口部１２ａを備えたマスク１２を載置した状態で、該
フィルム１１上に、所望の厚さのプリフォーム材料の薄
膜層１３を、蒸着，スパッタリング，メッキ等の方法に
よって（図示の場合、溶融したプリフォーム材料を受容
したルツボ１４を用意することにより、蒸着によって）
形成した後、該薄膜層１３を該フィルム１１上から取り
外すことにより、該薄膜層１３から成るプリフォーム１
５を製造するようになっている。
【００１２】本発明によるプリフォーム１５は、以上の
方法によって製造され、その形状，寸法は、マスク１２
の開口１２ａによって、μｍ単位で調整され得ると共
に、その厚さは、薄膜形成の際の適宜の制御によって、
オングストローム単位で調整され得ることとなり、ダイ
ボンディングすべき半導体チップ等のダイボンディング
面の大きさ等に対応した、適正な体積を有するプリフォ
ーム１５が、製造され得ることとなり、例えば図２に示
すように、１ミリ平方で、厚さ２μｍのプリフォームが
製造され得る。
方法によって製造され、その形状，寸法は、マスク１２
の開口１２ａによって、μｍ単位で調整され得ると共
に、その厚さは、薄膜形成の際の適宜の制御によって、
オングストローム単位で調整され得ることとなり、ダイ
ボンディングすべき半導体チップ等のダイボンディング
面の大きさ等に対応した、適正な体積を有するプリフォ
ーム１５が、製造され得ることとなり、例えば図２に示
すように、１ミリ平方で、厚さ２μｍのプリフォームが
製造され得る。
【００１３】さらに、該プリフォーム１５は、圧延，切
断加工が行なわれないことから、うねりやそり、また欠
けが生じないことから、ダイボンディングの際に、該プ
リフォーム１５の上に半導体チップを載置したとき、該
半導体チップが正確に位置決めされ得ることとなる。
断加工が行なわれないことから、うねりやそり、また欠
けが生じないことから、ダイボンディングの際に、該プ
リフォーム１５の上に半導体チップを載置したとき、該
半導体チップが正確に位置決めされ得ることとなる。
【００１４】尚、上述した実施例においては、フィルム
として、ポリエステルフィルム等のフィルムを使用して
いるが、これに限らず、例えばＳｉＯ２等の薄膜を使用
することも可能である。
として、ポリエステルフィルム等のフィルムを使用して
いるが、これに限らず、例えばＳｉＯ２等の薄膜を使用
することも可能である。
【００１５】また、マスクは図１の１２の様な独立した
板状のマスク以外にも、半導体工業で用いられるフォト
リソグラフ技術を用いたフィルム上に形成されたマスク
でも良い。この場合には、プリフォームの成膜後に適当
な方法（エッチング等）で不要部分を除去すれば良い。
板状のマスク以外にも、半導体工業で用いられるフォト
リソグラフ技術を用いたフィルム上に形成されたマスク
でも良い。この場合には、プリフォームの成膜後に適当
な方法（エッチング等）で不要部分を除去すれば良い。
【００１６】
【発明の効果】以上述べたように、本発明によれば、所
望厚さ、即ち所望の体積で、且つ正確な形状のプリフォ
ームが成形され得る、極めて優れたダイボンディング用
プリフォームの製造方法が提供され得ることになる。
望厚さ、即ち所望の体積で、且つ正確な形状のプリフォ
ームが成形され得る、極めて優れたダイボンディング用
プリフォームの製造方法が提供され得ることになる。
【図１】本発明に基づいて製造されるプリフォームの一
実施例を示す図である。
実施例を示す図である。
【図２】図１のプリフォームの完成した状態を示す斜視
図である。
図である。
【図３】従来の半導体チップのダイボンディングを示す
斜視図である。
斜視図である。
【図４】図３のダイボンディングで使用されるプリフォ
ームの製造方法の一例を示す図である。
ームの製造方法の一例を示す図である。
【図５】図４の方法により製造されたプリフォームの一
例を示す斜視である。
例を示す斜視である。
１０ プリフォーム製造装置 １１ フィルム １２ マスク １２ａ 開口 １３ 薄膜層 １４ ルツボ １５ プリフォーム
Claims (1)
- 【請求項１】 ベース上に、所望の厚さのプリフォーム
材料の薄膜層を形成した後、該薄膜層を該ベース上から
取り外すことにより、所望の形状，寸法及び厚さのプリ
フォームを形成するようにしたことを特徴とする、ダイ
ボンディング用プリフォームの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14093791A JP2946837B2 (ja) | 1991-05-16 | 1991-05-16 | ダイボンディング用プリフォームの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14093791A JP2946837B2 (ja) | 1991-05-16 | 1991-05-16 | ダイボンディング用プリフォームの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05315375A true JPH05315375A (ja) | 1993-11-26 |
| JP2946837B2 JP2946837B2 (ja) | 1999-09-06 |
Family
ID=15280285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14093791A Expired - Lifetime JP2946837B2 (ja) | 1991-05-16 | 1991-05-16 | ダイボンディング用プリフォームの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2946837B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014150643A1 (en) * | 2013-03-15 | 2014-09-25 | Materion Corporation | Gold containing die bond sheet preform spot-welded to a semiconductor bond site on a semiconductor package and corresponding manufacturing method |
| JP2016117638A (ja) * | 2010-03-02 | 2016-06-30 | サン−ゴバン グラス フランス | 電気接続素子を備えた窓ガラス |
| DE102019132332B3 (de) * | 2019-11-28 | 2021-01-28 | Infineon Technologies Ag | Verfahren zum Herstellen eines Moduls, Lötkörper mit einem erhöhten Rand zum Herstellen eines Moduls und Verwenden des Lötkörpers zum Herstellen eines Leistungsmoduls |
| US11406919B2 (en) | 2017-02-24 | 2022-08-09 | Organo Corporation | Flocculation and sedimentation apparatus |
-
1991
- 1991-05-16 JP JP14093791A patent/JP2946837B2/ja not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016117638A (ja) * | 2010-03-02 | 2016-06-30 | サン−ゴバン グラス フランス | 電気接続素子を備えた窓ガラス |
| WO2014150643A1 (en) * | 2013-03-15 | 2014-09-25 | Materion Corporation | Gold containing die bond sheet preform spot-welded to a semiconductor bond site on a semiconductor package and corresponding manufacturing method |
| US8975176B2 (en) | 2013-03-15 | 2015-03-10 | Materion Corporation | Gold die bond sheet preform |
| CN105122436A (zh) * | 2013-03-15 | 2015-12-02 | 美题隆公司 | 点焊至在半导体封装件上的半导体接合区的含金的晶片接合片状预制体和相应的制造方法 |
| US11406919B2 (en) | 2017-02-24 | 2022-08-09 | Organo Corporation | Flocculation and sedimentation apparatus |
| DE102019132332B3 (de) * | 2019-11-28 | 2021-01-28 | Infineon Technologies Ag | Verfahren zum Herstellen eines Moduls, Lötkörper mit einem erhöhten Rand zum Herstellen eines Moduls und Verwenden des Lötkörpers zum Herstellen eines Leistungsmoduls |
| US11538694B2 (en) | 2019-11-28 | 2022-12-27 | Infineon Technologies Ag | Manufacturing a module with solder body having elevated edge |
| US11942335B2 (en) | 2019-11-28 | 2024-03-26 | Infineon Technologies Ag | Manufacturing a module with solder body having elevated edge |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2946837B2 (ja) | 1999-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6465158B1 (en) | Semiconductor wafer dividing method | |
| JP2003529521A (ja) | 小板ガラス板の製造方法及び小板ガラス板を製造するための半仕上げ製品としての大板ガラス板 | |
| JP2946837B2 (ja) | ダイボンディング用プリフォームの製造方法 | |
| JPH04342409A (ja) | 金属ウエハーの生産のためのプロセスとシリコンウエハーの使用 | |
| US3785892A (en) | Method of forming metallization backing for silicon wafer | |
| JP3305399B2 (ja) | 半導体装置の製造方法 | |
| JP2001253800A (ja) | 薄型サファイヤ基板 | |
| JP2673143B2 (ja) | マルチトラック薄膜磁気ヘッド用の上部コアの製造方法 | |
| JPS622767Y2 (ja) | ||
| JPH0458546A (ja) | 半導体ウェーハの切断方法 | |
| JPS6045011A (ja) | 半導体ウエ−ハ及びその製造方法 | |
| JPH1126337A (ja) | 貼り合わせ基板の作製方法 | |
| JP2542738B2 (ja) | リ―ドフレ―ムの製造方法 | |
| JPS5818928A (ja) | 半導体装置の製法 | |
| JPH08316174A (ja) | ガラス付き半導体ウエハの切断方法 | |
| JPH05326697A (ja) | 半導体装置の製造方法 | |
| JP2996998B2 (ja) | 半導体薄膜のレーザー溶融再結晶化方法 | |
| JP3220230B2 (ja) | 圧電バイモルフの製造方法 | |
| JP3050236B2 (ja) | ヒートシンク | |
| JPS6189012A (ja) | 基板切断方法 | |
| JP3326011B2 (ja) | サーマルヘッド用グレーズ基板の製造方法 | |
| JPH05343580A (ja) | リードフレーム | |
| JPS60100440A (ja) | 半導体薄片のろう付け方法 | |
| JPS5854652A (ja) | 半導体装置の製造方法 | |
| JPS6385096A (ja) | 単結晶薄膜の形成方法 |