JPS6243142A - 半導体装置及びその使用方法 - Google Patents
半導体装置及びその使用方法Info
- Publication number
- JPS6243142A JPS6243142A JP60182684A JP18268485A JPS6243142A JP S6243142 A JPS6243142 A JP S6243142A JP 60182684 A JP60182684 A JP 60182684A JP 18268485 A JP18268485 A JP 18268485A JP S6243142 A JPS6243142 A JP S6243142A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- semiconductor device
- alignment
- alignment mark
- mark forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、半導体装置及びその使用方法に関する。
従来、半導体装置は第５図に示す如く、略円形のウェハ
１の周側面の一部分にオリエンテーシ、ンフラ、トと称
せられる切欠面２を形成し７た形状を有している。而し
て、半導体装置１−０を構成する所定の素子は、切欠面
２に接触しない円形の領域３内に形成されている。この
たＷｒウェハ１の表面に対して素子形成有効領域がノｊ
・さい欠点があった。この欠点を解消するため：で切欠
面２を除去すると、写真蝕刻工程におけるマスク合せ時
に予備位置合せができなくなるＩ′ｉ：；題があった。
１の周側面の一部分にオリエンテーシ、ンフラ、トと称
せられる切欠面２を形成し７た形状を有している。而し
て、半導体装置１−０を構成する所定の素子は、切欠面
２に接触しない円形の領域３内に形成されている。この
たＷｒウェハ１の表面に対して素子形成有効領域がノｊ
・さい欠点があった。この欠点を解消するため：で切欠
面２を除去すると、写真蝕刻工程におけるマスク合せ時
に予備位置合せができなくなるＩ′ｉ：；題があった。
すなわち、従来の半導体装置！〜０は、次のようにして
マスク合せ時に位置合せを行っている。先ず、第６図に
示す如く、予備位置合せ台１１上にウェハ１を設置する
。この時ウェハ１は切欠面２がストッ／ヤー４及びセン
サ５に当接するように設置される０次いで、切欠面２に
回転ローラ６が当接し、ウニ／・１を所定角度分だけ回
転させる。ウエノ為１がこの回転操作によって所定の位
置にくるとセンサ５が切欠面２から離間し、ＯＦＦ信号
を発する。 ＯＦＦ信号に従って回転ローラ６が切欠面
２から離れると共に、回転ローラ６に対向する反対側の
ウエノ・１の周側面に押圧ローラ７が当接し、ウェハ１
の予備位置合せを完了する０次に、第７図に示す如く、
ウェハ１上に写真蝕刻を行うためのガラスマスク８を載
置する。次いで、ウエノＳ１上の２箇所に設けた合せマ
ーク９を基１１１ｋＫして顕微鏡１２を用いてマスク合
せを行う。つまり、プラスマスク８若しくはウエノ・１
を設置した台のｂずれかを縦方向Ｙ、横方向Ｘ１或は回
転方向Ｏに所定蓋だけ動かすことＫより、ガラスマスク
８とウェハ１の位置を夫々の／４ターンが対応するよう
にマスク合せを行う、しかしながら、従来の方法では装
置の機械的な制限から回転方向Ｏの位置修正は、±３°
程度しかできなかった。
マスク合せ時に位置合せを行っている。先ず、第６図に
示す如く、予備位置合せ台１１上にウェハ１を設置する
。この時ウェハ１は切欠面２がストッ／ヤー４及びセン
サ５に当接するように設置される０次いで、切欠面２に
回転ローラ６が当接し、ウニ／・１を所定角度分だけ回
転させる。ウエノ為１がこの回転操作によって所定の位
置にくるとセンサ５が切欠面２から離間し、ＯＦＦ信号
を発する。 ＯＦＦ信号に従って回転ローラ６が切欠面
２から離れると共に、回転ローラ６に対向する反対側の
ウエノ・１の周側面に押圧ローラ７が当接し、ウェハ１
の予備位置合せを完了する０次に、第７図に示す如く、
ウェハ１上に写真蝕刻を行うためのガラスマスク８を載
置する。次いで、ウエノＳ１上の２箇所に設けた合せマ
ーク９を基１１１ｋＫして顕微鏡１２を用いてマスク合
せを行う。つまり、プラスマスク８若しくはウエノ・１
を設置した台のｂずれかを縦方向Ｙ、横方向Ｘ１或は回
転方向Ｏに所定蓋だけ動かすことＫより、ガラスマスク
８とウェハ１の位置を夫々の／４ターンが対応するよう
にマスク合せを行う、しかしながら、従来の方法では装
置の機械的な制限から回転方向Ｏの位置修正は、±３°
程度しかできなかった。
このため予備位置合せを極めて正確にし々ければならな
い問題があった。
い問題があった。
本発明は、ウェハの形状を円形にして素子形成有効領域
の増大を達成した半導体装置及びマスク合せ時の位置合
せを容易に行うことができる半導体装置の使用方法を提
供することをその目的とするものである。
の増大を達成した半導体装置及びマスク合せ時の位置合
せを容易に行うことができる半導体装置の使用方法を提
供することをその目的とするものである。
本発明は、円板形のウェハの周辺領域を合せマーク形成
領域とし、この合せマーク形成領域に６数個の合せマー
クを設けたことにより、素子形成有効領域の増大を達成
した半導体装置である。
領域とし、この合せマーク形成領域に６数個の合せマー
クを設けたことにより、素子形成有効領域の増大を達成
した半導体装置である。
また、本発明は、円板形のウェハの周辺領域に橡数個の
合せマークを設けた半導体装Ｉ′ｉｔを位置合せ台上に
設置し、次いで、半導体装置上にプラスマスクを載置し
て、これら双方のパターンが対応する位置間になるよう
に合せマークを基準にして、半導体装置若しくはプラス
マスクの位置を移動させる工程を設けたことＫより、マ
スク合せ時の位置合せを容易に行うことができる半導体
装置の使用方法である。
合せマークを設けた半導体装Ｉ′ｉｔを位置合せ台上に
設置し、次いで、半導体装置上にプラスマスクを載置し
て、これら双方のパターンが対応する位置間になるよう
に合せマークを基準にして、半導体装置若しくはプラス
マスクの位置を移動させる工程を設けたことＫより、マ
スク合せ時の位置合せを容易に行うことができる半導体
装置の使用方法である。
以下、本発明の実施例について図面を参照して説明する
。第１図は、本発明の一実施例の平面図である。この半
導体装置すは、円板形のウェハ２）の周辺領域を合せマ
ーク形成領域２２とし、合せマーク形成領域２２にウェ
ハ２ノの中心に対して点対称の関係をなす合せマーク２
３を複数個形成したものである。
。第１図は、本発明の一実施例の平面図である。この半
導体装置すは、円板形のウェハ２）の周辺領域を合せマ
ーク形成領域２２とし、合せマーク形成領域２２にウェ
ハ２ノの中心に対して点対称の関係をなす合せマーク２
３を複数個形成したものである。
このように構成された半導体装置すは、オリエンテーシ
ョンフラットと称せられる切欠面がウェハ２）の周側面
部に形成されておらず、ウェハ２）全体が円形をなして
いるので、素子形成有効領域を増大してウェハ２）の小
型化を達成することができる。
ョンフラットと称せられる切欠面がウェハ２）の周側面
部に形成されておらず、ウェハ２）全体が円形をなして
いるので、素子形成有効領域を増大してウェハ２）の小
型化を達成することができる。
なお、本発明の他の実施例として第２図に示す如く、合
せマーク形成領域２２を可能な限りウェハ２）の中心に
向って拡大し、その拡大した分だけ合せマーク２４を細
長く形成したもの２σとしても良い。
せマーク形成領域２２を可能な限りウェハ２）の中心に
向って拡大し、その拡大した分だけ合せマーク２４を細
長く形成したもの２σとしても良い。
次に１本発明方法について説明する。
本発明方法は上述の本発明に係る半導体装置りを使用す
る。先ず、半導体装置１ノを第３図に示す如く、予備位
置合せ台２５上に設［Ｊする。このとき、半導体装置り
の周側面を任意の設置位置の状態で予備位置合せ台２５
上のス）、／＃−２６に当接し、これに対向する周側面
部分に押圧ローラ２７を当接することにより半導体装置
２０の固定を行う。
る。先ず、半導体装置１ノを第３図に示す如く、予備位
置合せ台２５上に設［Ｊする。このとき、半導体装置り
の周側面を任意の設置位置の状態で予備位置合せ台２５
上のス）、／＃−２６に当接し、これに対向する周側面
部分に押圧ローラ２７を当接することにより半導体装置
２０の固定を行う。
次いで、第４図に示す如く、半導体装＄２０上にガラス
マスク２８を載置する０次いで、図示しない顕微鏡によ
り合せマーク２３を基準点として観察しながら、半導体
装置２０を固定した台若しくはガラスマスク２８を縦方
向Ｙ％横方向Ｘ或は回転方向Ｏに所定量だけ移動させ、
半導体装着？−９及びガラスマスク２８に形成された／
４ターンの夫々が互に対応した配置になるようにする。
マスク２８を載置する０次いで、図示しない顕微鏡によ
り合せマーク２３を基準点として観察しながら、半導体
装置２０を固定した台若しくはガラスマスク２８を縦方
向Ｙ％横方向Ｘ或は回転方向Ｏに所定量だけ移動させ、
半導体装着？−９及びガラスマスク２８に形成された／
４ターンの夫々が互に対応した配置になるようにする。
このようにこの半導体装置の使用方法によれば、合せマ
ーク２３が合せマスク形成領域２２に複数個形成されて
いるので、少なくともその各々について既存の装置で±
３０の回転方向の位置修正を行うことができる。すなわ
ち、合せマーク２３は合せマーク形成領域２２に所望の
数だけ形成できるので、その数が多い程回転方向０の位
置修正が容易となり、理論上回転方向０の位置修正を無
制限に行うことができる。その結果、予備位置合せに高
い精ＩＷが要求されず、マスク合せ操作を極めて容易に
行うことができる。
ーク２３が合せマスク形成領域２２に複数個形成されて
いるので、少なくともその各々について既存の装置で±
３０の回転方向の位置修正を行うことができる。すなわ
ち、合せマーク２３は合せマーク形成領域２２に所望の
数だけ形成できるので、その数が多い程回転方向０の位
置修正が容易となり、理論上回転方向０の位置修正を無
制限に行うことができる。その結果、予備位置合せに高
い精ＩＷが要求されず、マスク合せ操作を極めて容易に
行うことができる。
以上説明した如く、本発明に係る半導体装置によれば、
ウェハの形状を完全な円形にして素子形成有効領域を増
大させることができるものである。
ウェハの形状を完全な円形にして素子形成有効領域を増
大させることができるものである。
また、本発明に係る半導体装置の使用方法によれば、マ
スク合せ時の位置合せを容易に行うことができるもので
ある。
スク合せ時の位置合せを容易に行うことができるもので
ある。
第１図は、本発明の一実施例の平面図、第２図は、本発
明の他の実施例の平面図、第３図及び第４図は、本発明
方法の説明図、第５図は、従来の半導体装置の平面図、
第６図及び第７図は、従来の半導体装置のマスク合せ方
法を示す説明図である。 ｚｏ、ｚｄ−・・半導体装置、２）・・・ウェハ、２２
・・・合せマーク形成領域、２３．２４・・・合せマー
ク、２５・・・予備位置合せ台、２６・・・ス）、／母
−１２７・・・押圧ローラ、２８・・・プラスマスク。 出願人代理人 弁理士 鈴 江 武 彦第１図
第２図 ｆｓ３図 第４図 第５図 ′６Ｓ ６ 図 Ｘ； 第７図 ７７分１１ ／７・′
明の他の実施例の平面図、第３図及び第４図は、本発明
方法の説明図、第５図は、従来の半導体装置の平面図、
第６図及び第７図は、従来の半導体装置のマスク合せ方
法を示す説明図である。 ｚｏ、ｚｄ−・・半導体装置、２）・・・ウェハ、２２
・・・合せマーク形成領域、２３．２４・・・合せマー
ク、２５・・・予備位置合せ台、２６・・・ス）、／母
−１２７・・・押圧ローラ、２８・・・プラスマスク。 出願人代理人 弁理士 鈴 江 武 彦第１図
第２図 ｆｓ３図 第４図 第５図 ′６Ｓ ６ 図 Ｘ； 第７図 ７７分１１ ／７・′
Claims (2)
- （１）円板形のウェハの周辺領域を合せマーク形成領域
とし、該合せマーク形成領域に前記ウェハの中心に対し
て点対称の関係をなす複数の合せマークを設けたことを
特徴とする半導体装置。 - （２）円板形のウェハの周辺領域を合せマーク形成領域
とし、該合せマーク形成領域に前記ウェハの中心に対し
て点対称の関係をなす複数の合せマークを設けた半導体
装置を位置合せ台上に設置し、次いで、該半導体装置上
にガラスマスクを載置し、前記合せマークを基準にして
該ガラスマスクのパターンと前記半導体装置のパターン
とが対応した配置になるように前記半導体装置若しくは
該ガラスマスクの位置を移動させることを特徴とする半
導体装置の使用方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60182684A JPS6243142A (ja) | 1985-08-20 | 1985-08-20 | 半導体装置及びその使用方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60182684A JPS6243142A (ja) | 1985-08-20 | 1985-08-20 | 半導体装置及びその使用方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6243142A true JPS6243142A (ja) | 1987-02-25 |
Family
ID=16122624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60182684A Pending JPS6243142A (ja) | 1985-08-20 | 1985-08-20 | 半導体装置及びその使用方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6243142A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63273319A (ja) * | 1987-04-30 | 1988-11-10 | Nec Corp | 半導体装置の製造方法 |
| US5876819A (en) * | 1995-02-17 | 1999-03-02 | Mitsubishi Denki Kabushiki Kaisha | Crystal orientation detectable semiconductor substrate, and methods of manufacturing and using the same |
| CN108568915A (zh) * | 2017-03-09 | 2018-09-25 | 株式会社迪思科 | 切削刀具和安装凸缘 |
-
1985
- 1985-08-20 JP JP60182684A patent/JPS6243142A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63273319A (ja) * | 1987-04-30 | 1988-11-10 | Nec Corp | 半導体装置の製造方法 |
| JPH0546087B2 (ja) * | 1987-04-30 | 1993-07-13 | Nippon Electric Co | |
| US5876819A (en) * | 1995-02-17 | 1999-03-02 | Mitsubishi Denki Kabushiki Kaisha | Crystal orientation detectable semiconductor substrate, and methods of manufacturing and using the same |
| CN108568915A (zh) * | 2017-03-09 | 2018-09-25 | 株式会社迪思科 | 切削刀具和安装凸缘 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6243142A (ja) | 半導体装置及びその使用方法 | |
| US6544859B2 (en) | Semiconductor processing methods and structures for determining alignment during semiconductor wafer processing | |
| JP3913300B2 (ja) | 半導体集積回路 | |
| JPH0387013A (ja) | 半導体装置の製造方法 | |
| JPH0338835Y2 (ja) | ||
| JPS5931852B2 (ja) | フォトレジスト露光用マスク | |
| JP3176155B2 (ja) | 誘電体分離ウェーハのマスク合わせパターン | |
| JPH0555111A (ja) | 半導体装置の製造方法 | |
| JPS61152008A (ja) | ウエハ | |
| JPS5932893B2 (ja) | 特殊基準マ−クを用いたマスクのアライメント方法 | |
| JPH01228128A (ja) | 位置合わせ方法 | |
| JPH0399453A (ja) | 半導体集積回路用スクライブデータ | |
| JPS59231815A (ja) | 半導体装置の製造方法 | |
| JPS60224224A (ja) | マスクアライメント方法 | |
| JPS60119709A (ja) | 円形半導体ウエハ− | |
| JPS61241919A (ja) | 位置決めマ−クの形状 | |
| JPS58173832A (ja) | ウエ−ハアラインメント方法 | |
| JPS58196682A (ja) | 磁気バブルメモリ素子及びその製造方法 | |
| JPH04148529A (ja) | 半導体ウエハとフォトマスクとの位置合せ方法 | |
| JPH02260518A (ja) | アライメントパターン | |
| JPH0494522A (ja) | アライメイト・マーク構造 | |
| JPH02224218A (ja) | 半導体装置用基板 | |
| JPS6030135A (ja) | 位置合わせチェックパタ−ン | |
| JPH03268415A (ja) | 半導体装置の製造方法 | |
| JPH01205527A (ja) | 投影露光方法 |