JPH01228128A - 位置合わせ方法 - Google Patents
位置合わせ方法Info
- Publication number
- JPH01228128A JPH01228128A JP63053589A JP5358988A JPH01228128A JP H01228128 A JPH01228128 A JP H01228128A JP 63053589 A JP63053589 A JP 63053589A JP 5358988 A JP5358988 A JP 5358988A JP H01228128 A JPH01228128 A JP H01228128A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- alignment
- underneath
- patterns
- aligned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000007689 inspection Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 241000257465 Echinoidea Species 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000011295 pitch Substances 0.000 description 1
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体ウェハ等の下地に対してフォトレジスト
やフォトマスクを位置合わせするための位置合わせ方法
に関する。
やフォトマスクを位置合わせするための位置合わせ方法
に関する。
（従来の技術〕
従来、半導体装置の製造工程で利用されるフォトリソグ
ラフィ技術においては、半導体ウェハ等の下地上に形成
したフォトレジストのパターンが正しく位置合わせされ
ているか否かを検査する必要がある。従来、この位置合
わせ検査方法としては、第４図又は第５図に示す方法が
提案されている。
ラフィ技術においては、半導体ウェハ等の下地上に形成
したフォトレジストのパターンが正しく位置合わせされ
ているか否かを検査する必要がある。従来、この位置合
わせ検査方法としては、第４図又は第５図に示す方法が
提案されている。
第４図の方法は、下地及びフォトレジストの各位置合わ
せパターン２１．２２を夫々大きさの異なる正方形に形
成し、両者を重ねたときに、小さい側のパターンの周囲
に生じる大きい側のパターンとの隙間から両者のずれ量
を推測しながら読み取っている。
せパターン２１．２２を夫々大きさの異なる正方形に形
成し、両者を重ねたときに、小さい側のパターンの周囲
に生じる大きい側のパターンとの隙間から両者のずれ量
を推測しながら読み取っている。
第５図の方法は、下地及びフォトレジストの夫々のパタ
ーン３１．３２をピッチの異なるバーパターン（ノギス
パターン）に形成し、両者が重なるバーパターンを観察
することにより両者のずれ量を読み取っている。
ーン３１．３２をピッチの異なるバーパターン（ノギス
パターン）に形成し、両者が重なるバーパターンを観察
することにより両者のずれ量を読み取っている。
上述した従来の位置合わせ検査方法は、いずれも下地と
フォトレジストの各位置合わせパターンの辺部の間隙を
利用して位置合わせずれ量を読み取っている。このため
、例えば下地がウェハ表面に成長させたエピタキシャル
層のような場合には、下地パターンがぼけてしまい、フ
ォトレジストのパターンとの辺部の対比が不鮮明となり
、正確にずれ量を読み取ることができないという問題が
ある。
フォトレジストの各位置合わせパターンの辺部の間隙を
利用して位置合わせずれ量を読み取っている。このため
、例えば下地がウェハ表面に成長させたエピタキシャル
層のような場合には、下地パターンがぼけてしまい、フ
ォトレジストのパターンとの辺部の対比が不鮮明となり
、正確にずれ量を読み取ることができないという問題が
ある。
本発明は位置合わせパターンのずれ量を比較的正確に読
み取って両パターンの位置合わせを行う位置合わせ方法
を提供することを目的としている。
み取って両パターンの位置合わせを行う位置合わせ方法
を提供することを目的としている。
本発明の位置合わせ方法は、半導体ウニへ等の下地に設
ける位置合わせパターンを真円形とし、この下地に対し
て位置合わせするフォトレジストやフォトマスク等に設
ける位置合わせパターンをそれよりも小径の真円形とし
、両者の位置合わせパターンを同心円状態となるように
、ないしは小径のパターン内に大径のパターンの中心が
含まれるように位置合わせする。
ける位置合わせパターンを真円形とし、この下地に対し
て位置合わせするフォトレジストやフォトマスク等に設
ける位置合わせパターンをそれよりも小径の真円形とし
、両者の位置合わせパターンを同心円状態となるように
、ないしは小径のパターン内に大径のパターンの中心が
含まれるように位置合わせする。
〔作用〕
上述した方法では、下地のパターンが真円形であること
から、下地のパターンがぼけた場合でもその中心ないし
は輪郭を推測でき、かつ位置合わせするパターンも真円
形であることから両者の相対的な位置関係を容易に判断
することができる。
から、下地のパターンがぼけた場合でもその中心ないし
は輪郭を推測でき、かつ位置合わせするパターンも真円
形であることから両者の相対的な位置関係を容易に判断
することができる。
次に、本発明を図面を参照して説明する。
第１図は本発明の一実施例を示す図である。図示のよう
に、本発明では下地の位置合わせパターンを比較的に大
きな径の真円１としている。また、これに位置合わせさ
れるフォトレジストの位置合わせパターンは、比較的に
小さな径の真円２としている。
に、本発明では下地の位置合わせパターンを比較的に大
きな径の真円１としている。また、これに位置合わせさ
れるフォトレジストの位置合わせパターンは、比較的に
小さな径の真円２としている。
そして、これらの位置合わせパターン１，２を用いた位
置合わせにおいては、第２図（ａ）のように両パターン
の中心が一致した状態が下地とフォトレジストとが正確
に位置合わせされた状態である。そして、第２図（ｂ）
のように、両パターン１． ２の中心がずれてていると
きには、下地とフォトレジストとに位置ずれが生じてお
り、そのずれ量は両パターンの中心の位置ずれ量となる
。
置合わせにおいては、第２図（ａ）のように両パターン
の中心が一致した状態が下地とフォトレジストとが正確
に位置合わせされた状態である。そして、第２図（ｂ）
のように、両パターン１． ２の中心がずれてていると
きには、下地とフォトレジストとに位置ずれが生じてお
り、そのずれ量は両パターンの中心の位置ずれ量となる
。
更に、第２図（Ｃ）のように、パターン２がパターン１
の中心から完全に外れている状態では、下地とフォトレ
ジストとの位置ずれが極めて大きい状態である。
の中心から完全に外れている状態では、下地とフォトレ
ジストとの位置ずれが極めて大きい状態である。
したがって、この検査方法では、例えば下地がエピタキ
シャル層のように位置合わせパターンがぼけた場合でも
、そのパターン１は真円であるために、その中心位置の
推測は極めて容易であり、したがってフォトレジストの
パターン２との位置合わせ状態を容易に把握することが
できる。
シャル層のように位置合わせパターンがぼけた場合でも
、そのパターン１は真円であるために、その中心位置の
推測は極めて容易であり、したがってフォトレジストの
パターン２との位置合わせ状態を容易に把握することが
できる。
また、フォトレジストの位置合わせパターン２の半径を
、位置ずれが許容できる寸法に設定しておけば、下地に
対するフォトレジストの位置合わせの適否を、パターン
２がパターン１の中心位置を含むか否かで容易に判断す
ることができる。即ち、第２図（ａ）はもとより、第２
図（ｂ）の状態では位置合わせが適であり、第２図（Ｃ
）の状態では不適であることを容易に判断できる。
、位置ずれが許容できる寸法に設定しておけば、下地に
対するフォトレジストの位置合わせの適否を、パターン
２がパターン１の中心位置を含むか否かで容易に判断す
ることができる。即ち、第２図（ａ）はもとより、第２
図（ｂ）の状態では位置合わせが適であり、第２図（Ｃ
）の状態では不適であることを容易に判断できる。
第３図は本発明の他の実施例であり、ここでは下地とフ
ォトマスクとの間で位置合わせ、即ちアライメントを行
う例を示している。
ォトマスクとの間で位置合わせ、即ちアライメントを行
う例を示している。
図において、１１は真円形をした下地基板の位置合わせ
パターンであり、１２は同様に真円形をしたフォトマス
クの位置合わせパターンである。
パターンであり、１２は同様に真円形をしたフォトマス
クの位置合わせパターンである。
そしてここでは、パターン１１に対してパターン１２の
半径を多少小さめに設定し、フォトマスク位置決め時の
顕微鏡の視野内において両パターン１１．１２が同心円
となるようにアライメントを行うことにより、両者の位
置合わせを行っている。
半径を多少小さめに設定し、フォトマスク位置決め時の
顕微鏡の視野内において両パターン１１．１２が同心円
となるようにアライメントを行うことにより、両者の位
置合わせを行っている。
この方法においては、下地パターン１１が不鮮明であっ
ても、真円形であることからフォトマスクパターン１２
の周囲に見える下地パターン１１の輪郭を容易に推測で
き、両者の同心円関係を観察することにより、略正確な
位置合わせが実現できる。
ても、真円形であることからフォトマスクパターン１２
の周囲に見える下地パターン１１の輪郭を容易に推測で
き、両者の同心円関係を観察することにより、略正確な
位置合わせが実現できる。
以上説明したように本発明は、下地のパターン及び位置
合わせされるパターンが夫々真円形であることから、下
地のパターンがぼけた場合でもその中心ないしは輪郭を
推測でき、両者の相対的な位置関係を容易に判断して高
精度の位置合わせを行うことができる効果がある。
合わせされるパターンが夫々真円形であることから、下
地のパターンがぼけた場合でもその中心ないしは輪郭を
推測でき、両者の相対的な位置関係を容易に判断して高
精度の位置合わせを行うことができる効果がある。
第１図は本発明の一実施例における位置合わせパターン
の図、第２図（ａ）乃至（Ｃ）は第１図のパターンによ
る位置合わせ状態を示す図、第３図は本発明の他の実施
例における位置合わせパターンの図、第４図及び第５図
は夫々異なる従来の位置合わせパターンの図である。 １．１１，２１．３１・・・下地パターン、２．２２゜
３２・・・フォトレジストパターン、１２・・・フォト
マスクパターン。 第１図 第２図 （ａ） （ｂ） （Ｃ） 第３図
の図、第２図（ａ）乃至（Ｃ）は第１図のパターンによ
る位置合わせ状態を示す図、第３図は本発明の他の実施
例における位置合わせパターンの図、第４図及び第５図
は夫々異なる従来の位置合わせパターンの図である。 １．１１，２１．３１・・・下地パターン、２．２２゜
３２・・・フォトレジストパターン、１２・・・フォト
マスクパターン。 第１図 第２図 （ａ） （ｂ） （Ｃ） 第３図
Claims (1)
- １、半導体ウェハ等の下地に設ける位置合わせパターン
を真円形とし、この下地に対して位置合わせするフォト
レジストやフォトマスク等に設ける位置合わせパターン
をそれよりも小径の真円形とし、両者の位置合わせパタ
ーンを同心円状態となるように、ないしは小径のパター
ン内に大径のパターンの中心が含まれるように位置合わ
せすることを特徴とする位置合わせ方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63053589A JPH01228128A (ja) | 1988-03-09 | 1988-03-09 | 位置合わせ方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63053589A JPH01228128A (ja) | 1988-03-09 | 1988-03-09 | 位置合わせ方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01228128A true JPH01228128A (ja) | 1989-09-12 |
Family
ID=12947052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63053589A Pending JPH01228128A (ja) | 1988-03-09 | 1988-03-09 | 位置合わせ方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01228128A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100801665B1 (ko) * | 2006-12-24 | 2008-02-11 | 한국생산기술연구원 | 얼라인 마크 인식 머신 비전 시스템 및 얼라인 마크 인식방법 |
| KR100904732B1 (ko) * | 2007-10-26 | 2009-06-26 | 주식회사 하이닉스반도체 | 오정렬 가늠 마크를 이용한 정렬도 측정 방법 |
-
1988
- 1988-03-09 JP JP63053589A patent/JPH01228128A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100801665B1 (ko) * | 2006-12-24 | 2008-02-11 | 한국생산기술연구원 | 얼라인 마크 인식 머신 비전 시스템 및 얼라인 마크 인식방법 |
| KR100904732B1 (ko) * | 2007-10-26 | 2009-06-26 | 주식회사 하이닉스반도체 | 오정렬 가늠 마크를 이용한 정렬도 측정 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4423127A (en) | Method of manufacturing a semiconductor device | |
| JPH0444307A (ja) | 半導体装置の製造方法 | |
| JPH01228128A (ja) | 位置合わせ方法 | |
| US20010051441A1 (en) | Semiconductor processing methods and structures for determining alignment during semiconductor wafer processing | |
| JPH02260518A (ja) | アライメントパターン | |
| JPS61177725A (ja) | マスク合わせ精度目視判定用パタ−ン | |
| JP2513540Y2 (ja) | アライメント測定装置 | |
| KR100376889B1 (ko) | 오버레이버어니어구조및그형성방법 | |
| JPS588132B2 (ja) | 集積回路製造方法 | |
| KR100192171B1 (ko) | 반도체 소자의 오버레이 버어니어와 그것의 형성방법 및 검사방법 | |
| KR20040059251A (ko) | 하나의 레이어에 다수의 박스형 마크를 갖는 중첩측정용정렬마크 | |
| JPH05175093A (ja) | ウエハ内位置表示を付したチップの製造方法 | |
| JPS59108318A (ja) | １チツプレテイクルマスクの検査方法 | |
| JPS6143424A (ja) | 高精度の位置合せ方法 | |
| JPH03276740A (ja) | 半導体装置の検査方法 | |
| JPS63311798A (ja) | 位置合せマ−ク | |
| JPS6111461B2 (ja) | ||
| JPS6243142A (ja) | 半導体装置及びその使用方法 | |
| JPH08321532A (ja) | 合わせマークの位置ずれ検査方法 | |
| JP2530950Y2 (ja) | 基板のアライメントパターン | |
| JPH04177348A (ja) | 縮小投影露光装置用レチクル | |
| JPH05234840A (ja) | 半導体集積回路装置 | |
| JPH02174110A (ja) | 露光方法 | |
| JPS62279652A (ja) | 単結晶基板 | |
| JPH02224318A (ja) | 半導体製造工程における位置合せ方法 |