JPS6143424A - 高精度の位置合せ方法 - Google Patents

高精度の位置合せ方法

Info

Publication number
JPS6143424A
JPS6143424A JP59164960A JP16496084A JPS6143424A JP S6143424 A JPS6143424 A JP S6143424A JP 59164960 A JP59164960 A JP 59164960A JP 16496084 A JP16496084 A JP 16496084A JP S6143424 A JPS6143424 A JP S6143424A
Authority
JP
Japan
Prior art keywords
pattern
alignment
mask
wafer
center line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59164960A
Other languages
English (en)
Inventor
Masanori Hiroki
尋木 正紀
Takeshi Kajimoto
梶本 毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59164960A priority Critical patent/JPS6143424A/ja
Publication of JPS6143424A publication Critical patent/JPS6143424A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は半導体集積回路装置の製造工程において高精度
の位置合せを可能とする位置合せ方法に関し、特に、マ
スク上のパターンをウニノ)に転写する際の高精度の位
置合せ技術に関する。
〔背景技術〕
高精度の位置合せは半導体集積回路装置の製造工程にお
いて重要な技術である。
例えば、ホトレジストを塗布したウェハを台上に固定し
、所定のマスクパターンをすでに焼き付けられているパ
ターンに重ね合せ、紫外線で露光したりするとぎにマス
クずれがあるとぎは不良品を多数出現することになる。
近時は、パターンが増々微細化され、それに伴ない合せ
精度の向上がより一層叫ばれ、半導体集積回路装置の製
造において高精度の位置合せは不可欠である。
第1図に、n形シリコンウエノS1に、同図tll〜口
に示す各マスクを位置合せして、先ず、同図jlJに示
すようにp″″″ウエル2成し、次いで同図III)に
示すようにp 領域3を形成して、同図器に示すように
n+領域4を形成して、同図(IV)に示すように、マ
スク上のパターンを、ウニノーに転写する様子を示した
。尚、第1図II+において、5はマスクとウェハとの
位置合せのためのマスク位置合せパターンである。
ところで、マスク位置合せパターンは、第2図に示すよ
うに、正方形のウェハ上の位置合せパターン6内に、同
様に正方形のマスク位置合せパターン7を合わせ、同図
に示す各パターン6.7のエツジとの間隔a(2カ所)
をもって、マスクとウェハとの位置合せを行っていた。
この場合、マスクの上記パターン70線幅や下地である
ウェハの上記パターン6の線幅の仕上り状態により、間
隔aが大きくなった°り小さくなったりする。例えばa
が1μm以下になったりすると、間隔aを確認すること
が出来なかったり、逆にaが太きすぎたりすると合せ精
度が悪くなったりして、合せ誤差に太いなるくるいを生
じる。
すなわち、各パターンの線幅により合せ精度が著しく左
右されてしまうという欠点がある。
また、第2図ではウニへの位置合せパターン6の方が大
きな正四角形である場合を示したが、逆にマスクの位置
合せパターン7の方がウェハの位置合せパターン6より
も大となる場合がある。この場合にはマスクとウェハと
の位置合せも不可能になる。
なお、上述の問題を解決しようとしたものに、たとえば
、特開昭55−29114号公報に示される技術がある
〔発明の目的〕
本発明の目的は、かかる位置合せパターンにおいて、下
地のパターンの線幅やマスクのパターンの線幅に依らな
いで、高精度に位置合せを行える技術を提供することに
ある。
本発明の前記ならびにそのほかの目的と新規なIF!i
g1.は、本明細書の記述および添付図面からあきらか
になるであろう。
〔発明の概要〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。すなわち、
相互の位置合せパターンが線上で重なるように位置合せ
するようにして合せ誤差の小さい位置合せを行うもので
ある。
〔実施例〕
以下、本発明の実施例を第3図〜第4図に基づいて説明
する。
ウェハに、第3図に示すような十字形状のウェハ位置合
せパターン8をパターニングしておき、また、マスクに
、同図に示すような先端が角張った長方形の4つのパタ
ーン部9A〜9Dより成るマスク位置合せパターン9を
パターニングしておく。これらパターニングにおいては
、第3図に示すように、レイアウト上では1層目のウェ
ハ位置合せパターン8と2層目のマスク位置合せパター
ン9とがインラインになるようにしておく。
1層目のウェハ位置合せパターン8に対し、2層目のマ
スク合せを行なうときには、ウェハ位置合せパターン8
の中心線と、これと向い合ったマスク位置合せパターン
9の各パターン部9八〜9Dの中心線とが一致するよう
にする。
これら位置合せパターン8,9は細くすればする程、そ
の中心線を検出することが容易であり、各パターンの中
心線はその仕上り寸法に関係しない。すなわち、太い線
幅のパターン幅であっても中心線は中心線であり、細く
すればする程中心°線がパターンそのものでもある。
第4図は本発明の位置合せパターンを適用したウェハと
マスクとを図示したもので、第49囚にて、10はウェ
ハで、ウェハ1o中の8は位置合せパターンであり、十
字形状の細線で構成しである。また、第4図[Blにて
、11はマスクで、マスク11中の9はマスク位置合せ
パターンで、各パターン部9A〜9Dは前記ウェハ位置
合せパターンと同様に細線で形成しである。
〔効 果〕
(1)第3図に示すように、位置合せパターンが形成さ
れ、各パターンの中心線を一致するように位置合せをす
ればよいので、極めて簡単に位置合せでき、かつ中心線
はパターンの線幅によらないので、仮にパターンの線幅
が異なってもその中心線さえ合わせればよい。したがっ
て、合せ誤差は0であり、高精度の位置合せが可能とな
った。
本発明にお′いて、細いパターンを形成し、中心線の検
出をより一層簡単にし、細いパターンの中心線を2層間
で向い合せ、中心線を一致させる方法でマスク合せを行
うことにより、一層高精度のマスク合せが可能である。
(2)マスク合せ精度が上記のとと(格段に向上した。
これにより、マスクずれによる不良が低減し、マスクず
れによる再生の必要性などが激減し、半導体素子製造に
おける前工程の歩留がアップし、製品の歩會同上に寄与
するところ大なるものがある。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
〔利用分野〕
本発明はマスクとウェハとの位置合せにとどまらず、半
導体集積回路装置全般に適用でき、マスクアライメ、ン
トを行う当該装置に適用して有用である。
その他、位置合せを行う製品、工程にも適用でき、例え
ばマスクを露光装置などに装着する際の合せなどにも応
用することができる。
【図面の簡単な説明】
第1図はウェハ上にマスクパターンを転写する態度を示
す説明図、 第2図は従来例の平面図、 ある。 1・・・ウェハ、2・・・p−フェル、3・・・p”t
Jjtta、4・・・n+領領域5・・・マスク位置合
せノ(ターン、6・・・ウェハ位置合せパターン、7・
・・マスク位置合せパターン、8・・・ウニノー位置合
せパターン、9A。 9B・・・バター7都、9・・・マスク位置合セックタ
ーン、10・・・ウェハ、11・・・マスク。 代理人  弁理士  高 橋  明 失策  1  図 第   3  図 第  4  図

Claims (1)

  1. 【特許請求の範囲】 1、半導体集積回路装置の製造工程において、マスクと
    ウェハとを位置合せしてマスクのパターンをウエハへ転
    写する場合など2種類の物の位置合せを、各々の物にパ
    ターニングされた位置合せパターンにより行う方法にお
    いて、一の位置合せパターンと他の位置合せパターンと
    が線上で重なるように位置合せを行うことを特徴とする
    位置合せ方法。 2、特許請求の範囲第1項の位置合せ方法において、一
    の位置合せパターンの中心線と他の位置合せパターンの
    中心線とが一致するように位置合せを行うことを特徴と
    する、特許請求の範囲第1項記載の位置合せ方法。
JP59164960A 1984-08-08 1984-08-08 高精度の位置合せ方法 Pending JPS6143424A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59164960A JPS6143424A (ja) 1984-08-08 1984-08-08 高精度の位置合せ方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59164960A JPS6143424A (ja) 1984-08-08 1984-08-08 高精度の位置合せ方法

Publications (1)

Publication Number Publication Date
JPS6143424A true JPS6143424A (ja) 1986-03-03

Family

ID=15803133

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59164960A Pending JPS6143424A (ja) 1984-08-08 1984-08-08 高精度の位置合せ方法

Country Status (1)

Country Link
JP (1) JPS6143424A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0366116A (ja) * 1989-07-31 1991-03-20 American Teleph & Telegr Co <Att> 集積回路形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0366116A (ja) * 1989-07-31 1991-03-20 American Teleph & Telegr Co <Att> 集積回路形成方法

Similar Documents

Publication Publication Date Title
EP0061536B1 (en) Method of manufacturing a semiconductor device having improved alignment marks and alignment marks for said method
JPS6442128A (en) Semiconductor substrate with alignment mark formed thereon
US5837404A (en) Fabrication of zero layer mask
JPS5968928A (ja) 半導体装置の製造方法
JPS6143424A (ja) 高精度の位置合せ方法
JPH0276214A (ja) ホトリソグラフィー工程におけるガラスマスク
JPH1195407A (ja) フォトマスク
JPS588132B2 (ja) 集積回路製造方法
JPS63275115A (ja) 半導体装置のパタ−ン形成方法
JPH0547621A (ja) 半導体製造プロセスにおけるマスク合わせ方法
JP2764925B2 (ja) 半導体装置の製造方法
JPS6334266Y2 (ja)
JPS63311798A (ja) 位置合せマ−ク
KR100605786B1 (ko) 반도체소자의 노광방법
CN118444534A (zh) 一种提高手动光刻机套刻效率的对准方法
JPS60224227A (ja) レジスト膜のパタ−ン形成方法
JPS6077421A (ja) 位置合わせ方法
JPH0196655A (ja) ガラスマスク
JPS63263721A (ja) マスクアライメント方法
JPH08220481A (ja) 映像投影用レチクル及び投影映像の位置合わせ方法
JPS6245111A (ja) ウエハおよびそれを用いた半導体装置
JPS63179353A (ja) 高精度マスクの製造方法
JPS6045251A (ja) 磁気バブルメモリ素子用フオトマスク
JPH04263446A (ja) Tab用テープキャリア
JPH04254909A (ja) 薄膜装置の製造方法