JP5315913B2 - 積層半導体装置の製造方法 - Google Patents
積層半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5315913B2 JP5315913B2 JP2008264351A JP2008264351A JP5315913B2 JP 5315913 B2 JP5315913 B2 JP 5315913B2 JP 2008264351 A JP2008264351 A JP 2008264351A JP 2008264351 A JP2008264351 A JP 2008264351A JP 5315913 B2 JP5315913 B2 JP 5315913B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor substrate
- bonding
- thinning
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
Landscapes
- Wire Bonding (AREA)
Description
Claims (11)
- 二つの半導体基板を積層して接合することにより積層半導体装置を製造する方法であって、
前記二つの半導体基板をそれぞれ識別する識別指標を前記二つの半導体基板にそれぞれ配する指標配置段階と、
前記二つの半導体基板を互いに接合する接合段階とを有し、
前記指標配置段階では、前記接合段階で接合された前記二つの半導体基板の前記識別指標のうち少なくとも一つの前記識別指標が露出するように、前記二つの半導体基板にそれぞれ前記識別指標を配し、
前記接合段階の後に露出した前記識別指標に対応付けて、前記積層半導体装置に関する情報を管理する情報管理段階をさらに有し、
前記指標配置段階は、前記二つの半導体基板の前記識別指標のうち少なくとも一つの前記識別指標が前記接合段階の後に露出するように、前記接合段階に先立って前記二つの半導体基板にそれぞれ前記識別指標を配し、
前記接合段階は、前記識別指標が配された他の半導体基板を前記二つの半導体基板のいずれかに接合する段階を含み、
前記指標配置段階では、複数の前記半導体基板の前記識別指標のうち少なくとも一つの前記識別指標がいずれかの前記接合段階の後に露出するように前記複数の半導体基板にそれぞれ前記識別指標を配し、
前記指標配置段階では、いずれの前記接合段階の後にも露出する面を有する一の前記半導体基板の当該面に前記識別指標を配する積層半導体装置の製造方法。 - 前記接合段階の後に、少なくとも一つの前記半導体基板の露出している面を薄化する薄化段階を有し、
前記指標配置段階では、前記情報管理段階で管理される情報に対応する前記識別指標を、前記薄化段階で薄化されない前記半導体基板の露出した面に配する請求項1に記載の積層半導体装置の製造方法。 - 前記接合段階の後に、露出している面を有する少なくとも一つの前記半導体基板の当該面を薄化する薄化段階を有し、
前記薄化段階では、前記半導体基板のうち前記情報管理段階で管理される情報に対応する前記識別指標が付されていない前記半導体基板の前記面を薄化する請求項1に記載の積層半導体装置の製造方法。 - 前記接合段階の後に、少なくとも一つの前記半導体基板の露出している面を薄化する薄化段階と、
前記情報管理段階で用いられた前記識別指標が前記薄化段階で除去された場合、その前記識別指標が有する識別情報に関連付けられた識別指標を少なくとも一つの前記半導体基板の露出面に付し直す指標再配置段階とを有する請求項1に記載の積層半導体装置の製造方法。 - 前記接合段階の後に、露出している面を有する少なくとも一つの前記半導体基板の当該面を薄化する薄化段階をさらに有し、
前記指標配置段階では、前記薄化段階の後にもいずれかの前記識別指標が露出するように前記識別指標を前記半導体基板の少なくとも一つに配する請求項1に記載の積層半導体装置の製造方法。 - 前記接合段階の後に、露出している面を有する少なくとも一つの前記半導体基板の当該面を薄化する薄化段階を有し、
前記薄化段階では、前記半導体基板のうち前記識別指標が露出していない前記半導体基板の前記面を薄化する請求項1に記載の積層半導体装置の製造方法。 - 前記指標配置段階では、各半導体基板の両面にそれぞれ前記識別指標を配する請求項1から請求項6までのいずれか1項に記載の積層半導体装置の製造方法。
- 前記接合段階は、各半導体基板における半導体素子が形成された面同士を接合する段階を含む請求項1から請求項7のいずれか一項に記載の積層半導体装置の製造方法。
- 前記接合段階は、前記二つの半導体基板における半導体素子が形成された面の裏面同士を接合する段階を含む請求項1から請求項8のいずれか1項に記載の積層半導体装置の製造方法。
- 前記接合段階は、一の前記半導体基板における半導体素子が形成された面と、他の前記半導体基板における半導体素子が形成された面の裏面とを接合する段階を含む請求項1から請求項9までのいずれか1項に記載の積層半導体装置の製造方法。
- 前記接合段階の前に、前記半導体基板の各々に半導体素子を形成する素子形成段階を有する請求項1から請求項10までのいずれか1項に記載の積層半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008264351A JP5315913B2 (ja) | 2008-10-10 | 2008-10-10 | 積層半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008264351A JP5315913B2 (ja) | 2008-10-10 | 2008-10-10 | 積層半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013138908A Division JP2013191893A (ja) | 2013-07-02 | 2013-07-02 | 積層半導体装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010093199A JP2010093199A (ja) | 2010-04-22 |
JP2010093199A5 JP2010093199A5 (ja) | 2012-06-28 |
JP5315913B2 true JP5315913B2 (ja) | 2013-10-16 |
Family
ID=42255622
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008264351A Active JP5315913B2 (ja) | 2008-10-10 | 2008-10-10 | 積層半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5315913B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5943544B2 (ja) * | 2010-12-20 | 2016-07-05 | 株式会社ディスコ | 積層デバイスの製造方法及び積層デバイス |
JP2013021001A (ja) * | 2011-07-07 | 2013-01-31 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
JP6507973B2 (ja) * | 2015-09-28 | 2019-05-08 | 株式会社デンソー | ウェハの製造方法および生産システム |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4034682B2 (ja) * | 2002-10-21 | 2008-01-16 | 株式会社東芝 | 半導体ウェーハ及び半導体ウェーハ製造方法 |
JP4376051B2 (ja) * | 2003-12-25 | 2009-12-02 | 株式会社サンエー化研 | フィルム厚の制御方法 |
JP2006100656A (ja) * | 2004-09-30 | 2006-04-13 | Nikon Corp | ウェハ積層時の重ね合わせ方法 |
-
2008
- 2008-10-10 JP JP2008264351A patent/JP5315913B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010093199A (ja) | 2010-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5098165B2 (ja) | ウェハの接合方法、接合装置及び積層型半導体装置の製造方法 | |
CN109103117B (zh) | 结合半导体芯片的设备和结合半导体芯片的方法 | |
JP2003159753A (ja) | プラスチックカード、プラスチックカードの製造方法、熱プレス用プレートおよびカード製造装置 | |
JP2009099922A (ja) | 積層半導体パッケージ及びこれの製造方法 | |
JPWO2011108327A1 (ja) | 再配列ウェーハの製造方法および半導体装置の製造方法 | |
JP6582975B2 (ja) | 半導体実装装置、半導体実装装置のヘッド及び積層チップの製造方法 | |
JP5315913B2 (ja) | 積層半導体装置の製造方法 | |
JP2008160042A (ja) | 多層基板 | |
JP2009253114A (ja) | 積層半導体素子製造方法および積層半導体素子製造装置 | |
JP2009205337A (ja) | Icカード及びその製造方法 | |
KR101802173B1 (ko) | 3차원 실장방법 및 장치 | |
JP2013191893A (ja) | 積層半導体装置の製造方法 | |
KR102009492B1 (ko) | 플렉서블 전자 소자 제작을 위한 전사 장비 및 이를 이용한 전사 방법 | |
US20180040573A1 (en) | Chip carrier and method thereof | |
JP2002141459A (ja) | 半導体装置および製造方法 | |
JP2006196526A (ja) | 半導体チップの実装方法、配線回路基板の構造、及び配線回路基板の製造方法 | |
JP2005303031A (ja) | 電子回路モジュールと多層電子回路モジュールおよびそれらの製造方法 | |
JP2010129576A (ja) | 積層半導体基板、及び、積層半導体基板の製造方法 | |
JP2010212299A (ja) | 積層半導体装置の製造方法 | |
JP2010153645A (ja) | 積層半導体装置の製造方法 | |
US7514290B1 (en) | Chip-to-wafer integration technology for three-dimensional chip stacking | |
JP6789791B2 (ja) | 半導体装置の製造装置および製造方法 | |
JP6512300B2 (ja) | 積層体、カード | |
JP5696797B2 (ja) | 積層半導体素子製造方法および積層半導体素子製造装置 | |
JP5181949B2 (ja) | 可撓性板状体の分離取得方法および分離取得装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111006 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111019 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120508 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121120 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130326 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130521 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130611 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130624 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5315913 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |