JP2009283615A - 半導体ウェーハ - Google Patents

半導体ウェーハ Download PDF

Info

Publication number
JP2009283615A
JP2009283615A JP2008133078A JP2008133078A JP2009283615A JP 2009283615 A JP2009283615 A JP 2009283615A JP 2008133078 A JP2008133078 A JP 2008133078A JP 2008133078 A JP2008133078 A JP 2008133078A JP 2009283615 A JP2009283615 A JP 2009283615A
Authority
JP
Japan
Prior art keywords
identification mark
semiconductor wafer
wafer
orientation identification
orientation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008133078A
Other languages
English (en)
Inventor
Tomohiro Hashii
友裕 橋井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2008133078A priority Critical patent/JP2009283615A/ja
Priority to US12/467,438 priority patent/US20090289378A1/en
Publication of JP2009283615A publication Critical patent/JP2009283615A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54426Marks applied to semiconductor devices or parts for alignment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54453Marks applied to semiconductor devices or parts for use prior to dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54493Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】結晶方位を識別するための方位識別マークを有する半導体ウェーハにおいて、半導体ウェーハにおける方位識別マークの周辺部の応力集中を抑制することができる半導体ウェーハを提供すること。
【解決手段】周面2に結晶方位の識別に利用される方位識別マーク3を備えた半導体ウェーハ1であって、方位識別マーク3は、周面2における方位識別マーク2以外の部分21と滑らかに繋がり且つ半導体ウェーハ1の内径方向D1と直交する平面状となっていると共に、周面2における方位識別マーク3以外の部分21とは光沢が異なる。
【選択図】図1

Description

本発明は、結晶方位を識別するための方位識別マークを有する半導体ウェーハに関する。
シリコンインゴット等の半導体インゴットから切り出された半導体ウェーハ(以下単に「ウェーハ」ともいう)には、その結晶方位を識別するための方位識別マークがウェーハの周縁部に付与される。方位識別マークは、例えば、各種加工装置へのウェーハの位置合わせ(アライメント)等のために使用される。従来の方位識別マークとしては、オリエンテーションフラット(以下「OF」ともいう)、ノッチ、レーザーマークなどが用いられている(例えば、下記特許文献1〜3参照)。
特開2005−19579号公報 特開2001−160527号公報 特開平10−256105号公報
しかし、前述したOF、ノッチ、レーザーマークなどの方位識別マークを有するウェーハにおいては、例えば、ウェーハの搬送時(特にウェーハが撓んで)、ウェーハの加工時(熱処理時など)において、ウェーハにおけるマークの周辺部に応力が集中して、ウェーハに割れやスリップが発生しやすい。このような問題点は、ウェーハの大口径化が進むにつれて一層顕著となると考えられる。
従って、本発明は、結晶方位を識別するための方位識別マークを有する半導体ウェーハにおいて、半導体ウェーハにおける方位識別マークの周辺部の応力集中を抑制することができる半導体ウェーハを提供することを目的とする。
(1)本発明は、周面に結晶方位の識別に利用される方位識別マークを備えた半導体ウェーハであって、前記方位識別マークは、前記周面における該方位識別マーク以外の部分と滑らかに繋がり且つ半導体ウェーハの内径方向と直交する平面状となっていると共に、前記周面における前記方位識別マーク以外の部分とは光沢が異なることを特徴とする。
(2)前記方位識別マークは、半導体ウェーハを内径方向に視た場合に、半導体ウェーハの周面の全周よりも短い幅を有すると共に半導体ウェーハの厚みよりも低い高さを有し且つ半導体ウェーハの一面及び他面よりも厚み方向内側に位置する矩形状であることが好ましい。
(3)矩形状の前記方位識別マークにおいて、前記幅は0.1〜5.0mmであり、前記高さは0.3〜1.8mmであることが好ましい。
本発明によれば、結晶方位を識別するための方位識別マークを有する半導体ウェーハにおいて、半導体ウェーハにおける方位識別マークの周辺部の応力集中を抑制することができる。
以下、本発明の半導体ウェーハ(以下単に「ウェーハ」ともいう)の一実施形態について、図面を参照しながら説明する。図1は、本発明の半導体ウェーハの一実施形態を示す図で、(a)は本実施形態の半導体ウェーハの全体を厚み方向に視た図、(b)は(a)に示すB矢視部分の拡大図、(c)は(b)に示す第2方向D2に半導体ウェーハを視た図であり、(d)は(b)に示す第1方向D1に半導体ウェーハを視た図である。なお、第2方向D2は、方位識別マーク3の面方向と平行な方向である。
本実施形態のウェーハ1は、例えばシリコンウェーハ、ガリウム砒素ウェーハからなる。
図1に示すように、(後述の方位識別マーク3が形成されていない)ウェーハ1を厚み方向(第3方向D3)に視た形状は、一般的には真円形状であり、その直径は、例えば200mm、300mm、450mmである。なお、ここでいうウェーハ1の直径は、製造上の目標値であり、所定の公差(許容誤差)などを含むものとする。厚み方向D3に視たウェーハ1の形状は、楕円形状でもよい。
ウェーハ1の厚みtは、例えば725〜2000μmであり、好ましくは925〜1800μmである。
本実施形態のウェーハ1には、結晶方位の識別に利用される方位識別マークとして、オリエンテーションフラット、ノッチ、レーザーマークなどの従来の方位識別マークは設けられていない。その代わりに、本実施形態のウェーハ1は、その周面2に、方位識別マーク3を備えている。
方位識別マーク3は、結晶方位の識別に利用されるマークであり、例えばウェーハ1の周面2における<110>±1度の位置に設けられる。
方位識別マーク3は、周面2における方位識別マーク3以外の部分(以下「非マーク部分」という)21と滑らかに繋がっており、ウェーハ1の内径方向(第1方向)D1と直交する平面状となっている。「滑らかに繋がる」とは、方位識別マーク3と非マーク部分21との間に実質的にエッジが存在せずに、方位識別マーク3と非マーク部分21とが繋がることをいう。ウェーハ1の内径方向D1とは、ウェーハ1の周面2からウェーハ1の中心11に向かう方向である。
また、方位識別マーク3は、非マーク部分21とは光沢が異なる。「光沢が異なる」とは、光学センサーや目視により方位識別マーク3と非マーク部分21とを識別できる程度に光沢が異なることをいう。
方位識別マーク3は、ウェーハ1を内径方向D1に視た場合に、矩形状である。詳細には、矩形状の方位識別マーク3は、ウェーハ1の周面2の全周よりも短い幅W1を有すると共に、ウェーハ1の厚みtよりも低い高さW2を有する。また、矩形状の方位識別マーク3は、ウェーハ1の一面(一方の主面)12及び他面(他方の主面)13よりも厚み方向D3の内側に位置する。
矩形状の方位識別マーク3において、幅W1は、例えば0.1〜10.0mmであり、好ましくは0.1〜5.0mmである。また、高さW2は、例えば0.1〜2.0mmであり、好ましくは0.3〜1.8mmである。
図1(b)に示すように、方位識別マーク3は、ウェーハ1の周面2よりも内径方向D1側に位置しており、ウェーハ1の直径方向と平行な方向に延びている。図1(b)に示す2点鎖線は、周面2の仮想延長線22である。仮想延長線22から方位識別マーク3までの深さ(最大深さ)W3は、例えば575〜2225μmであり、好ましくは1075〜1175μmである。
ウェーハ1を第2方向D2に視た場合に、ウェーハ1の周面2の非マーク部分21において、方位識別マーク3よりも一面12側の部分及び方位識別マーク3よりも他面13側の部分は、丸みを帯びている。
次に、本実施形態のウェーハ1の一製造方法について、図面を参照しながら説明する。図2(a)〜図2(d)は、半導体ウェーハに方位識別マークを形成する手順を順次示す図(図1(c)対応図)である。
スライス工程において、ワイヤソーなどにより半導体インゴット(図示せず)がスライスされ、図2(a)に示すように、半導体ウェーハ1Aが得られる。ここで、ウェーハ1Aには、面取り加工は施されていない。
図2(b)に示すように、面取り工程において、スライス工程を経たウェーハ1Aに面取り加工(ベベリング)が施され、半導体ウェーハ1Bが得られる。詳細には、ウェーハ1の周面2のエッジに回転砥石を当てることにより、エッジに丸みが付与される。これにより、ウェーハ1の割れ防止、ダスト発生防止などが図られる。
図2(c)に示すように、マーク形成工程において、面取り工程を経た半導体ウェーハ1Bに方位識別マーク3が形成される。
方位識別マーク3は、例えば、テープ面取り装置50により形成される。
テープ面取り装置50は、面取り用テープ51と、1対のガイドローラ52,52と、周回モータ(図示せず)と、合成樹脂製の押し付け部材53とを備えている。
面取り用テープ51は、合成樹脂製のテープの研磨作用面に砥粒(人工ダイヤ等)が接着剤によって固定されて構成される。1対のガイドローラ52,52には、面取り用テープ51が掛け渡される。周回モータは、面取り用テープ51をガイドローラ52,52の間を含めて周回させる。面取り用テープ51の長手方向は、ウェーハ1Bの厚み方向D3と同じである。
押し付け部材53は、面取り用テープ51における研磨作用面とは反対側に配置され、周回中の面取り用テープ51をウェーハ1Bの周面2に内径方向D1に向けて押し付ける。また、押し付け部材53は、面取り用テープ51に対して接近又は離隔自在に且つウェーハ1の周方向D4(図1参照)に移動可能になっている。
このように構成されるテープ面取り装置50によれば、例えば以下のようにして、ウェーハ1Bに方位識別マーク3を形成することができる。
周回モータにより周回している面取り用テープ51の研磨作用面を、押し付け部材53によりウェーハ1Bの周面2の所定位置(方位識別マーク3となる位置)に、内径方向D1に所定圧力で押し付ける。このとき、必要に応じて、面取り用テープ51を、ウェーハ1Bの周面2における接線方向に向かって若干長さだけ往復運動させてもよい。その結果、ウェーハ1Bの周面2の一部が除去され、ウェーハ1Aの内径方向D1と直交する平面部分が形成され、この平面部分が方位識別マーク3となる。
ここで、方位識別マーク3は、周面2の非マーク部分21と光沢が異なることになる。また、テープ面取り加工は、加工歪みが生じにくい加工であるため、ウェーハ1における方位識別マーク3の周辺部に応力集中が生じにくい。
なお、前述した工程以外にも、前記マーク形成工程の前後に、必要に応じて各種工程を行うことができる。
このように、本実施形態のウェーハ1においては、方位識別マーク3は、周面2における方位識別マーク3以外の部分(非マーク部分)21と滑らかに繋がり且つウェーハ1の内径方向D1と直交する平面状となっていると共に、非マーク部分21とは光沢が異なる。そのため、光学センサーや目視などにより結晶方位を識別することができると共に、ウェーハ1における方位識別マーク3の周辺部の応力集中を抑制することができる。
以上、本発明の一実施形態について説明したが、本発明は上述した実施形態に制限されるものではない。
例えば、前述のマーク形成工程においては、加工歪みが生じにくいようにテープ面取り装置50を用いて方位識別マーク3を形成しているが、これに制限されず、加工歪みが生じにくい加工として、エッチングやポリッシングにより方位識別マーク3を形成することもできる。
本発明の半導体ウェーハの一実施形態を示す図で、(a)は本実施形態の半導体ウェーハの全体を厚み方向に視た図、(b)は(a)に示すB矢視部分の拡大図、(c)は(b)に示す第2方向D2に半導体ウェーハを視た図であり、(d)は(b)に示す第1方向D1に半導体ウェーハを視た図である。 半導体ウェーハに方位識別マークを形成する手順を順次示す図(図1(c)対応図)である。
符号の説明
1,1A,1B ウェーハ(半導体ウェーハ)
12 一面
13 他面
2 周面
21 非マーク部分(周面における方位識別マーク以外の部分)
3 方位識別マーク
D1 内径方向
D3 厚み方向

Claims (3)

  1. 周面に結晶方位の識別に利用される方位識別マークを備えた半導体ウェーハであって、
    前記方位識別マークは、前記周面における該方位識別マーク以外の部分と滑らかに繋がり且つ半導体ウェーハの内径方向と直交する平面状となっていると共に、前記周面における前記方位識別マーク以外の部分とは光沢が異なることを特徴とする半導体ウェーハ。
  2. 前記方位識別マークは、半導体ウェーハを内径方向に視た場合に、半導体ウェーハの周面の全周よりも短い幅を有すると共に半導体ウェーハの厚みよりも低い高さを有し且つ半導体ウェーハの一面及び他面よりも厚み方向内側に位置する矩形状であることを特徴とする請求項1に記載の半導体ウェーハ。
  3. 矩形状の前記方位識別マークにおいて、前記幅は0.1〜5.0mmであり、前記高さは0.3〜1.8mmであることを特徴とする請求項2に記載の半導体ウェーハ。
JP2008133078A 2008-05-21 2008-05-21 半導体ウェーハ Withdrawn JP2009283615A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008133078A JP2009283615A (ja) 2008-05-21 2008-05-21 半導体ウェーハ
US12/467,438 US20090289378A1 (en) 2008-05-21 2009-05-18 Semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008133078A JP2009283615A (ja) 2008-05-21 2008-05-21 半導体ウェーハ

Publications (1)

Publication Number Publication Date
JP2009283615A true JP2009283615A (ja) 2009-12-03

Family

ID=41341495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008133078A Withdrawn JP2009283615A (ja) 2008-05-21 2008-05-21 半導体ウェーハ

Country Status (2)

Country Link
US (1) US20090289378A1 (ja)
JP (1) JP2009283615A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9601436B2 (en) 2014-06-06 2017-03-21 Taiwan Semiconductor Manufacturing Co., Ltd Method for semiconductor wafer alignment

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256105A (ja) * 1997-03-11 1998-09-25 Super Silicon Kenkyusho:Kk レーザマークを付けたウェーハ
JP4034682B2 (ja) * 2002-10-21 2008-01-16 株式会社東芝 半導体ウェーハ及び半導体ウェーハ製造方法
SG139753A1 (en) * 2004-03-15 2008-02-29 Yamaha Corp Semiconductor device

Also Published As

Publication number Publication date
US20090289378A1 (en) 2009-11-26

Similar Documents

Publication Publication Date Title
JP6635860B2 (ja) 加工方法
JP6132621B2 (ja) 半導体単結晶インゴットのスライス方法
TWI625810B (zh) Wafer processing method
TWI351719B (en) Wafer processing method
US9935008B2 (en) Semiconductor device chip manufacturing method
TW201415547A (zh) 晶圓加工方法
TWI248110B (en) Semiconductor device and manufacturing method thereof
JP2009176793A (ja) ウエーハの分割方法
KR20120116444A (ko) 접합 웨이퍼의 제조 방법
KR101910100B1 (ko) Soi 웨이퍼의 제조방법
JP5881504B2 (ja) ウエーハの加工方法
JP2009283615A (ja) 半導体ウェーハ
US20180330979A1 (en) Sheet sticking method
JP2010092975A (ja) 窒化物半導体基板
JP2009283617A (ja) 半導体ウェーハ
JP6257979B2 (ja) ウェーハの分割方法
JP2008177287A (ja) 化合物半導体ウェハ
JP2022018162A (ja) レーザースライシング剥離装置及びそれを用いたスライシング剥離方法
JP5343400B2 (ja) 半導体ウェーハの製造方法
US9105465B2 (en) Wafer edge conditioning for thinned wafers
JP5613072B2 (ja) 半導体ウエハーのダイシング方法
JP5276851B2 (ja) 結晶方位測定装置、結晶加工装置及び結晶加工方法
JP7085426B2 (ja) 被加工物の研削方法
JP2009283616A (ja) 半導体ウェーハ
JP2008034875A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110412

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110909