JP2009283616A - 半導体ウェーハ - Google Patents

半導体ウェーハ Download PDF

Info

Publication number
JP2009283616A
JP2009283616A JP2008133131A JP2008133131A JP2009283616A JP 2009283616 A JP2009283616 A JP 2009283616A JP 2008133131 A JP2008133131 A JP 2008133131A JP 2008133131 A JP2008133131 A JP 2008133131A JP 2009283616 A JP2009283616 A JP 2009283616A
Authority
JP
Japan
Prior art keywords
identification mark
semiconductor wafer
wafer
orientation identification
orientation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008133131A
Other languages
English (en)
Inventor
Tomohiro Hashii
友裕 橋井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2008133131A priority Critical patent/JP2009283616A/ja
Priority to US12/467,500 priority patent/US20090290158A1/en
Publication of JP2009283616A publication Critical patent/JP2009283616A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67282Marking devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02035Shaping
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】結晶方位を識別するための方位識別マークを有する半導体ウェーハにおいて、半導体ウェーハにおける方位識別マークの周辺部の応力集中を抑制することができる半導体ウェーハを提供すること。
【解決手段】周面2に結晶方位の識別に利用される方位識別マーク3を備えた半導体ウェーハ1であって、方位識別マーク3は、半導体ウェーハ1の内径方向D1に向けて且つ厚み方向D3の中心14に向けて凹んだ曲面状となっていると共に、周面2における方位識別マーク3以外の部分21とは光沢が異なる。
【選択図】図1

Description

本発明は、結晶方位を識別するための方位識別マークを有する半導体ウェーハに関する。
シリコンインゴット等の半導体インゴットから切り出された半導体ウェーハ(以下単に「ウェーハ」ともいう)には、その結晶方位を識別するための方位識別マークがウェーハの周縁部に付与される。方位識別マークは、例えば、各種加工装置へのウェーハの位置合わせ(アライメント)等のために使用される。従来の方位識別マークとしては、オリエンテーションフラット(以下「OF」ともいう)、ノッチ、レーザーマークなどが用いられている(例えば、下記特許文献1〜3参照)。
特開2005−19579号公報 特開2001−160527号公報 特開平10−256105号公報
しかし、前述したOF、ノッチ、レーザーマークなどの方位識別マークを有するウェーハにおいては、例えば、ウェーハの搬送時(特にウェーハが撓んで)、ウェーハの加工時(熱処理時など)において、ウェーハにおけるマークの周辺部に応力が集中して、ウェーハに割れやスリップが発生しやすい。このような問題点は、ウェーハの大口径化が進むにつれて一層顕著となると考えられる。
従って、本発明は、結晶方位を識別するための方位識別マークを有する半導体ウェーハにおいて、半導体ウェーハにおける方位識別マークの周辺部の応力集中を抑制することができる半導体ウェーハを提供することを目的とする。
(1)本発明は、周面に結晶方位の識別に利用される方位識別マークを備えた半導体ウェーハであって、前記方位識別マークは、半導体ウェーハの内径方向に向けて且つ厚み方向中心に向けて凹んだ曲面状となっていると共に前記周面における該方位識別マーク以外の部分とは光沢が異なることを特徴とする。
(2)前記方位識別マークは、半導体ウェーハを内径方向に視た場合に、半導体ウェーハの厚み方向中心よりも半導体ウェーハの一面側に位置することが好ましい。
(3)前記方位識別マークは、半導体ウェーハを内径方向に視た場合に、0.1〜5.0mmの幅を有すると共に0.3〜1.8mmの高さを有することが好ましい。
本発明によれば、結晶方位を識別するための方位識別マークを有する半導体ウェーハにおいて、半導体ウェーハにおける方位識別マークの周辺部の応力集中を抑制することができる。
以下、本発明の半導体ウェーハ(以下単に「ウェーハ」ともいう)の一実施形態について、図面を参照しながら説明する。図1は、本発明の半導体ウェーハの一実施形態を示す図で、(a)は本実施形態の半導体ウェーハの全体を厚み方向に視た図、(b)は(a)に示すB矢視部分の拡大図、(c)は(b)に示す第2方向D2に半導体ウェーハを視た図である。なお、第2方向D2は、ウェーハ1の径方向の中心11から方位識別マーク3に向かう方向と直交する方向である。
本実施形態のウェーハ1は、例えばシリコンウェーハ、ガリウム砒素ウェーハからなる。
図1に示すように、(後述の方位識別マーク3が形成されていない)ウェーハ1を厚み方向(第3方向D3)に視た形状は、一般的には真円形状であり、その直径は、例えば200mm、300mm、450mmである。なお、ここでいうウェーハ1の直径は、製造上の目標値であり、所定の公差(許容誤差)などを含むものとする。厚み方向D3に視たウェーハ1の形状は、楕円形状でもよい。
ウェーハ1の厚みtは、例えば725〜2000μmであり、好ましくは925〜1800μmである。
本実施形態のウェーハ1には、結晶方位の識別に利用される方位識別マークとして、オリエンテーションフラット、ノッチ、レーザーマークなどの従来の方位識別マークは設けられていない。その代わりに、本実施形態のウェーハ1は、その周面2に、方位識別マーク3を備えている。
方位識別マーク3は、結晶方位の識別に利用されるマークであり、例えばウェーハ1の周面2における<110>±1度の位置に設けられる。
方位識別マーク3は、ウェーハ1の内径方向D1に向けて且つ厚み方向D3の中心14(図1(c)において1点鎖線で示す)に向けて凹んだ曲面状となっている。ウェーハ1の内径方向D1とは、ウェーハ1の周面2からウェーハ1の中心11に向かう方向である。
また、方位識別マーク3は、周面2における方位識別マーク3以外の部分(以下「非マーク部分」という)21とは光沢が異なる。「光沢が異なる」とは、光学センサーや目視により方位識別マーク3と非マーク部分21とを識別できる程度に光沢が異なることをいう。
方位識別マーク3は、ウェーハ1の周面2の全周よりも短い幅W1を有すると共に、ウェーハ1の厚みtよりも低い高さW2を有する。また、矩形状の方位識別マーク3は、ウェーハ1の一面(一方の主面)12及び他面(他方の主面)13よりも厚み方向D3の内側に位置する。詳細には、矩形状の方位識別マーク3は、ウェーハ1を内径方向D1に視た場合に、ウェーハ1の一面12よりもウェーハ1の厚み方向D3の中心14側に位置すると共に、ウェーハ1の厚み方向D3の中心14よりもウェーハ1の一面12側に位置する。
方位識別マーク3において、幅(最大幅)W1は、例えば0.1〜10.0mmであり、好ましくは0.1〜5.0mmである。また、高さ(最大高さ)W2は、例えば0.1〜2.0mmであり、好ましくは0.3〜1.8mmである。
図1(b)に示すように、周面2から方位識別マーク3までの深さ(最大深さ)W3は、例えば575〜2225μmであり、好ましくは1075〜1175μmである。
ウェーハ1を第2方向D2に視た場合に、ウェーハ1の周面2の非マーク部分21において、方位識別マーク3よりも一面12側の部分及び方位識別マーク3よりも他面13側の部分は、丸みを帯びている。
次に、本実施形態のウェーハ1の一製造方法について、図面を参照しながら説明する。図2(a)〜図2(d)は、半導体ウェーハ1に方位識別マーク3を形成する手順を順次示す図(図1(c)対応図)である。
スライス工程において、ワイヤソーなどにより半導体インゴット(図示せず)がスライスされ、図2(a)に示すように、半導体ウェーハ1Aが得られる。ここで、ウェーハ1Aには、面取り加工は施されていない。
図2(b)に示すように、面取り工程において、スライス工程を経たウェーハ1Aに面取り加工(ベベリング)が施され、半導体ウェーハ1Bが得られる。詳細には、ウェーハ1の周面2のエッジに回転砥石を当てることにより、エッジに丸みが付与される。これにより、ウェーハ1の割れ防止、ダスト発生防止などが図られる。
図2(c)に示すように、マーク形成工程において、面取り工程を経た半導体ウェーハ1Bに方位識別マーク3が形成される。
方位識別マーク3は、例えば、エッチング液供給装置により形成される。
エッチング液供給装置は、液タンク(図示せず)、液ポンプ(図示せず)、液供給ノズル51などを備える。
液タンクには、所定のエッチング液Eが収容されている。エッチング液Eとしては、例えばフッ酸、硝酸、酢酸などからなる混酸が用いられる。液ポンプは、液タンクに収容されたエッチング液を液供給ノズル51に送給する。液供給ノズル51は、液ポンプにより送給されたエッチング液Eをウェーハ1の周面2にスポット状(点状)に供給する。ウェーハ1へのエッチング液Eの供給形態は、特に制限されず、例えば、滴下、噴射、流下でもよい。
このように構成されるエッチング液供給装置によれば、例えば以下のようにして、ウェーハ1Bに方位識別マーク3を形成することができる。
ウェーハ1Bの周面2の所定位置(方位識別マーク3となる位置)にエッチング液Eをスポット状に供給する。その結果、図2(d)に示すように、ウェーハ1Bの周面2の一部が局所的に曲面状に除去され、周面2にウェーハ1の内径方向D1に向けて且つ厚み方向D3の中心14に向けて凹んだ曲面部分が形成され、この曲面部分が方位識別マーク3となる。なお、図2(d)に示す2点鎖線は、周面2の仮想延長線22である。
ここで、方位識別マーク3は、周面2の非マーク部分21と光沢が異なることになる。また、エッチング加工は、加工歪みが生じにくい加工であるため、ウェーハ1における方位識別マーク3の周辺部に応力集中が生じにくい。
なお、前述した工程以外にも、前記マーク形成工程の前後に、必要に応じて各種工程を行うことができる。
このように、本実施形態のウェーハ1においては、方位識別マーク3は、ウェーハ1の内径方向D1に向けて且つ厚み方向D3の中心14に向けて凹んだ曲面状となっていると共に、非マーク部分21とは光沢が異なる。そのため、光学センサーや目視などにより結晶方位を識別することができると共に、ウェーハ1における方位識別マーク3の周辺部の応力集中を抑制することができる。
以上、本発明の一実施形態について説明したが、本発明は上述した実施形態に制限されるものではない。
例えば、前述のマーク形成工程においては、加工歪みが生じにくいようにエッチング液供給装置を用いて方位識別マーク3を形成しているが、これに制限されず、加工歪みが生じにくい加工として、ポリッシング等により方位識別マーク3を形成することもできる。
本発明の半導体ウェーハの一実施形態を示す図で、(a)は本実施形態の半導体ウェーハの全体を厚み方向に視た図、(b)は(a)に示すB矢視部分の拡大図、(c)は(b)に示す第2方向D2に半導体ウェーハを視た図である。 半導体ウェーハ1に方位識別マーク3を形成する手順を順次示す図(図1(c)対応図)である。
符号の説明
1,1A,1B ウェーハ(半導体ウェーハ)
12 一面
13 他面
14 中心
2 周面
21 非マーク部分(周面における方位識別マーク以外の部分)
3 方位識別マーク
D1 内径方向
D3 厚み方向

Claims (3)

  1. 周面に結晶方位の識別に利用される方位識別マークを備えた半導体ウェーハであって、
    前記方位識別マークは、半導体ウェーハの内径方向に向けて且つ厚み方向中心に向けて凹んだ曲面状となっていると共に前記周面における該方位識別マーク以外の部分とは光沢が異なることを特徴とする半導体ウェーハ。
  2. 前記方位識別マークは、半導体ウェーハを内径方向に視た場合に、半導体ウェーハの厚み方向中心よりも半導体ウェーハの一面側に位置することを特徴とする請求項1に記載の半導体ウェーハ。
  3. 前記方位識別マークは、半導体ウェーハを内径方向に視た場合に、0.1〜5.0mmの幅を有すると共に0.3〜1.8mmの高さを有することを特徴とする請求項2に記載の半導体ウェーハ。
JP2008133131A 2008-05-21 2008-05-21 半導体ウェーハ Pending JP2009283616A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008133131A JP2009283616A (ja) 2008-05-21 2008-05-21 半導体ウェーハ
US12/467,500 US20090290158A1 (en) 2008-05-21 2009-05-18 Semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008133131A JP2009283616A (ja) 2008-05-21 2008-05-21 半導体ウェーハ

Publications (1)

Publication Number Publication Date
JP2009283616A true JP2009283616A (ja) 2009-12-03

Family

ID=41341864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008133131A Pending JP2009283616A (ja) 2008-05-21 2008-05-21 半導体ウェーハ

Country Status (2)

Country Link
US (1) US20090290158A1 (ja)
JP (1) JP2009283616A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112309943B (zh) * 2020-09-30 2023-06-30 晶科能源股份有限公司 硅片标识的识别方法、硅片打标方法以及硅片

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256105A (ja) * 1997-03-11 1998-09-25 Super Silicon Kenkyusho:Kk レーザマークを付けたウェーハ
JP2000254845A (ja) * 1999-03-10 2000-09-19 Nippei Toyama Corp ウエーハのノッチ溝の面取り方法及びウエーハ
SG139753A1 (en) * 2004-03-15 2008-02-29 Yamaha Corp Semiconductor device
JP4424039B2 (ja) * 2004-04-02 2010-03-03 株式会社Sumco 半導体ウェーハの製造方法
JP2009141081A (ja) * 2007-12-05 2009-06-25 Sumco Corp 半導体ウェーハ表面検査装置

Also Published As

Publication number Publication date
US20090290158A1 (en) 2009-11-26

Similar Documents

Publication Publication Date Title
TWI706455B (zh) 晶圓之加工方法
TWI610357B (zh) 晶圓加工方法
TWI644354B (zh) Wafer processing method
JP6101468B2 (ja) ウェーハの加工方法
JP6713212B2 (ja) 半導体デバイスチップの製造方法
JP2009064801A (ja) ウエーハ
JP2016123982A (ja) SiC材料の加工方法
JP2011166002A (ja) ウエーハの加工方法
KR102143988B1 (ko) 반도체 에피택셜 웨이퍼의 제조방법 및 반도체 에피택셜 웨이퍼
JP2015154075A (ja) ウェハーの製造方法及びそれによって製造されたウェハー
JP2007096091A (ja) ウェハ加工方法
JP6494334B2 (ja) デバイスチップの製造方法
TW201419392A (zh) 晶圓之加工方法
JP2016096295A (ja) 2層構造ウェーハの加工方法
JP5881504B2 (ja) ウエーハの加工方法
JP2011187706A (ja) シリコンウェーハの製造方法
JP2009283616A (ja) 半導体ウェーハ
JP5276851B2 (ja) 結晶方位測定装置、結晶加工装置及び結晶加工方法
JP5343400B2 (ja) 半導体ウェーハの製造方法
JP2015065209A (ja) ウェーハの分割方法
JP7085426B2 (ja) 被加工物の研削方法
JP2022018162A (ja) レーザースライシング剥離装置及びそれを用いたスライシング剥離方法
JP2009283617A (ja) 半導体ウェーハ
JP2007227769A (ja) 半導体ウェハのダイシング方法
JP5886522B2 (ja) ウェーハ生産方法