TW200935575A - Wafer - Google Patents

Wafer Download PDF

Info

Publication number
TW200935575A
TW200935575A TW097133749A TW97133749A TW200935575A TW 200935575 A TW200935575 A TW 200935575A TW 097133749 A TW097133749 A TW 097133749A TW 97133749 A TW97133749 A TW 97133749A TW 200935575 A TW200935575 A TW 200935575A
Authority
TW
Taiwan
Prior art keywords
wafer
wafer substrate
peripheral
flat surface
identification code
Prior art date
Application number
TW097133749A
Other languages
English (en)
Inventor
Kazuma Sekiya
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of TW200935575A publication Critical patent/TW200935575A/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67092Apparatus for mechanical treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54413Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54433Marks applied to semiconductor devices or parts containing identification or tracking information
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54453Marks applied to semiconductor devices or parts for use prior to dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54493Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

200935575 九、發明說明 【發明所屬之技術領域】 本發明係有關諸如半導體晶圓等等之晶圓,其中,諸 如1C’S和LSI’s等等之裝置係形成在晶圓基板的正面上。 ^ 【先前技術】 在半導體裝置製程中,多個區域係藉由分開排定線 ❹ (division-scheduled lines)(被稱爲界道(streets))來予以分 割(sectioned),其在幾乎是碟形的晶圓基板的正面上被排 列成晶格圖案。諸如1C’s和LSI’s等等之裝置係形成在這 些經分割的區域上而構成半導體晶圓,如此所構成之半導 體晶圓沿著界道而被切割(cut),藉此,具有裝置形成於其 中之區域被分開,以製作個別的裝置。具有以氮化鎵爲基 底之化合物半導體等等被層疊於藍寶石(sapphire)基板的 表面上之光學裝置晶圓也沿著界道而被切割,並且在那裡 〇 被分成個別的光學裝置’諸如發光二極體和雷射二極體, 這些裝置被廣泛地使用於電氣設備。 即將以上述方式來予以切分開的晶圓在沿著界道而被 切割之前,具有藉由硏磨或蝕刻而被形成爲預定厚度的背 面(back)。爲了達成重量輕且小巧的電氣設備’近年來— 直需要晶圓被形成爲50 #111或更薄的厚度。 然而,如果晶圓被形成爲50;zm或更薄的厚度’則 會晶圓易於受損’呈現出晶圓之處理方面(諸如’運輸)的 困難之問題。 -4- 200935575 爲了解決上述問題,JP-A-2007- 1 946 1號案揭示一種 晶圓處理方法,該方法硏磨晶圓之背面上對應於裝置區域 的區域,以使裝置區域的厚度形成爲預定的厚度,並且也 在晶圓之背面上留下外圍部分,藉以形成環狀的強化部分 ',因而使其可能形成具有剛性的晶圓。 • 然而,顯現晶圓之晶體方向的凹口(notch)係形成於晶 圓之外圍中。甚至當晶圓之背面上對應於裝置區域的區域 φ 被硏磨而在晶圓之背面上留下外圍部分,藉以形成環狀的 強化部分時,凹口部分變得非常薄,使其難以確保足夠的 強度。 爲了解決上述問題,JP-A-2007- 1 8 9093號案揭示一種 晶圓,其中,形成有一正交於晶圓之正面和背面的平坦表 面,做爲顯示晶圓之晶體方向的標記,在包括形成於晶圓 之外圍表面中之弧形表面的去角取面(chamfered)部分。 另一方面,包括用以載明於製造過程期間之晶圓的條 〇 碼等等之辨識碼被印刷於晶圓上。如同在JP-A- 1 1 - 1 3 5390 號案中所揭示者,此辨識碼被印刷在晶圓的正面、背面或 外圍表面上。 然而,如果辨識碼被印刷在晶圓的背面上,則會有當 晶圓的背面被硏磨以便使晶圓形成有預定厚度時,所印刷 之辨識碼消失的問題發生。 另一方面,如果辨識碼被印刷在晶圓的正面上,則會 有即將形成有裝置於其中之區域被限制,且如果在硏磨晶 圓之背面以使晶圓形成有預定厚度的期間,保護膠帶(被 -5- 200935575 稱爲BG膠帶)黏住晶圓的正面’則辨識碼不能夠被辨認 出的問題發生。 如果辨識碼被印刷在晶圓的外圍表面上,則難以印刷 辨識碼,且當辨識碼被讀取時,因爲弧形表面的去角取面 ' 部分係形成在晶圓的外圍表面上,所以辨識碼可能會被錯 ' 誤地辨認。 如果辨識碼被印刷在形成於晶圓之外圍中的定向平面 φ 上,則上述問題被解決。然而,設有定向平面的晶圓從生 產率的觀點來看,因爲形成有裝置於其中之區域方面的縮 減而係有問題的。特別是當晶圓之背面上對應於裝置區域 的區域被硏磨而使得裝置區域的厚度爲預定厚度,且在晶 圓之背面上留下外圍部分,藉以形成環狀的強化部分時, 環狀的強化部分需要被形成在不會到達定向平面的範圍中 。這意謂著裝置區域變窄,且所製作之裝置的數目減少。 〇 【發明內容】 本發明之目的在於提供一晶圓,其中,用以載明晶圓 之辨識碼並不會消失於硏磨其背面時,這並非僅限於裝置 區域,以及致使所印刷之辨識碼能夠被讀取而不會被錯誤 ' 地辨認。 依據本發明,用以取得上述目的,提供有一晶圓,在 圓形的晶圓基板之正面上具有多個裝置係形成於其中之裝 置區域,以及包圍該裝置區域之外圍剩餘區域, 其中’一去角取面部分係形成在晶圓基板之外圍剩餘 -6- 200935575 區域的外圍末端部分中,而去角取面部分的剖面形狀界定 一弧形表面於從該晶圓基板之正面到背面的範圍中, 一與該正面及該背面正交之平坦表面係形成在該去角 取面部分中,做爲顯示該晶圓基板之晶體方向的標記,及 ‘用以載明晶圓基板之辨識碼被印刷在該平坦表面上。 ’ 較佳地,該辨識碼被印刷在該平坦表面上,在該晶圓 基板之厚度方向上,介於中央與正面側之間的區域中。 Φ 在依據本發明之晶圓中,做爲晶體方向辨認標記之該 平坦表面係形成在形成於該晶圓基板中之該外圍剩餘區域 的該外圍末端部分中之該去角取面部分中。相較於爲習知 晶體方向辨認標記之凹口(notch)或定向平面,此平坦表面 需要切割自該外圍表面之非常淺的深度。因此,即使該裝 置區域被加寬,也能夠充分確保該外圍剩餘區域的寬度。 因爲該裝置區域能夠被如此地加寬,所以能夠增加所製作 之裝置的數目。況且,做爲晶體方向辨認標記之該平坦表 〇 面界定一與該晶圓基板之該正面及該背面正交的表面。結 果,該平坦表面準確地反射從旁邊進入的光束,使得其可 以被可靠地辨認,並且能夠充分地用做爲晶體方向辨認標 記。此外,因爲用以載明該晶圓基板之該辨識碼被印刷在 ' 該平坦表面上,所以其印刷容易,且所印刷出之該辨識碼 當被讀取時不會被錯誤地辨認。除此之外,用以載明該晶 圓基板之該辨識碼被印刷在該平坦表面上,做爲形成在該 晶圓基板之該外圍剩餘區域的該外圍末端部分中之該去角 取面部分中。因此,甚至當該晶圓基板之該背面被硏磨時 -7- 200935575 ,辨識碼並不會消失。 【實施方式】 將參照伴隨之圖形來詳細說明依據本發明所構成之晶 圓的較佳實施例。 ' 圖1顯示做爲由本發明所構成之晶圓之半導體晶圓的 立體視圖。圖1所示之半導體晶圓2,舉例來說,爲一晶 〇 圓基板20,其包括具有700#m之厚度的矽,而在其正面 2 0a上,多個界道21係配置成晶格圖案,且裝置22 (諸如 ,IC’s和LSI’s等等)係形成於由多個界道21所分割 (sectioned)的多個區域中。如此所組構的晶圓基板20係 配備有裝置區域220及包圍裝置區域22 0的外圍剩餘區域 230,而多個裝置22係形成於裝置區域220中。一去角取 面(chamfered)部分231係形成在晶圓基板20之外圍末端 部分處(亦即,外圍剩餘區域230的外圍末端部分處),而 〇 去角取面部分231的剖面形狀爲一在從該晶圓基板20之 正面20a到背面20b的範圍中之弧形表面,如圖2(a)所示 ,以便防止由於非故意所造成之衝擊力而發生斷裂或碎裂 。在此去角取面部分231中,做爲顯示晶圓基板20之晶 體方向的晶體方向辨認標記之平坦表面232係形成在一預 定位置處,如圖2 ( b)所示。 做爲晶體方向辨認標記之平坦表面232係形成在去角 取面部分231之形成於晶圓基板20中之外圍剩餘區域 230之外圍末端部分中的範圍中,且被形成而正交於晶圓 200935575 基板20之正面20a和背面20b,此平坦表面232採用橢 圓的形狀’其在距離最外圍之深度(H)爲0.5 mm的位置具 有約10 mm的大直徑(D),舉例來說,當晶圓基板20之 外徑爲200 mm時。如同在此所注意到的,做爲晶體方向 辨認標記之平坦表面232係形成在取面部分23 1之形成於 . 晶圓基板20中之外圍剩餘區域23 0之外圍末端部分中的 範圍中,相較於爲習知晶體方向辨認標記之凹口(notch)或 ❹ 定向平面,此平坦表面232具有切割自該外圍表面之非常 淺的深度。因此,即使該裝置區域220被加寬,也能夠充 分確保該外圍剩餘區域230的足夠寬度。因爲該裝置區域 220能夠被如此地加寬,所以能夠增加所製作之裝置的數 目。況且,做爲晶體方向辨認標記之平坦表面232界定一 與晶圓基板20之正面20a和背面20b正交的表面。因此 ,平坦表面23 2準確地反射從旁邊進入的光束,使得其可 以被可靠地辨認,並且能夠充分地用做爲晶體方向辨認標 φ 記。上述之多個裝置22係形成在晶圓基板20之正面20a 上,具有平坦表面232以此方式而被形成做爲晶體方向辨 認標記,並且呈晶格圖案之界道2 1被形成而和平坦表面 232平行或垂直。 ' 將提供對於用以形成平坦表面232之方法的實施例之 解說,而平坦表面232做爲晶體方向辨認標記’係形成在 晶圓基板20之外圍末端部分處’亦即’外圍剩餘區域 23 0的外圍末端部分處。 晶圓基板20係藉由將圓柱形鑄塊切片成圓形的薄片 200935575 來予以製作,而圓柱形鑄塊包括諸如矽等等的半導體材料 。在圓周方向上,在對應於切片前之鑄塊之外圍表面上的 晶體方向之晶體方向辨認標記應該被形成的預定位置處, 以細長片(strip)的方式沿著軸向方向延伸之平坦表面係形 成有預定的寬度(在上述例子中,約10 mm)。然後,鑄塊 ' 被切片而形成圓形的晶圓基板,隨後,晶圓基板之外圍末 端部分被去角取面(chamfered)而形成具有弧形剖面形狀的 φ 去角取面(chamfered)部分231。結果,形成於晶圓基板之 外圍表面上的細長片形平坦表面變成橢圓形形狀。 最終之形成於晶圓基板20之外圍末端部分處,亦即 ,外圍剩餘區域23 0的外圍末端部分處,做爲晶體方向辨 認標記之平坦表面2 3 2係藉由眾所周知之印刷方法而被印 刷有辨識碼24,其包括條碼等等,用以載明晶圓基板, 如圖2(b)所示。因爲辨識碼24被如此印刷於平坦表面 232上,所以其印刷容易,且所印刷出之辨識碼24當被 〇 讀取時不會被錯誤地辨認。此外,辨識碼24被合意地印 刷在該平坦表面232上,在晶圓基板20之厚度方向上, 介於中央與正面之間的區域中,如圖2(b)所示。 在前述方式中,用以載明晶圓之辨識碼24被印刷在 形成於晶圓基板2 0之外圍末端部分處’亦即’外圍剩餘 區域230的外圍末端部分處之平坦表面232上,做爲晶體 方向辨認標記。然後’前述之多個裝置22被形成於晶圓 基板20之正面20a上。 接著,將提供對於用以硏磨所有之對應於如上述所構 -10- 200935575 成之半導體晶圓2之晶圓基板20之背面20b處之裝置區 域220的區域,以施予預定的厚度,並且也形成環狀的強 化部分於背面20b之對應於外圍剩餘區域230的區域中之 處理方法的解說。 如圖3所示,保護組件3係黏在半導體晶圓2之晶圓 基板20的正面20a(保護組件黏貼步驟)。因此,半導體晶 圓2具有晶圓基板20的背面2 0b被露出。 0 在實施保護組件黏貼步驟之後,實施強化部分形成步 驟以硏磨晶圓基板20之背面20b對應於裝置區域220的 區域,而致使裝置區域220的厚度爲預定的厚度,並且留 下晶圓基板20之背面20b對應於外圍剩餘區域230的區 域,藉以形成環狀的強化部分。此強化部分形成步驟係藉 由圖4所示之硏磨設備來予以實施。 圖4所示之硏磨設備4包括一用以固持做爲工件之晶 圓的夾盤(chuck)台41,及一硏磨機構42,用以硏磨由夾 〇 盤台41所固持之晶圓的表面(待處理表面)。夾盤台41將 晶圓吸附-固持於其上側表面上,且轉動於由圖4中之箭 頭41a所表示的方向上,硏磨機構42係配備有一心軸 (spindle)外殻421 ; —轉動心軸422,係藉由心軸外殼421 來予以轉動地支撐,且藉由未顯示出之旋轉驅動機制來予 以轉動;一安裝在轉動心軸 422之下端處的安裝器 (mounte〇423 ;及一附接於安裝器423之下側表面的硏磨 輪42 4。硏磨輪424包括一碟形基底42 5及一磨石42 6, 而磨石426係環狀地安裝於基底425之下側表面上,且基 -11 - 200935575 底425係安裝在安裝器423之下側表面上。 爲了使用上述硏磨設備4來實施強化部分形成步驟, 由晶圓載入(carry-in)機構(未顯示出)所運輸之半導體晶圓 2的保護組件3係放置在夾盤台41的上側表面(固持表面) 上,且半導體晶圓2係吸附-固持於夾盤台41上。在此, ' 參照圖5來解說由夾盤台41所固持之半導體晶圓2與構 成硏磨輪424之環狀磨石426之間的關係。夾盤台41之 φ 旋轉中心P 1和環狀磨石426之旋轉中心P2係互相偏心的 ,環狀磨石426之外徑係設定爲小於構成半導體晶圓2之 晶圓基板20的裝置區域220與剩餘區域230間之邊界 250的直徑,但是大於邊界250的半徑之尺寸。環狀磨石 426係適於通過夾盤台41的旋轉中心P1(亦即,半導體晶 圓2的中心)。 然後,在夾盤台41係以300 rpm之速度轉動於由箭 頭4 1a所指示的方向上的同時’硏磨輪424係以600 rpm φ 之速度轉動於由箭頭424a所指示的方向上,如圖4及5 所示,且硏磨輪424係向下移動,以使磨石426與晶圓基 板20的上側表面(背面)相接觸。然後,硏磨輪424係以 預定的硏磨饋進(feed)速度而硏磨地向下饋進預定的量。 ' 結果,在晶圓基板20的背面中’對應於裝置區域220之 區域被硏磨掉而形成預定厚度(例如,30 Vm)的圓形凹下 部分220b,並且也留下對應於外圍剩餘區域230之區域 ,藉以形成環狀的強化部分2 3 0 b ’如圖6所示。 如上所述’在具有環狀的強化部分23〇b形成於背面 -12- 200935575 的外圍部分之晶圓基板20中,所有形成於裝置區域220 中之裝置22皆出現在對應於形成有預定厚度之圓形凹下 部分220b的區域中。因此,形成於裝置區域220中之裝 置22並不存在於對應於環狀的強化部分23 0b之位置處。 因而,所有的裝置22皆能夠被製作成爲產品,使得良率 (yield rate)能夠增加。如同在此所注意到的,在受到強化 部分形成步驟之半導體晶圓2的晶圓基板20中,對應於 ❹ 外圍剩餘區域23 0之區域仍然做爲環狀的強化部分23 0b ’如圖7所示。因此,印刷於平坦表面23 2上,做爲形成 在外圍剩餘區域23 0之外圍末端部分處的晶體方向辨認標 記之辨識碼24繼續存在而並未消失。因此,辨識碼24能 夠被確認。 如果從晶圓基板20的厚度爲,舉例來說,700jum的 狀態實施上述之強化部分形成步驟,則需要相當的操作時 間。因此,可以在晶圓基板20的背面20b被完全硏磨, @ 以使厚度爲一半,舉例來說,350ym之後,實施強化部 分形成步驟。在此情況下,晶圓基板20的厚度變成一半 ’如圖8所示,且做爲形成在外圍剩餘區域230之外圍末 端部分處的晶體方向辨認標記之平坦表面232的一半被硏 磨掉。然而,如果辨識碼24被印刷於從平坦表面232之 在晶圓基板20的厚度方向上之中心朝向正面20a的範圍 中,如圖2(b)所示,則辨識碼24繼續存在,並且能夠被 確認。 以上面的方式受到強化部分形成步驟之半導體晶圓2 -13- 200935575 具有環狀的強化部分230b藉由適合的切 除且進一步被運送至分割步驟,而在分割 裝置區域22 0中之裝置22係沿著界道21 【圖式簡單說明】 圖1係做爲由本發明所構成之晶圓之 體視圖。 φ 圖2(a)及2(b)係分別放大顯示圖1所 之基本部件的剖面視圖和側視圖。 圖3係顯示其中保護組件係黏在圖1 圓之正面的狀態之立體視圖。 圖4係顯示用以硏磨圖1所示之半導 硏磨設備的立體視圖。 圖5係即將由圖4所示之硏磨設備所 形成步驟的解說圖形。 Q 圖6係正在執行半導體晶圓之圖5所 成步驟的剖面視圖。 圖7係正在執行半導體晶圓之圖5所 成步驟的立體視圖。 圖8係在圖1所示之半導體晶圓之背 一半厚度之後,正在執行半導體晶圓之圖 分形成步驟的立體視圖。 【主要元件符號說明】 割步驟來予以去 步驟中,形成在 而被分開° 半導體晶圓的立 示之半導體晶圓 所示之半導體晶 體晶圓之背面之 實施之強化部分 示之強化部分形 示之強化部分形 面被硏磨而減少 5所示之強化部 -14- 200935575 2 :半導體晶圓 2 0 :晶圓基板 2 0 a :正面 2〇b :背面 21 :界道 22 :裝置 220 :裝置區域 φ 230:外圍剩餘區域 2 3 1 :去角取面部分 2 3 2 :平坦表面 24 :辨識碼 3 :保護組件 4 :硏磨設備 41 :夾盤台 42 :硏磨機構 〇 421 :心軸外殼 422 :轉動心軸 423 :安裝器 424 :硏磨輪 425 :基底 426 :磨石 250 :邊界 220b :圓形凹下部分 23 0b :環狀的強化部分

Claims (1)

  1. 200935575 十、申請專利範圍 種晶圓’在圓形的晶圓基板之正面上具有多個裝 置形成於其中之裝置區域,以及包圍該裝置區域之外圍剩 餘區域, 其中’一去角取面部分係形成在晶圓基板之外圍剩餘 區域的外圍末端部分中,而去角取面部分的剖面形狀界定 一弧形表面於從該晶圓基板之正面到背面的範圍中, φ 一與該正面及該背面正交之平坦表面係形成在該去角 取面部分中,做爲顯示該晶圓基板之晶體方向的標記,及 用以載明晶圓基板之辨識碼被印刷在該平坦表面上。 2.如申請專利範圍第1項之晶圓,其中,該辨識碼$ 印刷在該平坦表面上,在該晶圓基板之厚度方向上,; 心與該正面之間的區域中。 ❹ -16-
TW097133749A 2007-09-04 2008-09-03 Wafer TW200935575A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007228812A JP2009064801A (ja) 2007-09-04 2007-09-04 ウエーハ

Publications (1)

Publication Number Publication Date
TW200935575A true TW200935575A (en) 2009-08-16

Family

ID=40406102

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097133749A TW200935575A (en) 2007-09-04 2008-09-03 Wafer

Country Status (5)

Country Link
US (1) US20090057841A1 (zh)
JP (1) JP2009064801A (zh)
KR (1) KR20090024627A (zh)
CN (1) CN101383339B (zh)
TW (1) TW200935575A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI699009B (zh) * 2015-10-27 2020-07-11 日商迪思科股份有限公司 Led基板之形成方法
TWI799604B (zh) * 2018-06-22 2023-04-21 日商迪思科股份有限公司 工件加工方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2483430B (en) * 2010-08-27 2014-08-20 Disco Corp Double-sided marking of semiconductor wafers and method of using a double-sided marked semiconductor wafer
JP2013055139A (ja) * 2011-09-01 2013-03-21 Disco Abrasive Syst Ltd ウエーハ及び識別マーク形成方法
JP5895676B2 (ja) * 2012-04-09 2016-03-30 三菱電機株式会社 半導体装置の製造方法
JP6672053B2 (ja) * 2016-04-18 2020-03-25 株式会社ディスコ ウェーハの加工方法
US10109475B2 (en) 2016-07-29 2018-10-23 Semiconductor Components Industries, Llc Semiconductor wafer and method of reducing wafer thickness with asymmetric edge support ring encompassing wafer scribe mark
JP7016032B2 (ja) 2019-09-24 2022-02-04 日亜化学工業株式会社 半導体素子の製造方法
CN111463111A (zh) * 2020-05-06 2020-07-28 哈尔滨科友半导体产业装备与技术研究院有限公司 一种边缘便于识别的无损单晶片及其标记方法和专用砂轮
CN111430333B (zh) * 2020-05-14 2023-06-09 上海果纳半导体技术有限公司 晶圆刻号及其形成方法
JP7464472B2 (ja) * 2020-07-17 2024-04-09 株式会社ディスコ 加工装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02278809A (ja) * 1989-04-20 1990-11-15 Hitachi Ltd 半導体ウェハ
JPH03248523A (ja) * 1990-02-27 1991-11-06 Sony Corp ウェハー
JP3580600B2 (ja) * 1995-06-09 2004-10-27 株式会社ルネサステクノロジ 半導体装置の製造方法およびそれに使用される半導体ウエハ並びにその製造方法
JPH10256105A (ja) * 1997-03-11 1998-09-25 Super Silicon Kenkyusho:Kk レーザマークを付けたウェーハ
US6268641B1 (en) * 1998-03-30 2001-07-31 Kabushiki Kaisha Toshiba Semiconductor wafer having identification indication and method of manufacturing the same
US6420792B1 (en) * 1999-09-24 2002-07-16 Texas Instruments Incorporated Semiconductor wafer edge marking
JP4626909B2 (ja) * 1999-10-26 2011-02-09 Sumco Techxiv株式会社 半導体ウエハ
KR100732571B1 (ko) * 1999-10-26 2007-06-27 사무코 테크시부 가부시키가이샤 반도체 웨이퍼의 마킹방법
US6482661B1 (en) * 2000-03-09 2002-11-19 Intergen, Inc. Method of tracking wafers from ingot
JP4071476B2 (ja) * 2001-03-21 2008-04-02 株式会社東芝 半導体ウェーハ及び半導体ウェーハの製造方法
SG122749A1 (en) * 2001-10-16 2006-06-29 Inst Data Storage Method of laser marking and apparatus therefor
CN1450592A (zh) * 2002-04-08 2003-10-22 矽统科技股份有限公司 晶圆辨识标号的制作方法
JP4034682B2 (ja) * 2002-10-21 2008-01-16 株式会社東芝 半導体ウェーハ及び半導体ウェーハ製造方法
US7192791B2 (en) * 2003-06-19 2007-03-20 Brooks Automation, Inc. Semiconductor wafer having an edge based identification feature
SG126885A1 (en) * 2005-04-27 2006-11-29 Disco Corp Semiconductor wafer and processing method for same
JP2007189093A (ja) * 2006-01-13 2007-07-26 Disco Abrasive Syst Ltd 半導体ウエーハ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI699009B (zh) * 2015-10-27 2020-07-11 日商迪思科股份有限公司 Led基板之形成方法
TWI799604B (zh) * 2018-06-22 2023-04-21 日商迪思科股份有限公司 工件加工方法

Also Published As

Publication number Publication date
US20090057841A1 (en) 2009-03-05
JP2009064801A (ja) 2009-03-26
KR20090024627A (ko) 2009-03-09
CN101383339A (zh) 2009-03-11
CN101383339B (zh) 2013-03-27

Similar Documents

Publication Publication Date Title
TW200935575A (en) Wafer
CN107305864B (zh) SiC晶片的加工方法
KR102163441B1 (ko) 웨이퍼의 가공 방법
US20150332911A1 (en) Method of processing wafer
JP5500942B2 (ja) ウエーハの加工方法
US20150332909A1 (en) Wafer processing method
JP2007096115A (ja) 半導体装置の製造方法
JP2008182015A (ja) ウエーハの研削方法
CN110634736B (zh) 被加工物的加工方法
JP2009176793A (ja) ウエーハの分割方法
KR20180005604A (ko) 반도체 디바이스 칩의 제조 방법
TWI660416B (zh) Wafer processing method and intermediate member
TWI263556B (en) Backside polishing method of semiconductor wafer
JP2010016146A (ja) 加工装置のチャックテーブル
JPH11307488A (ja) 半導体装置、その製造方法、加工ガイドおよびその加工装置
JP5313014B2 (ja) ウエーハの加工方法
JP2011054808A (ja) ウエーハの加工方法及び該加工方法により加工されたウエーハ
JP5936312B2 (ja) 半導体ウエーハの加工方法
JP2005109155A (ja) 半導体ウェーハの加工方法
JP5441587B2 (ja) ウエーハの加工方法
JP2012222310A (ja) ウェーハの加工方法
JP7258489B2 (ja) 半導体装置の製造方法及び製造装置
JP5318537B2 (ja) ウエーハの加工方法
TW201126586A (en) Wafer processing method
JP4675559B2 (ja) 積層ウェーハの加工方法