CN101383339B - 晶片 - Google Patents

晶片 Download PDF

Info

Publication number
CN101383339B
CN101383339B CN2008101714874A CN200810171487A CN101383339B CN 101383339 B CN101383339 B CN 101383339B CN 2008101714874 A CN2008101714874 A CN 2008101714874A CN 200810171487 A CN200810171487 A CN 200810171487A CN 101383339 B CN101383339 B CN 101383339B
Authority
CN
China
Prior art keywords
wafer
substrates
cognizance code
wafer substrates
back side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008101714874A
Other languages
English (en)
Other versions
CN101383339A (zh
Inventor
关家一马
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of CN101383339A publication Critical patent/CN101383339A/zh
Application granted granted Critical
Publication of CN101383339B publication Critical patent/CN101383339B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明是一种具有在圆形的晶片衬底的表面上形成多个器件的器件区域和围绕该器件区域的外周剩余区域的晶片，在晶片衬底的外周剩余区域的外周端部，从表面到背面形成了截面形状形成圆弧面的倒角部，在倒角部上形成垂直于表面和背面的平坦面，作为示出晶片衬底的结晶方位的标记，在平坦面上打印上用于特定晶片衬底的识别代码。

Description

晶片
技术领域
本发明涉及在晶片衬底的表面上形成IC、LSI等器件的半导体晶片等的晶片。
背景技术
在半导体器件制造工艺中，在大致圆板形状的晶片衬底的表面上，利用网状排列的被称作空白渠道(street)的分割预定线划分出多个区域，通过在该划分的区域中形成IC、LSI等器件，就构成了半导体晶片。这样构成的半导体晶片，通过沿着空白渠道切断来分割已形成了器件的区域，就制成了一个个的器件。此外，在蓝宝石(sapphire)衬底的表面上层叠了氮化镓系化合物半导体等的光器件晶片，也通过沿着空白渠道切断来将其分割为一个个的发光二极管、激光二极管等光器件，广泛利用在电气设备中。
如上所述地分割的晶片，在沿着空白渠道切断之前，通过磨削或刻蚀其背面，将其形成为规定的厚度。近年，为了达到电气设备的轻量化和小型化，要求将晶片的厚度形成在50μm以下。
但是，若将晶片的厚度形成在50μm以下，就容易破损，具有晶片的搬运等操作变得困难的问题。
为了解决上述问题，在日本特开2007—19461号公报中公开了一种晶片的加工方法，该方法通过磨削晶片背面的与器件区域相对应的区域，将器件区域的厚度形成为规定厚度，同时，使晶片背面的外周部分残留形成环形的加强部，就能够形成具有刚性的晶片。
但是，在晶片的外周形成有示出晶片的结晶方位的槽口，即使磨削晶片背面的与器件区域相对应的区域，使晶片背面的外周部分残留形成环形的加强部，槽口部分也是变得极薄，难以确保足够的强度。
为了解决上述问题，在日本特开2007—189093号公报中公开了一种晶片，该晶片由形成在晶片外周面上的圆弧面构成倒角部，利用该倒角部，在该倒角部上形成了垂直于表面和背面的平坦面，作为示出晶片的结晶方位的标记。
另一方面，在晶片上打印用于在制造过程中特定晶片的由条形码等构成的识别代码。如日本特开平11—135390号公报中公开的那样，将该识别代码打印在晶片的表面、背面或外周面上。
但是，在晶片的背面打印了识别代码的情况下，具有若为了将晶片形成为规定的厚度而磨削晶片的背面，则打印上的识别代码就消失了的问题。
此外，若将识别代码印在晶片的表面上，就有限制了形成器件的区域，同时，在为了将晶片形成为规定的厚度而磨削晶片的背面时，若在晶片的表面上粘贴被称为BG带的保护带，就不能够识别识别代码的问题。
此外，若在晶片的外周面上打印识别代码，则由于晶片的外周面形成了由圆弧面构成的倒角部，因此，有难以打印上识别代码，并且在读取识别代码时有可能误识别。
再有，若在形成在晶片外周的示出结晶方位的定位平面上打印识别代码，则虽然解决了上述问题，但是，设置了定位平面的晶片其形成器件的区域减少了，因此在生产率方面有问题。特别是在磨削晶片背面上的与器件区域相对应的区域，将器件区域的厚度形成为规定厚度，同时使晶片背面上的外周部分残留形成环形的加强部的情况下，由于必须要在不涉及到定位平面的范围中形成环形的加强部，因此，器件区域变小了，能够形成的器件减少了。
发明内容
本发明的目的在于提供一种用于特定晶片的识别代码不会因为背面的磨削而消失，不限制器件区域，并且能够不误识别地读取所打印的识别代码的晶片。
为了达到上述目的，根据本发明提供一种晶片，该晶片具有在圆形的晶片衬底的表面上形成多个器件的器件区域和围绕该器件区域的外周剩余区域，其特征在于，
在晶片衬底的该外周剩余区域的外周端部，从表面到背面形成有截面形状为圆弧面的倒角部，在该倒角部上形成垂直于表面和背面的平坦面，作为示出晶片衬底的结晶方位的标记，在该平坦面上打印用于特定晶片衬底的识别代码。
优选从上述平坦面的晶片衬底的厚度方向中心向表面侧打印上述识别代码。
本发明的晶片，由于在晶片衬底的外周剩余区域的外周端部形成倒角部，在倒角部形成作为结晶方位识别标记的平坦面，因此，与现有的作为结晶方位识别标记的槽口和定位平面相比，从外周面的切进量极小，因此，即使扩大器件区域，也能够充分确保外周剩余区域的宽度。从而，能够扩大器件区域，因此能够增大器件的生产数量。此外，由于作为结晶方位识别标记的平坦面构成了垂直于晶片衬底的表面和背面的面，因此，准确地反射从侧面射入的光线，从而，能够准确地识别，能够充分起到作为结晶方位识别标记的作用。另外，由于在上述平坦面上打印用于特定晶片衬底的识别代码，因此，打印容易，并且在读取所印的识别代码时也不会误识别。此外，由于在晶片衬底的外周剩余区域的外周端部形成倒角，在形成在倒角部的作为结晶方位识别标记的平坦面上打印用于特定晶片衬底的识别代码，因此，即使磨削晶片衬底的背面，识别代码也不消失。
附图说明
图1是根据本发明构成的作为晶片的半导体晶片的斜视图。
图2(a)和(b)是放大示出图1所示的半导体晶片的主要部分的剖面图和侧视图。
图3是示出在图1所示的半导体晶片的表面上粘贴了保护部件的状态的斜视图。
图4是用于磨削图1所示的半导体晶片的背面的磨削装置的斜视图。
图5是利用图4所示的磨削装置所实施的加强部形成工艺的说明图。
图6是实施了图5所示的加强部形成工艺后的半导体晶片的剖面图。
图7是实施了图5所示的加强部形成工艺后的半导体晶片的斜视图。
图8是在磨削图1所示的半导体晶片的背面形成为一半厚度之后，实施了图5所示的加强部形成工艺后的半导体晶片的斜视图。
具体实施方式
以下，参照附图，关于根据本发明构成的晶片的最佳实施方式详细地进行说明。
图1中示出了根据本发明构成的作为晶片的半导体晶片的斜视图。图1中示出的半导体晶片2，在由例如厚度为700μm的硅构成的晶片衬底20的表面20a上，格子状排列着多条空白渠道21，同时，在由该多条空白渠道21划分的多个区域中形成了IC、LSI等器件22。这样形成的晶片衬底20具有形成多个器件22的器件区域220和围绕该器件区域220的外周剩余区域230。此外，为了防止由于不小心受到的冲击而产生破裂和破碎，如图2(a)所示，在晶片衬底20的外周端部、即外周剩余区域230的外周端部，从表面20a到背面20b形成了截面形状为圆弧面的倒角部231。如图2(b)所示，在该倒角部231中，在规定部位上形成了作为示出晶片衬底20的结晶方位识别标记的平坦面232。
在形成在晶片衬底20的外周剩余区域230的外周端部的倒角部231的范围中，形成作为上述结晶方位识别代码的平坦面232，并形成为垂直于晶片衬底20的表面20a和背面20b。在例如晶片衬底20的外径是200mm的情况下，在距最外周的深度(H)是0.5mm的位置中，该平坦面232为长径(D)大约是10mm的椭圆形。由于这样地在形成在晶片衬底20的外周剩余区域230的外周端部的倒角部231的范围中形成作为结晶方位识别代码的平坦面232，因此，与现有的作为结晶方位识别标记的槽口和定位平面相比，从外周面的切进量极小，因此，即使扩大器件区域220，也能够充分确保外周剩余区域230的宽度。从而，能够扩大器件区域220，因此能够增大器件的生产数量。此外，由于作为结晶方位识别标记的平坦面232构成了垂直于晶片衬底的表面20a和背面20b的面，因此，准确地反射从侧面射入的光线，从而，能够准确地识别，能够充分起到作为结晶方位识别标记的作用。这样地在形成了作为结晶方位识别标记的平坦面232的晶片基板20的表面20a上形成上述的多个器件22，但这时将格子状的空白渠道21形成为与平坦面232平行或正交的方向。
在此，关于形成在上述晶片衬底20的外周端部、即外周剩余区域230的外周端部的作为结晶方位识别标记的平坦面232的形成方法的一个实施方式进行说明。
将由硅等半导体材料构成的圆柱状的坯料分段切片制成晶片衬底20，但在切片之前的坯料的外周面中，在应该形成与结晶方位相对应的结晶方位识别标记的圆周方向的规定部位上，按照规定宽度(在上述的例子中是大约10mm)形成沿着轴方向延伸成带状的平坦面。接着，在将坯料切成片形成了圆形的晶片衬底之后，倒角加工该晶片衬底的外周端部，形成为截面形状为圆弧面的倒角部231。其结果，形成在圆形晶片衬底的外周面上的带状平坦面成为椭圆形。
在如上所述形成的、形成在晶片衬底20的外周端部、即外周剩余区域230的外周端部的作为结晶方位识别标记的平坦面232上，如图2(b)所示地，利用现有周知的打印方法，打印上由用于特定晶片衬底的条形码等构成的识别代码24。由于这样地在平坦面232上打印识别代码24，因此，打印容易，并且在读取所印的识别代码24时也不误识别。此外，如图2(b)所示地，期望从上述平坦面232的晶片衬底20的厚度方向中心开始向表面20a侧打印识别代码24。
在这样地形成在上述晶片衬底20的外周端部、即外周剩余区域230的外周端部的作为结晶方位识别标记的平坦面232上打印了用于特定晶片的识别代码24之后，在晶片衬底20的表面20a上形成上述多个器件22。
下面，关于在如上所述地构成的半导体晶片2的晶片衬底20的背面20b中，磨削与器件区域220相对应的全部区域并形成为规定厚度，同时，在与外周剩余区域230相对应的区域中形成环形加强部的加工方法进行说明。
首先，如图3所示，在半导体晶片2的晶片衬底20的表面20a上粘贴保护部件3(保护部件粘贴工艺)。从而，半导体晶片2就成为晶片衬底20的背面20b露出的形态。
若实施了保护部件粘贴工艺，就实施加强部形成工艺，所述加强部形成工艺是磨削晶片衬底20的背面20b的与器件区域220相对应的区域，将器件区域220的厚度形成为规定厚度，同时，使晶片衬底20的背面20b的与外周剩余区域230相对应的区域残留形成环形的加强部。利用图4所示的磨削装置实施该加强部形成工艺。
图4中示出的磨削装置4具有保持作为被加工物的晶片的卡盘台41和磨削该卡盘台41上保持的晶片的加工面的磨削装置42。卡盘台41将晶片吸引并保持在其上面，使晶片按照图4中箭头41a所示的方向旋转。磨削装置42具有轴套421、旋转轴422、安装在该旋转轴422下端的支架423和安装在该支架423下面的磨削轮424，所述旋转轴422自由旋转地支持在上述轴套421上，利用未图示的旋转驱动机构使旋转轴422旋转。该磨削轮424由圆板状的基台425和环形安装在该基台425下面的磨削砂轮426构成，基台425安装在支架423的下面。
要使用上述的磨削装置4实施加强部形成工艺，就要在卡盘台41的上面(保持面)载置已由未图示的晶片搬入装置搬运来的上述半导体晶片2的保护部件3侧，将半导体晶片2吸引并保持在卡盘台41上。在此，参照图5，关于保持在卡盘台41上的半导体晶片2与构成磨削轮424的环形磨削砂轮426的关系进行说明。卡盘台41的旋转中心P1与环形的磨削砂轮426的旋转中心P2偏心，设定环形磨削砂轮426的外径为，小于构成半导体晶片2的晶片衬底20的器件区域220与剩余区域230的边界线250的直径、大于边界线250的半径的尺寸，环形的磨削砂轮426通过卡盘台41的旋转中心P1(半导体晶片2的中心)。
接着，如图4和图5所示，一边以300rpm向箭头41a所示方向旋转卡盘台41，一边以6000rpm向箭头424a所示方向旋转磨削轮424，同时，向下方移动磨削轮424，使磨削砂轮426与晶片衬底20的上表面(背面)接触。然后，以规定的磨削进送速度，向下方磨削进送磨削砂轮426以规定量。其结果，如图6所示，在晶片衬底20的背面，磨削去除与器件区域220相对应的区域，形成为规定厚度(例如30μm)的圆形的凹部220b，同时，剩余与外周剩余区域230相对应的区域，形成为环形的加强部230b。
在如上所述地在背面外周部中形成了环形加强部230b的晶片衬底20中，形成在器件区域220的器件22就全部存在于与形成了规定厚度的圆形凹部220b相对应的区域中。从而，形成在器件区域220的器件22不存在于与环形的加强部230b相对应的位置中，因此，能够使全部器件22都成为产品，从而能够提高成品率。由于这样地实施了加强部形成工艺后的半导体晶片2的晶片衬底20如图7所示，残留了与外周剩余区域230相对应的区域，作为环形的加强部230b，因此，形成在外周剩余区域230的外周端部的作为结晶方位识别标记的平坦面232上所打印的识别代码24不会消失而残留下来，因此就能够确认识别代码24。
再有，若从晶片衬底20的厚度例如是700μm的状态开始实施上述的加强部形成工艺，就需要相当的操作时间。从而，也可以在将晶片衬底20的背面20b整面磨削形成为厚度例如一半的350μm之后，实施加强部形成工艺。该情况下，如图8所示，晶片衬底20的厚度成为一半，形成在外周剩余区域230的外周端部的作为结晶方位识别标记的平坦面232被磨削去掉了一半，但如上述图2(b)所示，若在平坦面232的从晶片衬底20的厚度方向中心向表面20a侧打印识别代码24，就能够残留识别代码24进行确认。
如上所述地将实施了加强部形成工艺的半导体晶片2，利用适当的切断工艺，去除掉环形的加强部230b，进一步送到沿着空白渠道21分割器件区域220形成的器件22的分割工艺中。

Claims (1)

1.一种晶片，在圆形的晶片衬底的表面上具有形成多个器件的器件区域和围绕该器件区域的外周剩余区域，其特征在于，
在晶片衬底的该外周剩余区域的外周端部，从表面到背面形成有截面形状为圆弧面的倒角部，在该倒角部上形成有垂直于表面和背面的平坦面来作为示出晶片衬底的结晶方位的标记，在该平坦面上打印有用于特定晶片衬底的识别代码，从该平坦面的晶片衬底的厚度方向中心仅向表面侧打印有上述识别代码。
CN2008101714874A 2007-09-04 2008-09-04 晶片 Active CN101383339B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP228812/2007 2007-09-04
JP2007228812A JP2009064801A (ja) 2007-09-04 2007-09-04 ウエーハ

Publications (2)

Publication Number Publication Date
CN101383339A CN101383339A (zh) 2009-03-11
CN101383339B true CN101383339B (zh) 2013-03-27

Family

ID=40406102

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101714874A Active CN101383339B (zh) 2007-09-04 2008-09-04 晶片

Country Status (5)

Country Link
US (1) US20090057841A1 (zh)
JP (1) JP2009064801A (zh)
KR (1) KR20090024627A (zh)
CN (1) CN101383339B (zh)
TW (1) TW200935575A (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2483430B (en) * 2010-08-27 2014-08-20 Disco Corp Double-sided marking of semiconductor wafers and method of using a double-sided marked semiconductor wafer
JP2013055139A (ja) * 2011-09-01 2013-03-21 Disco Abrasive Syst Ltd ウエーハ及び識別マーク形成方法
JP5895676B2 (ja) * 2012-04-09 2016-03-30 三菱電機株式会社 半導体装置の製造方法
JP6661330B2 (ja) * 2015-10-27 2020-03-11 株式会社ディスコ Ｌｅｄ基板の形成方法
JP6672053B2 (ja) * 2016-04-18 2020-03-25 株式会社ディスコ ウェーハの加工方法
US10109475B2 (en) 2016-07-29 2018-10-23 Semiconductor Components Industries, Llc Semiconductor wafer and method of reducing wafer thickness with asymmetric edge support ring encompassing wafer scribe mark
JP7068064B2 (ja) * 2018-06-22 2022-05-16 株式会社ディスコ 被加工物の加工方法
JP7016032B2 (ja) 2019-09-24 2022-02-04 日亜化学工業株式会社 半導体素子の製造方法
CN111463111A (zh) * 2020-05-06 2020-07-28 哈尔滨科友半导体产业装备与技术研究院有限公司 一种边缘便于识别的无损单晶片及其标记方法和专用砂轮
CN111430333B (zh) * 2020-05-14 2023-06-09 上海果纳半导体技术有限公司 晶圆刻号及其形成方法
JP7464472B2 (ja) * 2020-07-17 2024-04-09 株式会社ディスコ 加工装置
US20220108903A1 (en) * 2020-10-01 2022-04-07 Disco Corporation Processing apparatus

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1450592A (zh) * 2002-04-08 2003-10-22 矽统科技股份有限公司 晶圆辨识标号的制作方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02278809A (ja) * 1989-04-20 1990-11-15 Hitachi Ltd 半導体ウェハ
JPH03248523A (ja) * 1990-02-27 1991-11-06 Sony Corp ウェハー
JP3580600B2 (ja) * 1995-06-09 2004-10-27 株式会社ルネサステクノロジ 半導体装置の製造方法およびそれに使用される半導体ウエハ並びにその製造方法
JPH10256105A (ja) * 1997-03-11 1998-09-25 Super Silicon Kenkyusho:Kk レーザマークを付けたウェーハ
US6268641B1 (en) * 1998-03-30 2001-07-31 Kabushiki Kaisha Toshiba Semiconductor wafer having identification indication and method of manufacturing the same
US6420792B1 (en) * 1999-09-24 2002-07-16 Texas Instruments Incorporated Semiconductor wafer edge marking
KR100732571B1 (ko) * 1999-10-26 2007-06-27 사무코 테크시부 가부시키가이샤 반도체 웨이퍼의 마킹방법
JP4626909B2 (ja) * 1999-10-26 2011-02-09 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウエハ
US6482661B1 (en) * 2000-03-09 2002-11-19 Intergen, Inc. Method of tracking wafers from ingot
JP4071476B2 (ja) * 2001-03-21 2008-04-02 株式会社東芝 半導体ウェーハ及び半導体ウェーハの製造方法
SG122749A1 (en) * 2001-10-16 2006-06-29 Inst Data Storage Method of laser marking and apparatus therefor
JP4034682B2 (ja) * 2002-10-21 2008-01-16 株式会社東芝 半導体ウェーハ及び半導体ウェーハ製造方法
US7192791B2 (en) * 2003-06-19 2007-03-20 Brooks Automation, Inc. Semiconductor wafer having an edge based identification feature
SG126885A1 (en) * 2005-04-27 2006-11-29 Disco Corp Semiconductor wafer and processing method for same
JP2007189093A (ja) * 2006-01-13 2007-07-26 Disco Abrasive Syst Ltd 半導体ウエーハ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1450592A (zh) * 2002-04-08 2003-10-22 矽统科技股份有限公司 晶圆辨识标号的制作方法

Also Published As

Publication number Publication date
JP2009064801A (ja) 2009-03-26
CN101383339A (zh) 2009-03-11
TW200935575A (en) 2009-08-16
KR20090024627A (ko) 2009-03-09
US20090057841A1 (en) 2009-03-05

Similar Documents

Publication Publication Date Title
CN101383339B (zh) 晶片
JP4634950B2 (ja) ウエーハの保持機構
CN101345201B (zh) 晶片的加工方法
US6890836B2 (en) Scribe street width reduction by deep trench and shallow saw cut
US7999348B2 (en) Technique for stable processing of thin/fragile substrates
TW200529308A (en) Method for dicing semiconductor wafer into chips
US9941166B2 (en) Method of processing a substrate
US20110097852A1 (en) Wafer processing method without occurrence of damage to device area
CN103084950A (zh) 晶片加工方法
CN102403204A (zh) 晶片的加工方法
KR20140133451A (ko) 웨이퍼 절삭 방법
JP4354769B2 (ja) ウェーハの研磨方法
JP5068705B2 (ja) 加工装置のチャックテーブル
JP2008140874A (ja) テープ拡張装置
JP4833629B2 (ja) ウエーハの加工方法および研削装置
KR20200014195A (ko) 칩 제조 방법
CN100580872C (zh) 晶片的制造方法与多项目晶片
JP5441587B2 (ja) ウエーハの加工方法
US20040235272A1 (en) Scribe street width reduction by deep trench and shallow saw cut
JP4408399B2 (ja) 切削ブレードの製造方法
KR102069905B1 (ko) 포토마스크의 제조 방법
JP2006294855A (ja) 半導体ウエハのバックグラインディング加工方法と装置
JP7137242B2 (ja) ＧａＮ基板の分断方法
JP2011071287A (ja) ウエーハの加工方法
JP2008130929A (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant