JP2000003889A - 半導体ウエハおよび半導体装置の製造方法 - Google Patents
半導体ウエハおよび半導体装置の製造方法Info
- Publication number
- JP2000003889A JP2000003889A JP11089326A JP8932699A JP2000003889A JP 2000003889 A JP2000003889 A JP 2000003889A JP 11089326 A JP11089326 A JP 11089326A JP 8932699 A JP8932699 A JP 8932699A JP 2000003889 A JP2000003889 A JP 2000003889A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- slope portion
- portion extending
- semiconductor
- identification mark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/959—Mechanical polishing of wafer
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Dicing (AREA)
- Laser Beam Processing (AREA)
Abstract
(57)【要約】
【課題】 識別表示１６が形成されている半導体ウエハ
において、半導体ウエハをチップに切断する工程時まで
識別表示１６が明瞭に認識できるようにする。 【解決手段】 識別表示１６を半導体ウエハの側面１４
に形成したので、半導体回路を形成するための種々の処
理工程が繰り返し行われても、あるいは半導体ウエハ１
２の裏面へのラッピング処理によっても識別表示１６は
消失したりあるいは不明瞭になることがなくなるので、
半導体ウエハ１２をチップに切断する工程時まで、識別
表示１６を明瞭に認識することができる。
において、半導体ウエハをチップに切断する工程時まで
識別表示１６が明瞭に認識できるようにする。 【解決手段】 識別表示１６を半導体ウエハの側面１４
に形成したので、半導体回路を形成するための種々の処
理工程が繰り返し行われても、あるいは半導体ウエハ１
２の裏面へのラッピング処理によっても識別表示１６は
消失したりあるいは不明瞭になることがなくなるので、
半導体ウエハ１２をチップに切断する工程時まで、識別
表示１６を明瞭に認識することができる。
Description
【０００１】
【発明の属する技術分野】この発明は、識別表示を有す
る半導体ウエハおよびその半導体装置の製造方法に関す
る。
る半導体ウエハおよびその半導体装置の製造方法に関す
る。
【０００２】
【従来の技術】従来、半導体ウエハには半導体ウエハ個
々を識別するために、半導体ウエハ上への半導体回路の
形成処理以前に個々の半導体ウエハ毎に数字あるいはバ
ーコード等による個別の識別表示が付される。そしてそ
の表示は、従来、半導体ウエハの表面あるいは裏面に通
常レーザー光の照射による半導体ウエハへの彫り込みに
よってなされている。しかしながら、半導体ウエハに
は、その後、各チップ領域に半導体回路を形成するため
に、種々の処理工程が繰り返し行われる。そしてこの処
理工程を経ることにより識別表示は消失あるいは不明瞭
となり、そのため識別表示の認識が困難となる。
々を識別するために、半導体ウエハ上への半導体回路の
形成処理以前に個々の半導体ウエハ毎に数字あるいはバ
ーコード等による個別の識別表示が付される。そしてそ
の表示は、従来、半導体ウエハの表面あるいは裏面に通
常レーザー光の照射による半導体ウエハへの彫り込みに
よってなされている。しかしながら、半導体ウエハに
は、その後、各チップ領域に半導体回路を形成するため
に、種々の処理工程が繰り返し行われる。そしてこの処
理工程を経ることにより識別表示は消失あるいは不明瞭
となり、そのため識別表示の認識が困難となる。
【０００３】図1４および図１５には、チップパターン
１０２および識別表示１６が表面に形成された従来の半
導体ウエハ１０４が示されている。識別表示１６は、レ
ーザー光の照射により半導体ウエハ１０４への彫り込み
により形成されている。識別表示１６を有する半導体ウ
エハ表面上に例えば層膜（単層または多層）たとえば絶
縁膜１０６が形成されている。図1４は、レーザー光の
照射により表面に彫り込みすなわち識別表示１６の形成
された半導体ウエハ１０４の平面を示す図、図1５は図1
4の半導体ウエハ表面の彫り込み部すなわち識別表示１
６部の一部の拡大断面図である。図1５の断面図に示さ
れるように、レーザー光による彫り込みは半導体ウエハ
１０４の表面に対しほぼ垂直に掘られていてその輪郭は
明瞭であり、絶縁膜１０６形成以前は表示を正確に読み
とることができる。しかしながら、半導体ウエハ表面上
に絶縁膜１０６が形成された場合、絶縁膜１０６表面に
半導体ウエハ表面の彫り込み部の輪郭を正確に反映させ
ることは困難であり、絶縁膜１０６表面に反映される輪
郭は角部の緩んだ不明瞭なものとなってしまう。そのた
め、薄膜形成後は表示の正確な読みとりは困難となる。
すなわち、たとえば、絶縁膜１０６がCVD技術により形
成されると溝部の輪郭がくずれてしまって絶縁膜１０６
の輪郭は、図1５の断面図に示されるように、全体とし
てなだらかな山形になり、基板の表面に形成された彫り
込みの輪郭は不明瞭となってしまい、正確な読みとりが
困難となってしまう。
１０２および識別表示１６が表面に形成された従来の半
導体ウエハ１０４が示されている。識別表示１６は、レ
ーザー光の照射により半導体ウエハ１０４への彫り込み
により形成されている。識別表示１６を有する半導体ウ
エハ表面上に例えば層膜（単層または多層）たとえば絶
縁膜１０６が形成されている。図1４は、レーザー光の
照射により表面に彫り込みすなわち識別表示１６の形成
された半導体ウエハ１０４の平面を示す図、図1５は図1
4の半導体ウエハ表面の彫り込み部すなわち識別表示１
６部の一部の拡大断面図である。図1５の断面図に示さ
れるように、レーザー光による彫り込みは半導体ウエハ
１０４の表面に対しほぼ垂直に掘られていてその輪郭は
明瞭であり、絶縁膜１０６形成以前は表示を正確に読み
とることができる。しかしながら、半導体ウエハ表面上
に絶縁膜１０６が形成された場合、絶縁膜１０６表面に
半導体ウエハ表面の彫り込み部の輪郭を正確に反映させ
ることは困難であり、絶縁膜１０６表面に反映される輪
郭は角部の緩んだ不明瞭なものとなってしまう。そのた
め、薄膜形成後は表示の正確な読みとりは困難となる。
すなわち、たとえば、絶縁膜１０６がCVD技術により形
成されると溝部の輪郭がくずれてしまって絶縁膜１０６
の輪郭は、図1５の断面図に示されるように、全体とし
てなだらかな山形になり、基板の表面に形成された彫り
込みの輪郭は不明瞭となってしまい、正確な読みとりが
困難となってしまう。
【０００４】図1６は図14の断面構造において、絶縁膜
１０６の表面がＣＭＰ処理され、さらにその上にたとえ
ばＡｌからなる金属膜１０８が形成された場合が示され
ている。この場合には、絶縁膜１０６の表面がＣＭＰ処
理により平坦化されているので、絶縁膜１０６の上に形
成された金属膜の表面も平坦となる。したがって、この
ようにＣＭＰ処理がなされた場合には、金属膜上では識
別表示１６すなわち彫り込み部の輪郭は消失してしま
い、識別表示１６の読みとりは不可能となる。
１０６の表面がＣＭＰ処理され、さらにその上にたとえ
ばＡｌからなる金属膜１０８が形成された場合が示され
ている。この場合には、絶縁膜１０６の表面がＣＭＰ処
理により平坦化されているので、絶縁膜１０６の上に形
成された金属膜の表面も平坦となる。したがって、この
ようにＣＭＰ処理がなされた場合には、金属膜上では識
別表示１６すなわち彫り込み部の輪郭は消失してしま
い、識別表示１６の読みとりは不可能となる。
【０００５】図１７は、RIE処理および／またはCMP処理
のローデイング効果を最小にするために半導体ウエハ表
面の全面にわたってチップパターン１０２を形成した場
合の半導体ウエハ表面を示している。チップパターンを
このように半導体ウエハ表面の全面にわたって形成する
と、半導体ウエハ表面への半導体回路の形成処理工程が
進行するにつれて、チップパターンの形成以前に半導体
ウエハ表面に形成された識別表示１６の彫り込みの輪郭
が不明瞭となり、識別表示１６の正確な読みとりが困難
となる。
のローデイング効果を最小にするために半導体ウエハ表
面の全面にわたってチップパターン１０２を形成した場
合の半導体ウエハ表面を示している。チップパターンを
このように半導体ウエハ表面の全面にわたって形成する
と、半導体ウエハ表面への半導体回路の形成処理工程が
進行するにつれて、チップパターンの形成以前に半導体
ウエハ表面に形成された識別表示１６の彫り込みの輪郭
が不明瞭となり、識別表示１６の正確な読みとりが困難
となる。
【０００６】図１８は、半導体ウエハ表面に彫り込みの
形成された半導体ウエハ表面の平面図、図１９は、その
彫り込み部の一部の拡大断面図である。半導体ウエハ１
０４の表面にレーザー光の照射により彫り込みが形成さ
れた場合、図１９に示すように、彫り込み部には、実際
には、溝のみでなくバンプ（隆起）２０２も形成され
る。バンプ２０２により後工程でのＣＭＰ処理における
平坦化の均一性が低下してしまう。即ち、研磨装置の研
磨パッド（図示せず）が彫り込み部のバンプ２０２に当
接研磨する時バンプ２０２の高さのために研磨パッドは
バンプ２０２周辺の半導体ウエハ１０４裏面部分には当
接せずあるいは緩くしか当接しないので、そのためバン
プ２０２周辺の半導体ウエハ表面部分にアンダーポリッ
シュ２０４が生じてしまう。また、このように、バンプ
のある半導体ウエハは、半導体ウエハをステッパー内の
ステージに吸着した際にバンプのある半導体ウエハ部分
が浮き上がることになり、リソグラフィーにおける光ビ
ームの焦点ボケを生じる。
形成された半導体ウエハ表面の平面図、図１９は、その
彫り込み部の一部の拡大断面図である。半導体ウエハ１
０４の表面にレーザー光の照射により彫り込みが形成さ
れた場合、図１９に示すように、彫り込み部には、実際
には、溝のみでなくバンプ（隆起）２０２も形成され
る。バンプ２０２により後工程でのＣＭＰ処理における
平坦化の均一性が低下してしまう。即ち、研磨装置の研
磨パッド（図示せず）が彫り込み部のバンプ２０２に当
接研磨する時バンプ２０２の高さのために研磨パッドは
バンプ２０２周辺の半導体ウエハ１０４裏面部分には当
接せずあるいは緩くしか当接しないので、そのためバン
プ２０２周辺の半導体ウエハ表面部分にアンダーポリッ
シュ２０４が生じてしまう。また、このように、バンプ
のある半導体ウエハは、半導体ウエハをステッパー内の
ステージに吸着した際にバンプのある半導体ウエハ部分
が浮き上がることになり、リソグラフィーにおける光ビ
ームの焦点ボケを生じる。
【０００７】図２０は、レーザー光の照射により半導体
ウエハ１０４の裏面に彫り込みによる識別表示１６の形
成された半導体ウエハ１０４をその側面から見た図であ
る。半導体ウエハ１０４の裏面は、しかしながら、パッ
ケージングに先立ってラッピング処理(バックサイド グ
ラインデイング)が施され、このラッピング処理によ
り、半導体ウエハ１０４（例えばシリコン基板）は通常
例えば７２５μm程度の厚さのものが３００μm程度の厚
さにまで薄くされる。このラッピング処理により、彫り
込みによる識別表示１６は完全に消失されてしまい、半
導体ウエハ１０４のチップへの切断分離工程時まで残存
させることができない。
ウエハ１０４の裏面に彫り込みによる識別表示１６の形
成された半導体ウエハ１０４をその側面から見た図であ
る。半導体ウエハ１０４の裏面は、しかしながら、パッ
ケージングに先立ってラッピング処理(バックサイド グ
ラインデイング)が施され、このラッピング処理によ
り、半導体ウエハ１０４（例えばシリコン基板）は通常
例えば７２５μm程度の厚さのものが３００μm程度の厚
さにまで薄くされる。このラッピング処理により、彫り
込みによる識別表示１６は完全に消失されてしまい、半
導体ウエハ１０４のチップへの切断分離工程時まで残存
させることができない。
【０００８】
【発明が解決しようとする課題】以上のように、識別表
示を半導体ウエハの表面に形成した場合には、半導体回
路を形成するための半導体ウエハ表面上へのその後の処
理工程により半導体ウエハ表面の彫り込みの輪郭が消失
あるいは不明瞭となり識別表示の読みとりは困難とな
る。また一方、識別表示を半導体ウエハの裏面に形成し
た場合には、パッケージングに先立つ半導体ウエハ裏面
のラッピング処理により彫り込みによる識別表示は完全
に消失されてしまい識別表示の読みとりは不可能とな
る。
示を半導体ウエハの表面に形成した場合には、半導体回
路を形成するための半導体ウエハ表面上へのその後の処
理工程により半導体ウエハ表面の彫り込みの輪郭が消失
あるいは不明瞭となり識別表示の読みとりは困難とな
る。また一方、識別表示を半導体ウエハの裏面に形成し
た場合には、パッケージングに先立つ半導体ウエハ裏面
のラッピング処理により彫り込みによる識別表示は完全
に消失されてしまい識別表示の読みとりは不可能とな
る。
【０００９】この発明は、上述の事情に鑑みなされたも
のであり、その目的は、半導体回路を形成するための半
導体ウエハ表面上への処理工程を経ても、また半導体ウ
エハ裏面のラッピング処理工程を経ても、半導体ウエハ
を識別するための識別表示が消失あるいは不明瞭となる
ことなく、それにより、半導体ウエハをチップに切断分
離するまで彫り込みによる識別表示を明瞭に認識するこ
とができる、識別表示を有する半導体ウエハおよびその
半導体装置の製造方法を提供することである。
のであり、その目的は、半導体回路を形成するための半
導体ウエハ表面上への処理工程を経ても、また半導体ウ
エハ裏面のラッピング処理工程を経ても、半導体ウエハ
を識別するための識別表示が消失あるいは不明瞭となる
ことなく、それにより、半導体ウエハをチップに切断分
離するまで彫り込みによる識別表示を明瞭に認識するこ
とができる、識別表示を有する半導体ウエハおよびその
半導体装置の製造方法を提供することである。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、この発明では、半導体ウエハを識別するための識別
表示を半導体ウエハの選択された側面部分に形成してい
る。
に、この発明では、半導体ウエハを識別するための識別
表示を半導体ウエハの選択された側面部分に形成してい
る。
【００１１】この発明は、半導体ウエハの選択された側
面部分に半導体ウエハ識別表示を形成する工程と、前記
半導体ウエハのチップ領域部分に半導体回路を形成する
ための一連の処理工程と、前記一連の処理工程の各処理
工程毎に実行後、正常に処理されたかあるいは欠陥が生
じたか否かの検査を行うとともに半導体ウエハの前記識
別表示を認識して半導体ウエハの識別を行い、欠陥が生
じた半導体ウエハを検出する工程と、半導体ウエハの前
記チップ領域部分に半導体回路を形成した後半導体ウエ
ハを半導体チップに切断分離する工程と、からなること
を特徴とする半導体装置の製造方法を提供する。
面部分に半導体ウエハ識別表示を形成する工程と、前記
半導体ウエハのチップ領域部分に半導体回路を形成する
ための一連の処理工程と、前記一連の処理工程の各処理
工程毎に実行後、正常に処理されたかあるいは欠陥が生
じたか否かの検査を行うとともに半導体ウエハの前記識
別表示を認識して半導体ウエハの識別を行い、欠陥が生
じた半導体ウエハを検出する工程と、半導体ウエハの前
記チップ領域部分に半導体回路を形成した後半導体ウエ
ハを半導体チップに切断分離する工程と、からなること
を特徴とする半導体装置の製造方法を提供する。
【００１２】前記半導体ウエハの選択された側面部分は
半導体ウエハを薄厚化するため半導体ウエハ裏面から研
削処理した後も残存する、半導体ウエハの側面部分であ
ってもよい。
半導体ウエハを薄厚化するため半導体ウエハ裏面から研
削処理した後も残存する、半導体ウエハの側面部分であ
ってもよい。
【００１３】前記半導体ウエハの側面は表面から延びる
表面側斜面部分と、裏面から延びる裏面側斜面部分と、
表面から延びる前記表面側斜面部分と裏面から延びる前
記裏面側斜面部分との間に存在する周面部分とを有して
おり、前記選択された側面部分は表面から延びる前記表
面側斜面部分であってもよい。
表面側斜面部分と、裏面から延びる裏面側斜面部分と、
表面から延びる前記表面側斜面部分と裏面から延びる前
記裏面側斜面部分との間に存在する周面部分とを有して
おり、前記選択された側面部分は表面から延びる前記表
面側斜面部分であってもよい。
【００１４】前記半導体ウエハの側面は表面から延びる
表面側斜面部分と、裏面から延びる裏面側斜面部分と、
表面から延びる前記表面側斜面部分と裏面から延びる前
記裏面側斜面部分との間の周面部分とを有しており、前
記選択された側面部分は、前記周面部分の、表面から延
びる前記表面側斜面部分に近い側の部分であってもよ
い。
表面側斜面部分と、裏面から延びる裏面側斜面部分と、
表面から延びる前記表面側斜面部分と裏面から延びる前
記裏面側斜面部分との間の周面部分とを有しており、前
記選択された側面部分は、前記周面部分の、表面から延
びる前記表面側斜面部分に近い側の部分であってもよ
い。
【００１５】前記識別表示は半導体ウエハの前記選択さ
れた側面部分に形成された彫り込みからなるものであっ
てもよい。
れた側面部分に形成された彫り込みからなるものであっ
てもよい。
【００１６】前記彫り込みは半導体ウエハの前記選択さ
れた側面部分へのレーザー光の照射により形成されるも
のであってもよい。
れた側面部分へのレーザー光の照射により形成されるも
のであってもよい。
【００１７】前記識別表示は目視的に認識の容易な形態
の表示を含むものであってもよい。
の表示を含むものであってもよい。
【００１８】前記目視的に認識の容易な形態の識別表示
は数字、記号等を含むものであってもよい。
は数字、記号等を含むものであってもよい。
【００１９】前記識別表示は光学的に認識の容易な形態
の識別表示を含むものであってもよい。
の識別表示を含むものであってもよい。
【００２０】前記光学的に認識の容易な形態の識別表示
はバーコードを含むものであってもよい。
はバーコードを含むものであってもよい。
【００２１】表面から延びる前記表面側斜面部分および
裏面から延びる前記裏面側斜面部分は曲面をなしていて
もよい。
裏面から延びる前記裏面側斜面部分は曲面をなしていて
もよい。
【００２２】この発明は、さらに、半導体ウエハの選択
された側面部分に形成された半導体ウエハ識別表示を具
備してなることを特徴とする半導体ウエハを提供する。
された側面部分に形成された半導体ウエハ識別表示を具
備してなることを特徴とする半導体ウエハを提供する。
【００２３】前記半導体ウエハの選択された側面部分は
半導体ウエハを薄厚化するため半導体ウエハ裏面から研
削処理した後も残存する、半導体ウエハの側面部分であ
ってもよい。
半導体ウエハを薄厚化するため半導体ウエハ裏面から研
削処理した後も残存する、半導体ウエハの側面部分であ
ってもよい。
【００２４】前記半導体ウエハの側面は表面から延びる
表面側斜面部分と、裏面から延びる斜面部分と、表面か
ら延びる前記表面側斜面部分と裏面から延びる前記裏面
側斜面部分との間の周面部分とを有しており、前記選択
された側面部分は表面から延びる前記表面側斜面部分で
あってもよい。
表面側斜面部分と、裏面から延びる斜面部分と、表面か
ら延びる前記表面側斜面部分と裏面から延びる前記裏面
側斜面部分との間の周面部分とを有しており、前記選択
された側面部分は表面から延びる前記表面側斜面部分で
あってもよい。
【００２５】前記半導体ウエハの側面は表面から延びる
斜面部分と、裏面から延びる斜面部分と、表面から延び
る前記表面側斜面部分と裏面から延びる前記裏面側斜面
部分との間の周面部分とを有しており、前記選択された
側面部分は、前記周面部分の、表面から延びる前記表面
側斜面部分に近い側の部分であってもよい。
斜面部分と、裏面から延びる斜面部分と、表面から延び
る前記表面側斜面部分と裏面から延びる前記裏面側斜面
部分との間の周面部分とを有しており、前記選択された
側面部分は、前記周面部分の、表面から延びる前記表面
側斜面部分に近い側の部分であってもよい。
【００２６】前記識別表示は前記半導体ウエハの前記選
択された側面部分に形成された彫り込みからなるもので
あってもよい。
択された側面部分に形成された彫り込みからなるもので
あってもよい。
【００２７】前記彫り込みは前記半導体ウエハの前記選
択された側面部分へのレーザー光の照射により形成され
るものであってもよい。
択された側面部分へのレーザー光の照射により形成され
るものであってもよい。
【００２８】前記識別表示は目視的に認識の容易な形態
の表示を含むものであってもよい。
の表示を含むものであってもよい。
【００２９】前記目視的に認識の容易な形態の識別表示
は数字、記号等を含むものであってもよい。
は数字、記号等を含むものであってもよい。
【００３０】前記識別表示は光学的に認識の容易な形態
の識別表示を含むものであってもよい。
の識別表示を含むものであってもよい。
【００３１】前記識別表示はレーザー光により認識の容
易な形態の識別表示を含むものであってもよい。
易な形態の識別表示を含むものであってもよい。
【００３２】前記認識の容易な形態の識別表示はバーコ
ードを含むものであってもよい。
ードを含むものであってもよい。
【００３３】
【発明の実施の形態】以下図面を参照しながらこの発明
の実施の形態について説明する。
の実施の形態について説明する。
【００３４】図１および図２は、この発明の第１の実施
の形態にかかる半導体ウエハ１２の側面１４の一部を示
す図であって、図１および図２は、それぞれ、半導体ウ
エハ側面１４の選択された部分（選択された側面部分）
に形成された半導体ウエハ１２を識別するための表示
（識別表示）１６を正面および側面から見た図である。
半導体ウエハ側面１４の選択された側面部分は、半導体
ウエハ１２のラッピング処理後、すなわち半導体ウエハ
１２の薄厚化のための半導体ウエハ１２裏面からの研削
処理によっても除去されず研削処理後も残存する半導体
ウエハ１２の側面部分である。第1の実施の形態では、
選択された側面部分は、半導体ウエハ１２の表面から延
びる表面側斜面部分１８である。
の形態にかかる半導体ウエハ１２の側面１４の一部を示
す図であって、図１および図２は、それぞれ、半導体ウ
エハ側面１４の選択された部分（選択された側面部分）
に形成された半導体ウエハ１２を識別するための表示
（識別表示）１６を正面および側面から見た図である。
半導体ウエハ側面１４の選択された側面部分は、半導体
ウエハ１２のラッピング処理後、すなわち半導体ウエハ
１２の薄厚化のための半導体ウエハ１２裏面からの研削
処理によっても除去されず研削処理後も残存する半導体
ウエハ１２の側面部分である。第1の実施の形態では、
選択された側面部分は、半導体ウエハ１２の表面から延
びる表面側斜面部分１８である。
【００３５】半導体ウエハ１２には、半導体回路の形成
処理以前に、個々の半導体ウエハ１２毎に半導体ウエハ
１２それぞれを識別するための個別の識別表示１６が付
される。識別表示１６は、レーザー光の照射による半導
体ウエハ１２への彫り込みによって形成されており、彫
り込みの輪郭によって認識される。識別表示１６は、光
学的な読み取りに適したバーコードで示したものと目視
的な読み取りに適した数字およびアルファベットの組み
合わせで示したものとを含んでいる。この発明では、表
示は、従来におけるように半導体ウエハ１２の表面ある
いは裏面に形成されるのではなく、図１および図２に示
されるように、半導体ウエハ１２の選択された側面部分
に、この第1の実施の形態では半導体ウエハ１２の表面
から延びる表面側斜面部分１８に、レーザー光の照射に
よる彫り込みによって形成されている。識別表示１６の
形成された半導体ウエハ１２の表面には、その後、各チ
ップ領域に半導体回路を形成するために、種々の処理工
程が行われる。処理工程は、例えば、酸化膜の形成工
程、金属膜の形成工程、加熱工程、レジストの塗布工
程、孔あけ工程、リソグラフィー工程、イオン注入工
程、ＣＭＰ等の研磨あるいは平坦化工程等である。そし
て、彫り込みの輪郭によって限定される識別表示１６が
従来のように半導体ウエハ１２の表面に形成されている
場合には、識別表示１６すなわち彫り込みの輪郭はこの
ような処理工程を経ることにより消失あるいは不明瞭と
なり、認識不可能となってしまう。また、半導体ウエハ
１２はその裏面から、パッケージングに先立ってラッピ
ング処理が施され、このラッピング処理により、半導体
ウエハ１２は通常例えば７２５μm程度の厚さのものが
３００μm程度の厚さにまで薄くされる。即ち、半導体
ウエハ１２は、薄厚化される。このラッピング処理によ
り、識別表示１６が従来のように半導体ウエハ１２の裏
面に形成されている場合には識別表示１６は完全に消失
されてしまう。
処理以前に、個々の半導体ウエハ１２毎に半導体ウエハ
１２それぞれを識別するための個別の識別表示１６が付
される。識別表示１６は、レーザー光の照射による半導
体ウエハ１２への彫り込みによって形成されており、彫
り込みの輪郭によって認識される。識別表示１６は、光
学的な読み取りに適したバーコードで示したものと目視
的な読み取りに適した数字およびアルファベットの組み
合わせで示したものとを含んでいる。この発明では、表
示は、従来におけるように半導体ウエハ１２の表面ある
いは裏面に形成されるのではなく、図１および図２に示
されるように、半導体ウエハ１２の選択された側面部分
に、この第1の実施の形態では半導体ウエハ１２の表面
から延びる表面側斜面部分１８に、レーザー光の照射に
よる彫り込みによって形成されている。識別表示１６の
形成された半導体ウエハ１２の表面には、その後、各チ
ップ領域に半導体回路を形成するために、種々の処理工
程が行われる。処理工程は、例えば、酸化膜の形成工
程、金属膜の形成工程、加熱工程、レジストの塗布工
程、孔あけ工程、リソグラフィー工程、イオン注入工
程、ＣＭＰ等の研磨あるいは平坦化工程等である。そし
て、彫り込みの輪郭によって限定される識別表示１６が
従来のように半導体ウエハ１２の表面に形成されている
場合には、識別表示１６すなわち彫り込みの輪郭はこの
ような処理工程を経ることにより消失あるいは不明瞭と
なり、認識不可能となってしまう。また、半導体ウエハ
１２はその裏面から、パッケージングに先立ってラッピ
ング処理が施され、このラッピング処理により、半導体
ウエハ１２は通常例えば７２５μm程度の厚さのものが
３００μm程度の厚さにまで薄くされる。即ち、半導体
ウエハ１２は、薄厚化される。このラッピング処理によ
り、識別表示１６が従来のように半導体ウエハ１２の裏
面に形成されている場合には識別表示１６は完全に消失
されてしまう。
【００３６】この発明では、しかしながら、識別表示１
６は、従来におけるように半導体ウエハ１２の表面ある
いは裏面に形成されるのではなく、図１および図２（第
1の実施の形態）に示されるように、半導体ウエハ１２
の側面１４の選択された部分（選択された側面部分）に
形成される。ウエハ側面１４の選択された側面部分は、
半導体ウエハ１２のラッピング処理後も残存する、すな
わち半導体ウエハ１２の薄厚化のための半導体ウエハ１
２裏面からの研削処理によっても除去されず研削処理後
も残存する半導体ウエハ１２の側面部分である。この第
1の実施の形態では、図１および図２に示されるよう
に、半導体ウエハ１２の選択された側面部分は、半導体
ウエハ１２の表面から延びる表面側斜面部分１８であ
る。上述のように、この発明では、識別表示１６が半導
体ウエハ１２の選択された側面部分に形成されているの
で、半導体ウエハ１２の表面に各チップ領域に半導体回
路を形成するため従来と同様に種々の処理工程が繰り返
し行われても、識別表示１６すなわち彫り込みはそれら
処理工程によっても消失あるいは不明瞭になることがな
い。また、半導体ウエハ１２の裏面へのラッピング処理
によっても半導体ウエハ１２の選択された側面部分に形
成された彫り込みはそのラッピング処理により消失ある
いは不明瞭になることがない。このように、識別表示１
６が、半導体ウエハ１２の表面あるいは裏面にではな
く、図１および図２に示されるように、半導体ウエハ１
２の選択された側面部分に形成されているため、半導体
ウエハ１２表面の各チップ領域に半導体回路を形成する
ための種々の処理工程が繰り返し行われても、あるいは
半導体ウエハ１２の裏面へのラッピング処理によっても
半導体ウエハ１２の側面１４に形成された識別表示１６
は消失あるいは不明瞭になることがなく、明瞭に認識可
能に維持される。それにより、半導体ウエハ１２をチッ
プに切断する工程時まで彫り込みによる識別表示１６を
十分明瞭に認識することができる。なお、識別表示１６
の彫り込みは、従来と同じく、レーザー光の照射によっ
て行うことが好ましい。
６は、従来におけるように半導体ウエハ１２の表面ある
いは裏面に形成されるのではなく、図１および図２（第
1の実施の形態）に示されるように、半導体ウエハ１２
の側面１４の選択された部分（選択された側面部分）に
形成される。ウエハ側面１４の選択された側面部分は、
半導体ウエハ１２のラッピング処理後も残存する、すな
わち半導体ウエハ１２の薄厚化のための半導体ウエハ１
２裏面からの研削処理によっても除去されず研削処理後
も残存する半導体ウエハ１２の側面部分である。この第
1の実施の形態では、図１および図２に示されるよう
に、半導体ウエハ１２の選択された側面部分は、半導体
ウエハ１２の表面から延びる表面側斜面部分１８であ
る。上述のように、この発明では、識別表示１６が半導
体ウエハ１２の選択された側面部分に形成されているの
で、半導体ウエハ１２の表面に各チップ領域に半導体回
路を形成するため従来と同様に種々の処理工程が繰り返
し行われても、識別表示１６すなわち彫り込みはそれら
処理工程によっても消失あるいは不明瞭になることがな
い。また、半導体ウエハ１２の裏面へのラッピング処理
によっても半導体ウエハ１２の選択された側面部分に形
成された彫り込みはそのラッピング処理により消失ある
いは不明瞭になることがない。このように、識別表示１
６が、半導体ウエハ１２の表面あるいは裏面にではな
く、図１および図２に示されるように、半導体ウエハ１
２の選択された側面部分に形成されているため、半導体
ウエハ１２表面の各チップ領域に半導体回路を形成する
ための種々の処理工程が繰り返し行われても、あるいは
半導体ウエハ１２の裏面へのラッピング処理によっても
半導体ウエハ１２の側面１４に形成された識別表示１６
は消失あるいは不明瞭になることがなく、明瞭に認識可
能に維持される。それにより、半導体ウエハ１２をチッ
プに切断する工程時まで彫り込みによる識別表示１６を
十分明瞭に認識することができる。なお、識別表示１６
の彫り込みは、従来と同じく、レーザー光の照射によっ
て行うことが好ましい。
【００３７】図１および図２に示す第1の実施の形態で
は、識別表示１６は、半導体ウエハ１２の選択された側
面部分であるところの、半導体ウエハ１２の表面から延
びる表面側斜面部分１８に形成される。すなわち、半導
体ウエハ１２の側面１４は一般に、図１および図２に示
すように、半導体ウエハ１２の表面から延びる表面側斜
面部分１８と、裏面から延びる裏面側斜面部分２０と、
表面から延びる表面側斜面部分１８と裏面から延びる裏
面側斜面部分２０との間の周面部分２２とを有してお
り、図１および図２に示す第1の実施の形態では、識別
表示１６は、表面から延びる表面側斜面部分１８に形成
されている。この部分は、半導体ウエハ１２のラッピン
グ処理後、すなわち半導体ウエハ１２の薄厚化のための
半導体ウエハ１２裏面からの研削処理後も残存する半導
体ウエハ１２の側面部分である。なお、半導体ウエハ１
２の表面から延びる表面側斜面部分１８および裏面から
延びる裏面側斜面部分２０は、図１および図２に示され
るように、曲面をなしている。以降の実施の形態におい
ても同様である。また、一般的に、半導体ウエハ１２の
周面部分２２の厚さは３８５μm程度であり、表面側斜
面部分１８および裏面から延びる裏面側斜面部分２０の
厚さはいずれも１７０μm程度である。
は、識別表示１６は、半導体ウエハ１２の選択された側
面部分であるところの、半導体ウエハ１２の表面から延
びる表面側斜面部分１８に形成される。すなわち、半導
体ウエハ１２の側面１４は一般に、図１および図２に示
すように、半導体ウエハ１２の表面から延びる表面側斜
面部分１８と、裏面から延びる裏面側斜面部分２０と、
表面から延びる表面側斜面部分１８と裏面から延びる裏
面側斜面部分２０との間の周面部分２２とを有してお
り、図１および図２に示す第1の実施の形態では、識別
表示１６は、表面から延びる表面側斜面部分１８に形成
されている。この部分は、半導体ウエハ１２のラッピン
グ処理後、すなわち半導体ウエハ１２の薄厚化のための
半導体ウエハ１２裏面からの研削処理後も残存する半導
体ウエハ１２の側面部分である。なお、半導体ウエハ１
２の表面から延びる表面側斜面部分１８および裏面から
延びる裏面側斜面部分２０は、図１および図２に示され
るように、曲面をなしている。以降の実施の形態におい
ても同様である。また、一般的に、半導体ウエハ１２の
周面部分２２の厚さは３８５μm程度であり、表面側斜
面部分１８および裏面から延びる裏面側斜面部分２０の
厚さはいずれも１７０μm程度である。
【００３８】図３および図４は、この発明の第２の実施
の形態にかかる半導体ウエハ１２の側面１４の一部を示
す図であって、図３および図４は、それぞれ、半導体ウ
エハ側面１４の選択された側面部分に形成された識別表
示１６をそれぞれ正面および側面から示す図である。
の形態にかかる半導体ウエハ１２の側面１４の一部を示
す図であって、図３および図４は、それぞれ、半導体ウ
エハ側面１４の選択された側面部分に形成された識別表
示１６をそれぞれ正面および側面から示す図である。
【００３９】図３および図４に示す第２の実施の形態で
は、識別表示１６は、半導体ウエハ１２の選択された側
面部分であるところの周面部分２２、すなわち表面から
延びる表面側斜面部分１８と裏面から延びる裏面側斜面
部分２０との間の周面部分２２に形成されている。そし
て、周面部分２２の、特に、表面から延びる表面側斜面
部分１８に近い部分に形成されている。この部分は、半
導体ウエハ１２のラッピング処理後も残存する、すなわ
ち半導体ウエハ１２の薄厚化のための半導体ウエハ１２
の裏面からの半導体ウエハ１２の研削処理後も残存する
半導体ウエハ１２の側面部分である。すなわち、半導体
ウエハ１２の各チップ領域に半導体回路が形成された後
に半導体ウエハ１２は各チップに切断分離されるが、こ
の切断分離の前に、半導体ウエハ１２はその裏面からラ
ッピング処理すなわちバックサイドグラインテ゛イング処
理により研削され、通常７２５μm程度の厚さの半導体
ウエハ１２が３００μm程度の厚さにまで薄くされる。
すなわち、このラッピング処理により、半導体ウエハ１
２はほぼ半分の厚さにまで薄くされ、半導体ウエハ１２
の裏面側ほぼ半分の厚さの部分は研削除去される。すな
わち、半導体ウエハ１２の周面部分２２の、裏面から延
びる裏面側斜面部分２０に近い部分は研削除去される。
したがって、識別表示１６がこの部分に形成された場合
には、半導体ウエハ１２が各チップに切断分離される前
に、研削除去されてしまう。一方、識別表示１６は、半
導体ウエハ１２がチップに切断される工程時まで明瞭に
認識できることが必要である。この第２の実施の形態で
は、識別表示１６が、半導体ウエハ１２の側面１４の、
周面部分２２の、特に、表面から延びる表面側斜面部分
１８に近い部分に、すなわち、半導体ウエハ１２の側面
１４の、半導体ウエハ１２の薄厚化のための半導体ウエ
ハ裏面からの研削処理の後も残存する半導体ウエハ側面
部分に形成されているので、半導体ウエハ１２の裏面へ
のラッピング処理によっても半導体ウエハ１２の側面１
４に形成された識別表示１６はそのラッピング処理によ
り消失されることがなく、明瞭に認識可能に維持され
る。それにより、半導体ウエハ１２がチップに切断され
る時まで彫り込みによる識別表示１６を明瞭に認識する
ことができる。このように、半導体ウエハ１２の裏面へ
のラッピング処理によっても半導体ウエハ１２の側面１
４に形成された識別表示１６はそのラッピング処理によ
り消失されることがなくなり、従来におけるように識別
表示１６を半導体ウエハ１２の裏面に形成していたこと
により、ラッピング処理により、識別表示１６が消失さ
れてしまうということがなくなる。
は、識別表示１６は、半導体ウエハ１２の選択された側
面部分であるところの周面部分２２、すなわち表面から
延びる表面側斜面部分１８と裏面から延びる裏面側斜面
部分２０との間の周面部分２２に形成されている。そし
て、周面部分２２の、特に、表面から延びる表面側斜面
部分１８に近い部分に形成されている。この部分は、半
導体ウエハ１２のラッピング処理後も残存する、すなわ
ち半導体ウエハ１２の薄厚化のための半導体ウエハ１２
の裏面からの半導体ウエハ１２の研削処理後も残存する
半導体ウエハ１２の側面部分である。すなわち、半導体
ウエハ１２の各チップ領域に半導体回路が形成された後
に半導体ウエハ１２は各チップに切断分離されるが、こ
の切断分離の前に、半導体ウエハ１２はその裏面からラ
ッピング処理すなわちバックサイドグラインテ゛イング処
理により研削され、通常７２５μm程度の厚さの半導体
ウエハ１２が３００μm程度の厚さにまで薄くされる。
すなわち、このラッピング処理により、半導体ウエハ１
２はほぼ半分の厚さにまで薄くされ、半導体ウエハ１２
の裏面側ほぼ半分の厚さの部分は研削除去される。すな
わち、半導体ウエハ１２の周面部分２２の、裏面から延
びる裏面側斜面部分２０に近い部分は研削除去される。
したがって、識別表示１６がこの部分に形成された場合
には、半導体ウエハ１２が各チップに切断分離される前
に、研削除去されてしまう。一方、識別表示１６は、半
導体ウエハ１２がチップに切断される工程時まで明瞭に
認識できることが必要である。この第２の実施の形態で
は、識別表示１６が、半導体ウエハ１２の側面１４の、
周面部分２２の、特に、表面から延びる表面側斜面部分
１８に近い部分に、すなわち、半導体ウエハ１２の側面
１４の、半導体ウエハ１２の薄厚化のための半導体ウエ
ハ裏面からの研削処理の後も残存する半導体ウエハ側面
部分に形成されているので、半導体ウエハ１２の裏面へ
のラッピング処理によっても半導体ウエハ１２の側面１
４に形成された識別表示１６はそのラッピング処理によ
り消失されることがなく、明瞭に認識可能に維持され
る。それにより、半導体ウエハ１２がチップに切断され
る時まで彫り込みによる識別表示１６を明瞭に認識する
ことができる。このように、半導体ウエハ１２の裏面へ
のラッピング処理によっても半導体ウエハ１２の側面１
４に形成された識別表示１６はそのラッピング処理によ
り消失されることがなくなり、従来におけるように識別
表示１６を半導体ウエハ１２の裏面に形成していたこと
により、ラッピング処理により、識別表示１６が消失さ
れてしまうということがなくなる。
【００４０】図５は、半導体ウエハ側面１４の、半導体
ウエハ表面から延びる表面側斜面部分１８に識別表示１
６を形成した場合の半導体ウエハ１２の平面図であっ
て、特に、半導体ウエハ１２のオリエンテーリング・ノ
ッチ３２と識別表示１６とを示す図である。図５に示さ
れるように、識別表示１６は、ステッパー装置の半導体
ウエハステージのフックに係合されるオリエンテーリン
グ・ノッチ３２にかからない部分に形成することが好ま
しい。
ウエハ表面から延びる表面側斜面部分１８に識別表示１
６を形成した場合の半導体ウエハ１２の平面図であっ
て、特に、半導体ウエハ１２のオリエンテーリング・ノ
ッチ３２と識別表示１６とを示す図である。図５に示さ
れるように、識別表示１６は、ステッパー装置の半導体
ウエハステージのフックに係合されるオリエンテーリン
グ・ノッチ３２にかからない部分に形成することが好ま
しい。
【００４１】図６は、半導体ウエハ側面１４の周面部分
２２に識別表示１６を形成した場合の半導体ウエハ１２
の平面図であって、特に、半導体ウエハ１２のオリエン
テーリング・ノッチ３２と識別表示１６とを示す図であ
る。図に示されるように、識別表示１６は、この場合に
も、オリエンテーリング・ノッチ３２にかからない部分
に形成することが好ましい。
２２に識別表示１６を形成した場合の半導体ウエハ１２
の平面図であって、特に、半導体ウエハ１２のオリエン
テーリング・ノッチ３２と識別表示１６とを示す図であ
る。図に示されるように、識別表示１６は、この場合に
も、オリエンテーリング・ノッチ３２にかからない部分
に形成することが好ましい。
【００４２】図７は、半導体ウエハ側面１４の、半導体
ウエハ表面から延びる表面側斜面部分１８に識別表示１
６を形成した場合の半導体ウエハ１２の平面図であっ
て、特に、半導体ウエハ１２のオリエンテーリング・フ
ラット端部３４と識別表示１６とを示す図である。図に
示されるように、識別表示１６は、オリエンテーリング
・フラット端部３４にかからない部分に形成することが
好ましい。
ウエハ表面から延びる表面側斜面部分１８に識別表示１
６を形成した場合の半導体ウエハ１２の平面図であっ
て、特に、半導体ウエハ１２のオリエンテーリング・フ
ラット端部３４と識別表示１６とを示す図である。図に
示されるように、識別表示１６は、オリエンテーリング
・フラット端部３４にかからない部分に形成することが
好ましい。
【００４３】図８は、半導体ウエハ側面１４の周面部分
２２に識別表示１６を形成した場合の半導体ウエハ１２
の平面図であって、特に、半導体ウエハ１２のオリエン
テーリング・フラット端部３４と識別表示１６とを示す
図である。図に示されるように、識別表示１６は、この
場合にも、オリエンテーリング・フラット端部３４にか
からない部分に形成することが好ましい。
２２に識別表示１６を形成した場合の半導体ウエハ１２
の平面図であって、特に、半導体ウエハ１２のオリエン
テーリング・フラット端部３４と識別表示１６とを示す
図である。図に示されるように、識別表示１６は、この
場合にも、オリエンテーリング・フラット端部３４にか
からない部分に形成することが好ましい。
【００４４】次に、図９ないし図１３を参照しながら、
識別表示１６が半導体ウエハ１２の周面部分２２に形成
された半導体ウエハ１２に、コンタクトホールを介して
電極配線を形成する処理工程を例に挙げて、この発明の
半導体ウエハ１２に半導体回路を形成する場合を説明す
る。
識別表示１６が半導体ウエハ１２の周面部分２２に形成
された半導体ウエハ１２に、コンタクトホールを介して
電極配線を形成する処理工程を例に挙げて、この発明の
半導体ウエハ１２に半導体回路を形成する場合を説明す
る。
【００４５】図９に示されるように、半導体ウエハ１２
の周面部分２２に、レーザー光の照射による彫り込みに
よって識別表示１６が形成されている。半導体回路を形
成するに先立って識別表示１６の形成された半導体ウエ
ハ部分を、半導体ウエハ支持装置（図示せず）に設けら
れたカバー部材４２により覆う。これは、半導体回路を
形成する処理工程の際、識別表示１６がたとえば層材料
の付着等の影響を受け不明瞭となるのを避けるためであ
る。ついで、熱酸化処理あるいはＣＶＤ処理により半導
体ウエハ１２の表面全面に絶縁膜５２を形成する。つい
で、この絶縁膜上全面にレジストを塗布し、形成された
レジスト層をパターニングして、図１０に示されるよう
に、レジストパターン５４を形成する。ついで、このレ
ジストパターンをマスクに用いて、図１１に示されるよ
うに、絶縁膜５２にコンタクトホール５６を形成する。
ついで、絶縁膜５２を含む半導体ウエハ全面に例えば金
属膜たとえばＡｌ膜５８をＣＶＤ法により形成し、この
金属膜５８をパターニングすることにより、コンタクト
ホール５６を介して半導体ウエハに接続された電極配線
６０が形成される。処理工程はすべて半導体ウエハ１２
の表面に対して行われる。識別表示１６は半導体ウエハ
１２の周面部分２２に形成されているので、この処理工
程において、識別表示１６は、処理工程の影響をほとん
ど受けることがない。したがって、この処理工程中識別
表示１６は明瞭に認識されることができる。しかも、識
別表示１６の形成された半導体ウエハ部分がカバー部材
４２により覆われていることにより、識別表示１６への
処理工程の影響が一段と低減される．この処理におい
て、各工程後に正常に処理されたかあるいは欠陥が生じ
たか否かの検査が行われる。この場合、この発明におい
ては、識別表示１６は、全処理工程にわたって、明瞭に
認識されることができるので、欠陥が生じた半導体ウエ
ハ１２および欠陥が生じた処理工程が高精度で検出され
る。すなわち、どの半導体ウエハ１２に欠陥が生じたか
またどの処理工程で欠陥が生じたかが高精度で検出され
る。例えば、上記処理工程においては、絶縁膜５２の形
成後に絶縁膜５２が正常に形成されたかあるいは欠陥が
生じたか否かの検査が行われ、どの半導体ウエハ１２に
欠陥が生じたかまたどの処理工程で欠陥が生じたかが検
出される。また、コンタクトホール５６を形成した後
に、コンタクトホール５６が正常に形成されたかあるい
は欠陥が生じたか否かの検査が行われ、どの半導体ウエ
ハ１２に欠陥が生じたかまたどの処理工程で欠陥が生じ
たかが検出される。同様に、金属膜５８を形成した後
に、金属膜５８が正常に形成されたかあるいは欠陥が生
じたか否かの検査が行われ、どの半導体ウエハ１２に欠
陥が生じたかまたどの処理工程で欠陥が生じたかが検出
される。さらに、金属膜５８をパターニングして電極配
線６０を形成した後に、電極配線６０が正常に形成され
たかあるいは欠陥生じたか否かの検査がを行われ、どの
半導体ウエハ１２に欠陥が生じたかまたどの処理工程で
欠陥が生じたかが検出される。このように、各処理工程
の実行後毎に、欠陥が生じた半導体ウエハ１２および欠
陥が生じた処理工程が検出されるので、欠陥の修正が可
能であったり、欠陥検出後の無意味な処理工程の実施あ
るいは無意味な最終検査が避けられる。なお、このよう
に処理された半導体ウエハ１２には半導体回路を形成す
るためのさらなる処理工程が施される。半導体回路が完
成した後、半導体ウエハ１２はチップに切断分離され
る。そしてこの実施の形態においては、識別表示１６が
半導体ウエハ１２の周面部分２２に形成されているの
で、半導体回路を完成させる処理工程において、識別表
示１６は、処理工程による影響を受けることがなく、し
たがってこの切断分離の工程時においても、識別表示１
６はいまだ明瞭に認識することができる。
の周面部分２２に、レーザー光の照射による彫り込みに
よって識別表示１６が形成されている。半導体回路を形
成するに先立って識別表示１６の形成された半導体ウエ
ハ部分を、半導体ウエハ支持装置（図示せず）に設けら
れたカバー部材４２により覆う。これは、半導体回路を
形成する処理工程の際、識別表示１６がたとえば層材料
の付着等の影響を受け不明瞭となるのを避けるためであ
る。ついで、熱酸化処理あるいはＣＶＤ処理により半導
体ウエハ１２の表面全面に絶縁膜５２を形成する。つい
で、この絶縁膜上全面にレジストを塗布し、形成された
レジスト層をパターニングして、図１０に示されるよう
に、レジストパターン５４を形成する。ついで、このレ
ジストパターンをマスクに用いて、図１１に示されるよ
うに、絶縁膜５２にコンタクトホール５６を形成する。
ついで、絶縁膜５２を含む半導体ウエハ全面に例えば金
属膜たとえばＡｌ膜５８をＣＶＤ法により形成し、この
金属膜５８をパターニングすることにより、コンタクト
ホール５６を介して半導体ウエハに接続された電極配線
６０が形成される。処理工程はすべて半導体ウエハ１２
の表面に対して行われる。識別表示１６は半導体ウエハ
１２の周面部分２２に形成されているので、この処理工
程において、識別表示１６は、処理工程の影響をほとん
ど受けることがない。したがって、この処理工程中識別
表示１６は明瞭に認識されることができる。しかも、識
別表示１６の形成された半導体ウエハ部分がカバー部材
４２により覆われていることにより、識別表示１６への
処理工程の影響が一段と低減される．この処理におい
て、各工程後に正常に処理されたかあるいは欠陥が生じ
たか否かの検査が行われる。この場合、この発明におい
ては、識別表示１６は、全処理工程にわたって、明瞭に
認識されることができるので、欠陥が生じた半導体ウエ
ハ１２および欠陥が生じた処理工程が高精度で検出され
る。すなわち、どの半導体ウエハ１２に欠陥が生じたか
またどの処理工程で欠陥が生じたかが高精度で検出され
る。例えば、上記処理工程においては、絶縁膜５２の形
成後に絶縁膜５２が正常に形成されたかあるいは欠陥が
生じたか否かの検査が行われ、どの半導体ウエハ１２に
欠陥が生じたかまたどの処理工程で欠陥が生じたかが検
出される。また、コンタクトホール５６を形成した後
に、コンタクトホール５６が正常に形成されたかあるい
は欠陥が生じたか否かの検査が行われ、どの半導体ウエ
ハ１２に欠陥が生じたかまたどの処理工程で欠陥が生じ
たかが検出される。同様に、金属膜５８を形成した後
に、金属膜５８が正常に形成されたかあるいは欠陥が生
じたか否かの検査が行われ、どの半導体ウエハ１２に欠
陥が生じたかまたどの処理工程で欠陥が生じたかが検出
される。さらに、金属膜５８をパターニングして電極配
線６０を形成した後に、電極配線６０が正常に形成され
たかあるいは欠陥生じたか否かの検査がを行われ、どの
半導体ウエハ１２に欠陥が生じたかまたどの処理工程で
欠陥が生じたかが検出される。このように、各処理工程
の実行後毎に、欠陥が生じた半導体ウエハ１２および欠
陥が生じた処理工程が検出されるので、欠陥の修正が可
能であったり、欠陥検出後の無意味な処理工程の実施あ
るいは無意味な最終検査が避けられる。なお、このよう
に処理された半導体ウエハ１２には半導体回路を形成す
るためのさらなる処理工程が施される。半導体回路が完
成した後、半導体ウエハ１２はチップに切断分離され
る。そしてこの実施の形態においては、識別表示１６が
半導体ウエハ１２の周面部分２２に形成されているの
で、半導体回路を完成させる処理工程において、識別表
示１６は、処理工程による影響を受けることがなく、し
たがってこの切断分離の工程時においても、識別表示１
６はいまだ明瞭に認識することができる。
【００４６】なお、識別表示１６は、従来におけるよう
に、バーコード・リーダー、画像を取り込んでの画像処
理、あるいはレーザー読取り装置を用いて容易に読みと
ることができる。
に、バーコード・リーダー、画像を取り込んでの画像処
理、あるいはレーザー読取り装置を用いて容易に読みと
ることができる。
【００４７】図９ないし図１３を参照して、識別表示１
６が半導体ウエハ１２の周面部分２２に形成された半導
体ウエハ１２に、コンタクトホール５６を介して電極配
線６０を形成する処理工程について説明されたが、識別
表示１６が半導体ウエハ１２の表面から延びる表面側斜
面部分１８に形成された半導体ウエハ１２（図１および
図２）に、コンタクトホールを介して電極配線を形成す
る場合の処理工程についても同様であるので説明は省略
する。そしてその場合にも、図９ないし図１３を参照し
て述べたのと同様な効果が得られるものである。
６が半導体ウエハ１２の周面部分２２に形成された半導
体ウエハ１２に、コンタクトホール５６を介して電極配
線６０を形成する処理工程について説明されたが、識別
表示１６が半導体ウエハ１２の表面から延びる表面側斜
面部分１８に形成された半導体ウエハ１２（図１および
図２）に、コンタクトホールを介して電極配線を形成す
る場合の処理工程についても同様であるので説明は省略
する。そしてその場合にも、図９ないし図１３を参照し
て述べたのと同様な効果が得られるものである。
【００４８】なお、この発明は、上記実施の形態に限定
されるものではなく、例えば、識別表示１６としては、
バーコードのみあるいは数字とアルファベットの組み合
わせのみとしてもよい。あるいは、数字だけあるいはア
ルファベットのみとしてもよい。あるいは、数字とアル
ファベットの組み合わせのみとしてもよい。その他、種
々の記号等と組み合わせてもよい。また、識別表示１６
は一個所のみにではなく、複数個所に設けてもよい。
されるものではなく、例えば、識別表示１６としては、
バーコードのみあるいは数字とアルファベットの組み合
わせのみとしてもよい。あるいは、数字だけあるいはア
ルファベットのみとしてもよい。あるいは、数字とアル
ファベットの組み合わせのみとしてもよい。その他、種
々の記号等と組み合わせてもよい。また、識別表示１６
は一個所のみにではなく、複数個所に設けてもよい。
【００４９】
【発明の効果】この発明によれば、識別表示１６が半導
体ウエハ１２の側面１４に形成されているため、各チッ
プ領域に半導体回路を形成するための種々の処理工程が
繰り返し行われても、あるいは半導体ウエハ１２の裏面
へのラッピング処理によっても半導体ウエハ１２の側面
１４に形成された識別表示１６は消失したりあるいは不
明瞭になることがなくなるので、半導体ウエハ１２をチ
ップに切断する工程時まで識別表示１６が明瞭に認識さ
れる。
体ウエハ１２の側面１４に形成されているため、各チッ
プ領域に半導体回路を形成するための種々の処理工程が
繰り返し行われても、あるいは半導体ウエハ１２の裏面
へのラッピング処理によっても半導体ウエハ１２の側面
１４に形成された識別表示１６は消失したりあるいは不
明瞭になることがなくなるので、半導体ウエハ１２をチ
ップに切断する工程時まで識別表示１６が明瞭に認識さ
れる。
【図１】識別表示が半導体ウエハの側面に形成されたこ
の発明の第1の実施の形態に係る半導体ウエハの側面の
一部を示す図であって、識別表示を正面から見たときの
図。
の発明の第1の実施の形態に係る半導体ウエハの側面の
一部を示す図であって、識別表示を正面から見たときの
図。
【図２】識別表示が半導体ウエハの側面に形成されたこ
の発明の第1の実施の形態に係る半導体ウエハの側面の
一部を示す図であって、識別表示を側面から見たときの
図。
の発明の第1の実施の形態に係る半導体ウエハの側面の
一部を示す図であって、識別表示を側面から見たときの
図。
【図３】識別表示が半導体ウエハの側面に形成されたこ
の発明の第2の実施の形態に係る半導体ウエハの側面の
一部を示す図であって、識別表示を正面から見たときの
図。
の発明の第2の実施の形態に係る半導体ウエハの側面の
一部を示す図であって、識別表示を正面から見たときの
図。
【図４】識別表示が半導体ウエハの側面に形成されたこ
の発明の第２の実施の形態に係る半導体ウエハの側面の
一部を示す図であって、識別表示を側面から見たときの
図。
の発明の第２の実施の形態に係る半導体ウエハの側面の
一部を示す図であって、識別表示を側面から見たときの
図。
【図５】識別表示が半導体ウエハの側面に形成されたこ
の発明の上記第１の実施の形態に係る半導体ウエハの平
面図であって、特に、オリエンテーリング・ノッチと識
別表示とが示されている図。
の発明の上記第１の実施の形態に係る半導体ウエハの平
面図であって、特に、オリエンテーリング・ノッチと識
別表示とが示されている図。
【図６】識別表示が半導体ウエハの側面に形成されたこ
の発明の上記第２の実施の形態に係る半導体ウエハの平
面図であって、特に、オリエンテーリング・ノッチと識
別表示とが示されている図。
の発明の上記第２の実施の形態に係る半導体ウエハの平
面図であって、特に、オリエンテーリング・ノッチと識
別表示とが示されている図。
【図７】識別表示が半導体ウエハの側面に形成されたこ
の発明の上記第１の実施の形態に係る半導体ウエハの平
面図であって、特に、オリエンテーリング・フラット端
部と識別表示とが示されている図。
の発明の上記第１の実施の形態に係る半導体ウエハの平
面図であって、特に、オリエンテーリング・フラット端
部と識別表示とが示されている図。
【図８】識別表示が半導体ウエハの側面に形成されたこ
の発明の上記第２の実施の形態に係る半導体ウエハの平
面図であって、特に、オリエンテーリング・フラット端
部と識別表示とが示されている図。
の発明の上記第２の実施の形態に係る半導体ウエハの平
面図であって、特に、オリエンテーリング・フラット端
部と識別表示とが示されている図。
【図９】識別表示が半導体ウエハの側面に形成されたこ
の発明の上記第２の実施の形態に係る半導体ウエハに半
導体回路を形成するための処理プロセスの一部における
半導体ウエハの断面図。
の発明の上記第２の実施の形態に係る半導体ウエハに半
導体回路を形成するための処理プロセスの一部における
半導体ウエハの断面図。
【図１０】識別表示が半導体ウエハの側面に形成された
この発明の上記第２の実施の形態に係る半導体ウエハに
半導体回路を形成するための処理プロセスの一部におけ
る半導体ウエハの断面図。
この発明の上記第２の実施の形態に係る半導体ウエハに
半導体回路を形成するための処理プロセスの一部におけ
る半導体ウエハの断面図。
【図１１】識別表示が半導体ウエハの側面に形成された
この発明の上記第２の実施の形態に係る半導体ウエハに
半導体回路を形成するための処理プロセスの一部におけ
る半導体ウエハの断面図。
この発明の上記第２の実施の形態に係る半導体ウエハに
半導体回路を形成するための処理プロセスの一部におけ
る半導体ウエハの断面図。
【図１２】識別表示が半導体ウエハの側面に形成された
この発明の上記第２の実施の形態に係る半導体ウエハに
半導体回路を形成するための処理プロセスの一部におけ
る半導体ウエハの断面図。
この発明の上記第２の実施の形態に係る半導体ウエハに
半導体回路を形成するための処理プロセスの一部におけ
る半導体ウエハの断面図。
【図１３】識別表示が半導体ウエハの側面に形成された
この発明の上記第２の実施の形態に係る半導体ウエハに
半導体回路を形成するための処理プロセスの一部におけ
る半導体ウエハの断面図。
この発明の上記第２の実施の形態に係る半導体ウエハに
半導体回路を形成するための処理プロセスの一部におけ
る半導体ウエハの断面図。
【図１４】識別表示が半導体ウエハの表面に形成された
従来の半導体ウエハの平面図。
従来の半導体ウエハの平面図。
【図１５】図1４に示される半導体ウエハの識別表示の
彫り込みの断面の一部の拡大断面図。
彫り込みの断面の一部の拡大断面図。
【図１６】図1４に示される半導体ウエハの識別表示の
彫り込みの断面の他の例の断面図。
彫り込みの断面の他の例の断面図。
【図１７】識別表示が半導体ウエハの表面に形成された
他の従来の半導体ウエハの平面図。
他の従来の半導体ウエハの平面図。
【図１８】識別表示が半導体ウエハの表面に形成された
他の従来の半導体ウエハの平面図。
他の従来の半導体ウエハの平面図。
【図１９】図1８に示される半導体ウエハの識別表示の
彫り込み部の一部の拡大断面図。
彫り込み部の一部の拡大断面図。
【図２０】識別表示を半導体ウエハの裏面に形成した他
の従来の半導体ウエハの側面図。
の従来の半導体ウエハの側面図。
１２…半導体ウエハ、 １４…半導体ウエハの側面、 １６…識別表示、 １８…半導体ウエハの側面の表面側斜面部分、 ２０…半導体ウエハの側面の裏面側斜面部分、 ２２…半導体ウエハの側面の周面部分、 ３２…オリエンテーリング・ノッチ、 ３４…オリエンテーリング・フラット端部、 ４２…カバー部材、 ５２…絶縁膜、 ５４…レジストパターン、 ５６…コンタクトホール、 ５８…金属膜、 ６０…電極配線
Claims (9)
- 【請求項１】半導体ウエハの選択された側面部分に半導
体ウエハ識別表示を形成する工程と、 前記半導体ウエハのチップ領域部分に半導体回路を形成
するための一連の処理工程と、 前記一連の処理工程の各処理工程毎に実行後、正常に処
理されたかあるいは欠陥が生じたか否かの検査を行うと
ともに半導体ウエハの前記識別表示を認識して半導体ウ
エハの識別を行い、欠陥が生じた半導体ウエハを検出す
る工程と、 半導体ウエハの前記チップ領域部分に半導体回路を形成
した後半導体ウエハを半導体チップに切断分離する工程
と、からなることを特徴とする半導体装置の製造方法。 - 【請求項２】 前記半導体ウエハの選択された側面部分
は半導体ウエハを薄厚化するため半導体ウエハ裏面から
研削処理した後も残存する、半導体ウエハの側面部分で
あることを特徴とする請求項１記載の半導体装置の製造
方法。 - 【請求項３】前記半導体ウエハの側面は表面から延びる
表面側斜面部分と、裏面から延びる裏面側斜面部分と、
表面から延びる前記表面側斜面部分と裏面から延びる前
記裏面側斜面部分との間に存在する周面部分とを有して
おり、前記選択された側面部分は表面から延びる前記表
面側斜面部分であることを特徴とする請求項１記載の半
導体装置の製造方法。 - 【請求項４】前記半導体ウエハの側面は表面から延びる
表面側斜面部分と、裏面から延びる裏面側斜面部分と、
表面から延びる前記表面側斜面部分と裏面から延びる前
記裏面側斜面部分との間の周面部分とを有しており、前
記選択された側面部分は、前記周面部分の、表面から延
びる前記表面側斜面部分に近い側の部分であることを特
徴とする請求項１記載の半導体装置の製造方法。 - 【請求項５】前記識別表示は半導体ウエハの前記選択さ
れた側面部分に形成された彫り込みからなることを特徴
とする請求項１記載の半導体装置の製造方法。 - 【請求項６】半導体ウエハの選択された側面部分に形成
された半導体ウエハ識別表示を具備してなることを特徴
とする半導体ウエハ。 - 【請求項７】 前記半導体ウエハの選択された側面部分
は半導体ウエハを薄厚化するため半導体ウエハ裏面から
研削処理した後も残存する、半導体ウエハの側面部分で
あることを特徴とする請求項６記載の半導体ウエハ。 - 【請求項８】前記半導体ウエハの側面は表面から延びる
表面側斜面部分と、裏面から延びる斜面部分と、表面か
ら延びる前記表面側斜面部分と裏面から延びる前記裏面
側斜面部分との間の周面部分とを有しており、前記選択
された側面部分は表面から延びる前記表面側斜面部分で
あることを特徴とする請求項６記載の半導体ウエハ。 - 【請求項９】前記半導体ウエハの側面は表面から延びる
斜面部分と、裏面から延びる斜面部分と、表面から延び
る前記表面側斜面部分と裏面から延びる前記裏面側斜面
部分との間の周面部分とを有しており、前記選択された
側面部分は、前記周面部分の、表面から延びる前記表面
側斜面部分に近い側の部分であることを特徴とする請求
項６記載の半導体ウエハ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/050035 | 1998-03-30 | ||
| US09/050,035 US6268641B1 (en) | 1998-03-30 | 1998-03-30 | Semiconductor wafer having identification indication and method of manufacturing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000003889A true JP2000003889A (ja) | 2000-01-07 |
Family
ID=21963049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11089326A Pending JP2000003889A (ja) | 1998-03-30 | 1999-03-30 | 半導体ウエハおよび半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6268641B1 (ja) |
| JP (1) | JP2000003889A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005101290A (ja) * | 2003-09-25 | 2005-04-14 | Disco Abrasive Syst Ltd | 半導体ウエーハの分割方法 |
| JP2009064801A (ja) * | 2007-09-04 | 2009-03-26 | Disco Abrasive Syst Ltd | ウエーハ |
| JP2013191893A (ja) * | 2013-07-02 | 2013-09-26 | Nikon Corp | 積層半導体装置の製造方法 |
| JP2015046420A (ja) * | 2013-08-27 | 2015-03-12 | 株式会社ディスコ | ウエーハの管理方法 |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7572169B1 (en) | 1998-11-06 | 2009-08-11 | Beaver Creek Concepts Inc | Advanced finishing control |
| US7575501B1 (en) | 1999-04-01 | 2009-08-18 | Beaver Creek Concepts Inc | Advanced workpiece finishing |
| US6739947B1 (en) | 1998-11-06 | 2004-05-25 | Beaver Creek Concepts Inc | In situ friction detector method and apparatus |
| US8353738B2 (en) * | 1998-11-06 | 2013-01-15 | Semcon Tech, Llc | Advanced finishing control |
| US6656023B1 (en) | 1998-11-06 | 2003-12-02 | Beaver Creek Concepts Inc | In situ control with lubricant and tracking |
| US7878882B2 (en) * | 1999-04-01 | 2011-02-01 | Charles J. Molnar | Advanced workpiece finishing |
| US20130189801A1 (en) * | 1998-11-06 | 2013-07-25 | Semcon Tech, Llc | Advanced finishing control |
| US6986698B1 (en) | 1999-04-01 | 2006-01-17 | Beaver Creek Concepts Inc | Wafer refining |
| US7131890B1 (en) | 1998-11-06 | 2006-11-07 | Beaver Creek Concepts, Inc. | In situ finishing control |
| US7008300B1 (en) | 2000-10-10 | 2006-03-07 | Beaver Creek Concepts Inc | Advanced wafer refining |
| US7220164B1 (en) | 2003-12-08 | 2007-05-22 | Beaver Creek Concepts Inc | Advanced finishing control |
| US6774340B1 (en) | 1998-11-25 | 2004-08-10 | Komatsu Limited | Shape of microdot mark formed by laser beam and microdot marking method |
| JP4109371B2 (ja) * | 1999-01-28 | 2008-07-02 | Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 | 半導体ウェハ |
| US6551933B1 (en) | 1999-03-25 | 2003-04-22 | Beaver Creek Concepts Inc | Abrasive finishing with lubricant and tracking |
| KR100732571B1 (ko) * | 1999-10-26 | 2007-06-27 | 사무코 테크시부 가부시키가이샤 | 반도체 웨이퍼의 마킹방법 |
| US7007855B1 (en) * | 2000-03-17 | 2006-03-07 | International Business Machines Corporation | Wafer identification mark |
| US6666337B1 (en) * | 2001-02-14 | 2003-12-23 | Advanced Micro Devices, Inc. | Method and apparatus for determining wafer identity and orientation |
| US6796883B1 (en) | 2001-03-15 | 2004-09-28 | Beaver Creek Concepts Inc | Controlled lubricated finishing |
| JP4071476B2 (ja) * | 2001-03-21 | 2008-04-02 | 株式会社東芝 | 半導体ウェーハ及び半導体ウェーハの製造方法 |
| US6472235B1 (en) * | 2001-06-21 | 2002-10-29 | Taiwan Semiconductor Manufacturing Co., Ltd | Apparatus and method for preparing backside-ground wafers for testing |
| JP3809353B2 (ja) * | 2001-08-02 | 2006-08-16 | キヤノン株式会社 | Ｉｄ付き加工物の製造方法 |
| US6555400B2 (en) * | 2001-08-22 | 2003-04-29 | Micron Technology, Inc. | Method for substrate mapping |
| US7156717B2 (en) | 2001-09-20 | 2007-01-02 | Molnar Charles J | situ finishing aid control |
| US6759248B2 (en) * | 2001-09-28 | 2004-07-06 | Motorola, Inc. | Semiconductor wafer identification |
| JP2003216224A (ja) * | 2002-01-28 | 2003-07-31 | Mitsubishi Electric Corp | 生産管理システム及び生産管理方法 |
| US7668702B2 (en) * | 2002-07-19 | 2010-02-23 | Applied Materials, Inc. | Method, system and medium for controlling manufacturing process using adaptive models based on empirical data |
| US7192791B2 (en) * | 2003-06-19 | 2007-03-20 | Brooks Automation, Inc. | Semiconductor wafer having an edge based identification feature |
| US20060065985A1 (en) * | 2004-09-30 | 2006-03-30 | Berman Michael J | Substrate edge scribe |
| KR20070085369A (ko) | 2004-10-15 | 2007-08-27 | 어플라이드 머티어리얼스, 인코포레이티드 | 반도체 조립 및 테스트 시설용 다이-레벨 추적 메커니즘 |
| JP2007189093A (ja) * | 2006-01-13 | 2007-07-26 | Disco Abrasive Syst Ltd | 半導体ウエーハ |
| US7587923B1 (en) * | 2006-07-12 | 2009-09-15 | Raul Garza | Method of making a tubular |
| US7822249B2 (en) * | 2006-08-25 | 2010-10-26 | The Trustees Of Columbia University In The City Of New York | Systems and methods for high-throughput radiation biodosimetry |
| US7991499B2 (en) | 2006-12-27 | 2011-08-02 | Molnar Charles J | Advanced finishing control |
| EP2168158B1 (en) * | 2007-06-13 | 2013-06-05 | Conergy AG | Method for marking wafers |
| US20090057837A1 (en) * | 2007-09-04 | 2009-03-05 | Leslie Marshall | Wafer with edge notches encoding wafer identification descriptor |
| US8357286B1 (en) | 2007-10-29 | 2013-01-22 | Semcon Tech, Llc | Versatile workpiece refining |
| US8822141B1 (en) | 2013-03-05 | 2014-09-02 | International Business Machines Corporation | Front side wafer ID processing |
| US10930535B2 (en) | 2016-12-02 | 2021-02-23 | Applied Materials, Inc. | RFID part authentication and tracking of processing components |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL299821A (ja) | 1962-10-31 | 1900-01-01 | ||
| US3597045A (en) | 1969-06-30 | 1971-08-03 | Ibm | Automatic wafer identification system and method |
| US4010355A (en) | 1974-06-10 | 1977-03-01 | Motorola, Inc. | Semiconductor wafer having machine readable indicies |
| JPS582018A (ja) * | 1981-06-26 | 1983-01-07 | Toshiba Corp | ウエハ及び半導体装置の製造方法 |
| JPS58169924A (ja) * | 1982-03-30 | 1983-10-06 | Fujitsu Ltd | Ｉｃウエハの試験装置 |
| JPS5916344A (ja) | 1982-07-19 | 1984-01-27 | Toshiba Corp | ウエハのレ−ザスクライブ装置 |
| US4567361A (en) * | 1983-05-23 | 1986-01-28 | Gca Corporation | Reticle bar code and method and apparatus for reading same |
| US4510673A (en) | 1983-06-23 | 1985-04-16 | International Business Machines Corporation | Laser written chip identification method |
| US4585931A (en) | 1983-11-21 | 1986-04-29 | At&T Technologies, Inc. | Method for automatically identifying semiconductor wafers |
| KR900008384B1 (ko) * | 1986-05-20 | 1990-11-17 | 후지쓰 가부시끼가이샤 | 바아 코우드 패턴을 형성시킨 반도체 웨이퍼의 식별방법 및 반도체 장치의 제조방법 |
| US4812631A (en) * | 1987-06-02 | 1989-03-14 | Kam Kwong Lee Limited | Bar code and read-out method thereof |
| JPS63313812A (ja) * | 1987-06-16 | 1988-12-21 | Sony Corp | 半導体集積回路装置の製造方法 |
| US4794238A (en) | 1987-10-09 | 1988-12-27 | Ultracision, Inc. | Method and apparatus for reading and marking a small bar code on a surface of an item |
| US5229306A (en) * | 1989-12-27 | 1993-07-20 | Texas Instruments Incorporated | Backside gettering method employing a monocrystalline germanium-silicon layer |
| US5109149A (en) | 1990-03-15 | 1992-04-28 | Albert Leung | Laser, direct-write integrated circuit production system |
| US5175774A (en) | 1990-10-16 | 1992-12-29 | Micron Technology, Inc. | Semiconductor wafer marking for identification during processing |
| US5329090A (en) | 1993-04-09 | 1994-07-12 | A B Lasers, Inc. | Writing on silicon wafers |
| US5876819A (en) * | 1995-02-17 | 1999-03-02 | Mitsubishi Denki Kabushiki Kaisha | Crystal orientation detectable semiconductor substrate, and methods of manufacturing and using the same |
| JP3317330B2 (ja) * | 1995-12-27 | 2002-08-26 | 信越半導体株式会社 | 半導体鏡面ウェーハの製造方法 |
| JPH10256105A (ja) * | 1997-03-11 | 1998-09-25 | Super Silicon Kenkyusho:Kk | レーザマークを付けたウェーハ |
| US6283374B1 (en) * | 1998-09-11 | 2001-09-04 | Robotic Vision Systems, Inc. | Symbology imaging and reading apparatus and method |
-
1998
- 1998-03-30 US US09/050,035 patent/US6268641B1/en not_active Expired - Fee Related
-
1999
- 1999-03-30 JP JP11089326A patent/JP2000003889A/ja active Pending
-
2001
- 2001-06-12 US US09/878,227 patent/US6544804B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005101290A (ja) * | 2003-09-25 | 2005-04-14 | Disco Abrasive Syst Ltd | 半導体ウエーハの分割方法 |
| JP2009064801A (ja) * | 2007-09-04 | 2009-03-26 | Disco Abrasive Syst Ltd | ウエーハ |
| JP2013191893A (ja) * | 2013-07-02 | 2013-09-26 | Nikon Corp | 積層半導体装置の製造方法 |
| JP2015046420A (ja) * | 2013-08-27 | 2015-03-12 | 株式会社ディスコ | ウエーハの管理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6268641B1 (en) | 2001-07-31 |
| US20010036677A1 (en) | 2001-11-01 |
| US6544804B2 (en) | 2003-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000003889A (ja) | 半導体ウエハおよび半導体装置の製造方法 | |
| JP3530158B2 (ja) | 半導体装置及びその製造方法 | |
| JP2003060119A (ja) | 半導体装置及びその製造方法 | |
| JP4830772B2 (ja) | 半導体チップの検査方法 | |
| JP2007165706A (ja) | 半導体集積回路装置の製造方法 | |
| US6465897B1 (en) | Method for photo alignment after CMP planarization | |
| JP4147187B2 (ja) | 透過性基板上のカラー画像センサの製造方法 | |
| TW201903870A (zh) | 晶圓切割方法 | |
| JP2005501422A (ja) | 薄化前に接触孔が開けられるカラー画像センサの製造方法 | |
| KR20020066937A (ko) | 반도체 장치의 제조 방법 및 그것에 이용되는 레티클과웨이퍼 | |
| JPH0837137A (ja) | Ｓｏｉ構造の半導体基板管理方法、識別マーク印字装置および識別マーク読取装置 | |
| US7517786B2 (en) | Methods of forming wire bonds for semiconductor constructions | |
| JP2001085285A (ja) | 半導体装置及びその製造方法 | |
| JP2006269490A (ja) | ウェーハ識別方法および半導体装置の製造方法 | |
| JP3970849B2 (ja) | 半導体装置，半導体装置の製造方法及び、半導体装置の検査方法 | |
| JP2670832B2 (ja) | 半導体装置及びその製造方法 | |
| JP3970833B2 (ja) | 半導体装置，半導体装置の製造方法及び、半導体装置の検査方法 | |
| JPH08279478A (ja) | 半導体チップ製造方法 | |
| US11328956B2 (en) | Wafer processing method | |
| JP4632659B2 (ja) | 半導体装置の製造方法 | |
| JPH06232221A (ja) | 模擬不良チップを有するウェーハ | |
| JPS5966112A (ja) | 半導体チツプ | |
| JPH0982669A (ja) | 半導体装置の製造方法 | |
| JPH02154413A (ja) | 半導体装置の製造方法 | |
| JPS63306635A (ja) | 半導体チップのマ−キング法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050527 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050531 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050713 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060110 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060310 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060315 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060616 |