JPS63313812A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPS63313812A JPS63313812A JP62149852A JP14985287A JPS63313812A JP S63313812 A JPS63313812 A JP S63313812A JP 62149852 A JP62149852 A JP 62149852A JP 14985287 A JP14985287 A JP 14985287A JP S63313812 A JPS63313812 A JP S63313812A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- circuit chips
- divided
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 107
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 13
- 235000012431 wafers Nutrition 0.000 description 31
- 238000007639 printing Methods 0.000 description 19
- 229920001721 polyimide Polymers 0.000 description 14
- 239000009719 polyimide resin Substances 0.000 description 14
- 239000007788 liquid Substances 0.000 description 11
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- SECXISVLQFMRJM-UHFFFAOYSA-N N-Methylpyrrolidone Chemical compound CN1CCCC1=O SECXISVLQFMRJM-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 239000000049 pigment Substances 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000002952 polymeric resin Substances 0.000 description 2
- 229920003002 synthetic resin Polymers 0.000 description 2
- ZSLUVFAKFWKJRC-IGMARMGPSA-N 232Th Chemical compound [232Th] ZSLUVFAKFWKJRC-IGMARMGPSA-N 0.000 description 1
- 229920001875 Ebonite Polymers 0.000 description 1
- 229910052776 Thorium Inorganic materials 0.000 description 1
- 229910052770 Uranium Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- HNJBEVLQSNELDL-UHFFFAOYSA-N pyrrolidin-2-one Chemical compound O=C1CCCN1 HNJBEVLQSNELDL-UHFFFAOYSA-N 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- JFALSRSLKYAFGM-UHFFFAOYSA-N uranium(0) Chemical compound [U] JFALSRSLKYAFGM-UHFFFAOYSA-N 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
Landscapes
- Dicing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路装置の製造方法に関する。
本発明は半導体ウェーハを個々の半導体集積回路チップ
に分割する半導体ウェーハ分割工程を有する半導体集積
回路装置の製造方法において、半導体ウェーハを個々の
半導体集積回路チップに分割する前に、個々の半導体集
積回路チップとなる部分上に識別表示例えば形式名表示
やロフト番号表示を付する様にしたことにより、半導体
ウェーハ分割工程後の製造ラインで型式やロットの異な
る半導体集積回路チップが混入したとしても、これら型
式やロフトの異なる半導体集積回路チップを簡単に識別
し、これらを区別することができる様にしたものである
。
に分割する半導体ウェーハ分割工程を有する半導体集積
回路装置の製造方法において、半導体ウェーハを個々の
半導体集積回路チップに分割する前に、個々の半導体集
積回路チップとなる部分上に識別表示例えば形式名表示
やロフト番号表示を付する様にしたことにより、半導体
ウェーハ分割工程後の製造ラインで型式やロットの異な
る半導体集積回路チップが混入したとしても、これら型
式やロフトの異なる半導体集積回路チップを簡単に識別
し、これらを区別することができる様にしたものである
。
従来、半導体集積回路装置として第５図に示す様なもの
が提案されている。この半導体集積回路装置は、半導体
集積回路チップをエポキシ樹脂（１１でモールドすると
共に半導体集積回路チップと電気的に接続された外部端
子（２）を設けてなるものであり、一般に斯る半導体集
積回路装置は次の様にして製造される。即ち半導体ウェ
ーハを用意し、この半導体ウェーハ面に複数の半導体集
積回路を形成した後、この半導体ウェーハを個々の半導
体集積回路チップに分割し、その後、この分割した半導
体集積回路チップをリードフレームに取付け、半導体集
積回路チップのポンディングパッドとリードフレームの
外部端子（２）とを金線で接続し、続いて半導体集積回
路チップをエポキシ樹脂（１１でモールドした後、リー
ドフレームの余分な部分を切断して製造される。ここに
斯る半導体集積回路装置の製造方法においては、例えば
第６図に示す様に半導体ウェーハ（３）の表面の一部に
ロフト番号（４）を付し、製造ライン途中で他のロット
の半導体ウェーハが混入したとして、これを識別し、区
別することができる様にしている。
が提案されている。この半導体集積回路装置は、半導体
集積回路チップをエポキシ樹脂（１１でモールドすると
共に半導体集積回路チップと電気的に接続された外部端
子（２）を設けてなるものであり、一般に斯る半導体集
積回路装置は次の様にして製造される。即ち半導体ウェ
ーハを用意し、この半導体ウェーハ面に複数の半導体集
積回路を形成した後、この半導体ウェーハを個々の半導
体集積回路チップに分割し、その後、この分割した半導
体集積回路チップをリードフレームに取付け、半導体集
積回路チップのポンディングパッドとリードフレームの
外部端子（２）とを金線で接続し、続いて半導体集積回
路チップをエポキシ樹脂（１１でモールドした後、リー
ドフレームの余分な部分を切断して製造される。ここに
斯る半導体集積回路装置の製造方法においては、例えば
第６図に示す様に半導体ウェーハ（３）の表面の一部に
ロフト番号（４）を付し、製造ライン途中で他のロット
の半導体ウェーハが混入したとして、これを識別し、区
別することができる様にしている。
しかしながら、斯る従来の半導体集積回路装置の製造方
法においては、半導体集積回路チップにはロフト番号が
付されないため、半導体ウェーハ（３）を個々の半導体
集積回路チップに分割した後の製造ラインで他のロット
の半導体集積回路チップが混入した場合、これを簡単に
識別し、区別することができない場合があるという不都
合があった。
法においては、半導体集積回路チップにはロフト番号が
付されないため、半導体ウェーハ（３）を個々の半導体
集積回路チップに分割した後の製造ラインで他のロット
の半導体集積回路チップが混入した場合、これを簡単に
識別し、区別することができない場合があるという不都
合があった。
本発明は、斯る点に鑑み、斯る不都合を解消する様にし
た半導体集積回路装置の製造方法を提供することを目的
とする。
た半導体集積回路装置の製造方法を提供することを目的
とする。
本発明に依る半導体集積回路装置の製造方法は、例えば
第１図に示す様に、半導体ウェーハ（３）を個々の半導
体集積回路チップ（５）に分割する半導体ウェーハ分割
工程を有する半導体集積回路装置の製造方法において、
半導体ウェーハ（３）を個々の半導体集積回路チップ（
５）に分割する前に、個々の半導体集積回路チップ（５
）となる部分（６）上に識別表示（７）を付する様にし
たものである。
第１図に示す様に、半導体ウェーハ（３）を個々の半導
体集積回路チップ（５）に分割する半導体ウェーハ分割
工程を有する半導体集積回路装置の製造方法において、
半導体ウェーハ（３）を個々の半導体集積回路チップ（
５）に分割する前に、個々の半導体集積回路チップ（５
）となる部分（６）上に識別表示（７）を付する様にし
たものである。
斯る本発明においては、半導体ウェーハ（３）を個々の
半導体簗積回路チップ（５）に分割する前に、個々の半
導体集積回路チップ（５）となる部分（６）上に識別表
示（７）を付する様にしているので、この半導体ウェー
ハ（３）を個々の半導体集積回路チップ（５）に分割し
たときには、識別表示（７）の付された半導体集積回路
チップ（５）を得ることができる。そこで識別表示（７
）として例えば型式名表示（７Ａ）やロット番号表示（
７Ｂ）を付すときは、半導体ウェーハ（３）を個々の半
導体集積回路チップ（５）に分割した後の製造ラインで
形状からは識別できない型式やロフトの異なる半導体集
積回路チップが混入したとしても、これら型式やロフト
の異なる半導体集積回路チップを簡単に識別し、区別す
ることができる。
半導体簗積回路チップ（５）に分割する前に、個々の半
導体集積回路チップ（５）となる部分（６）上に識別表
示（７）を付する様にしているので、この半導体ウェー
ハ（３）を個々の半導体集積回路チップ（５）に分割し
たときには、識別表示（７）の付された半導体集積回路
チップ（５）を得ることができる。そこで識別表示（７
）として例えば型式名表示（７Ａ）やロット番号表示（
７Ｂ）を付すときは、半導体ウェーハ（３）を個々の半
導体集積回路チップ（５）に分割した後の製造ラインで
形状からは識別できない型式やロフトの異なる半導体集
積回路チップが混入したとしても、これら型式やロフト
の異なる半導体集積回路チップを簡単に識別し、区別す
ることができる。
以下、第１図〜第４図を参照して本発明半導体集積回路
装置の製造方法の一実施例につき説明しよう。
装置の製造方法の一実施例につき説明しよう。
本例においては、先ず第１図Ａに示す様に半導体ウェー
ハ（３）を用意し、この半導体ウェーハ（３）の半導体
集積回路チップとして分割すべき部分の表面に夫々所望
の集積回路を形成した後、表面全面にオーバーコート膜
をなすＳ ｉ３Ｎ ４膜（８）を形成し、更に続いて第
１図Ｂに示す様にこの５１３Ｎ４膜（８）にボンディン
グ用の窓（９）を形成する。
ハ（３）を用意し、この半導体ウェーハ（３）の半導体
集積回路チップとして分割すべき部分の表面に夫々所望
の集積回路を形成した後、表面全面にオーバーコート膜
をなすＳ ｉ３Ｎ ４膜（８）を形成し、更に続いて第
１図Ｂに示す様にこの５１３Ｎ４膜（８）にボンディン
グ用の窓（９）を形成する。
次に第１図Ｃ及び第１図りに示す様に半導体集積回路チ
ップとして分割すべき部分の表面上に、夫々ボンディン
グ用の窓（１０）を有するポリイミド樹脂膜（１１）を
形成する。ここにこのポリイミド樹脂膜（１１）は、半
導体ウェーハ（３）の裏面研摩、分割、分割後のボンデ
ィング、モールドの各工程でオーバーコート膜をなすＳ
ｉ３Ｎ４膜（８）にクラックが入らない様にこの５ｈＮ
４膜（８）を保護し、クランクから入り込む水分によっ
て配線層が腐蝕しない様にすると共に、モールド樹脂で
あるエポキシ樹脂＋１１のフィシに含有されるウラン、
トリウム等より発生するα線から半導体集積回路チップ
（５）を保護し、ソフトエラーが生じない様にするため
に設けるものである。
ップとして分割すべき部分の表面上に、夫々ボンディン
グ用の窓（１０）を有するポリイミド樹脂膜（１１）を
形成する。ここにこのポリイミド樹脂膜（１１）は、半
導体ウェーハ（３）の裏面研摩、分割、分割後のボンデ
ィング、モールドの各工程でオーバーコート膜をなすＳ
ｉ３Ｎ４膜（８）にクラックが入らない様にこの５ｈＮ
４膜（８）を保護し、クランクから入り込む水分によっ
て配線層が腐蝕しない様にすると共に、モールド樹脂で
あるエポキシ樹脂＋１１のフィシに含有されるウラン、
トリウム等より発生するα線から半導体集積回路チップ
（５）を保護し、ソフトエラーが生じない様にするため
に設けるものである。
ここに、このポリイミド樹脂膜（１１）は次の様にして
形成することができる。即ち、先ず第２図に示す様な凹
版印刷装置を用意する。この第２図において（１２）は
印刷液槽を示し、本例においては、この印刷液槽（１２
）にポリイミド樹脂を所定の溶剤例えばＮ−メチル−２
−ピロリドンに溶解したもの（以下、単に印刷液という
） （１３）を収容すると共に、この印刷液（１３）
にその下部を浸すファウンテンロール（１４）を設け、
このファウンテンロール（１４）を矢印ａの方向に回転
させることによって印刷液（１３）をこのファウンテン
ロール（１４）の表面に沿って引き上げることができる
様にする。また、このファウンテンロール（１４）の上
方に印刷原版をなす凹版（１５）を設ける。この場合、
この凹版（１５）は、その表面部分に弾性を有する高分
子樹脂からなる層（１６）を設け、この高分子樹脂１（
１６）に第３図にも示す様に前述したポリイミド樹脂膜
（１１）に対応したパターンの凹部（１７）を形成する
と共に矢印すの方向に回転させることによってファウン
テンロール（１４）を介して供給される印刷液（１３）
をこの凹部（１７）に充填できる様にする。また凹版（
１５）の表面にその先端を接触させるドクター（１８）
を設け、凹版（１５）に供給された余剰の印刷液（１３
Ａ）をこのドクター（１８）によって掻き取ることがで
きる様にする。また、凹版（１５）の上方に硬質ゴムか
らなる圧胴（１９）を配し、この圧１１ｐｌ（１９）を
矢印Ｃの方向に回転させる様にする。そこで本例におい
ては、窓（９）を有するＳｉ３Ｎ４膜（８）を形成した
半導体ウェーハ（３）の表面を凹版（１５）側に向かせ
、所定の位置合わせをした後、圧胴（１９）によってこ
の半導体ウェーハ（３）を凹版（１５）に押し付けて矢
印ｄの方向に移動させる。この様にすると第２図に示す
様に窓（１０）を有する所望パターンの印刷液層（２０
）を半導体ウェーハ（３）のＳｉ３Ｎ４膜（８）上に形
成することができる。そこで次にこの印刷液層（２０）
を加熱してこの印刷液層（２０）中に含まれているＮ−
メチル−２−ピロリドンを蒸発させる。
形成することができる。即ち、先ず第２図に示す様な凹
版印刷装置を用意する。この第２図において（１２）は
印刷液槽を示し、本例においては、この印刷液槽（１２
）にポリイミド樹脂を所定の溶剤例えばＮ−メチル−２
−ピロリドンに溶解したもの（以下、単に印刷液という
） （１３）を収容すると共に、この印刷液（１３）
にその下部を浸すファウンテンロール（１４）を設け、
このファウンテンロール（１４）を矢印ａの方向に回転
させることによって印刷液（１３）をこのファウンテン
ロール（１４）の表面に沿って引き上げることができる
様にする。また、このファウンテンロール（１４）の上
方に印刷原版をなす凹版（１５）を設ける。この場合、
この凹版（１５）は、その表面部分に弾性を有する高分
子樹脂からなる層（１６）を設け、この高分子樹脂１（
１６）に第３図にも示す様に前述したポリイミド樹脂膜
（１１）に対応したパターンの凹部（１７）を形成する
と共に矢印すの方向に回転させることによってファウン
テンロール（１４）を介して供給される印刷液（１３）
をこの凹部（１７）に充填できる様にする。また凹版（
１５）の表面にその先端を接触させるドクター（１８）
を設け、凹版（１５）に供給された余剰の印刷液（１３
Ａ）をこのドクター（１８）によって掻き取ることがで
きる様にする。また、凹版（１５）の上方に硬質ゴムか
らなる圧胴（１９）を配し、この圧１１ｐｌ（１９）を
矢印Ｃの方向に回転させる様にする。そこで本例におい
ては、窓（９）を有するＳｉ３Ｎ４膜（８）を形成した
半導体ウェーハ（３）の表面を凹版（１５）側に向かせ
、所定の位置合わせをした後、圧胴（１９）によってこ
の半導体ウェーハ（３）を凹版（１５）に押し付けて矢
印ｄの方向に移動させる。この様にすると第２図に示す
様に窓（１０）を有する所望パターンの印刷液層（２０
）を半導体ウェーハ（３）のＳｉ３Ｎ４膜（８）上に形
成することができる。そこで次にこの印刷液層（２０）
を加熱してこの印刷液層（２０）中に含まれているＮ−
メチル−２−ピロリドンを蒸発させる。
この様にすると、前述した第１図Ｃ及び第１図りに示す
様なボンディング用の窓（１０）を有するポリイミド樹
脂膜（１１）を形成することができる。
様なボンディング用の窓（１０）を有するポリイミド樹
脂膜（１１）を形成することができる。
尚、第１図Ｃ及び第１図りに示す様にポリイミド樹脂膜
（１０）を半導体集積回路チップとして分割する部分ご
とに設け、夫々のポリイミド樹脂膜（１０の間に間隙（
２１）を設ける様にしたのは、半導体ウェーハ（３）の
分割を容易に行うためである。
（１０）を半導体集積回路チップとして分割する部分ご
とに設け、夫々のポリイミド樹脂膜（１０の間に間隙（
２１）を設ける様にしたのは、半導体ウェーハ（３）の
分割を容易に行うためである。
そこで次に第１図Ｅ及び第１図Ｆに示す様にポリイミド
樹脂膜（１１）の夫々に識別表示（７）をなす型式名表
示（７Ａ）及びロット番号表示（７Ｂ）を印刷により形
成する。この場合、印刷液としてポリイミド樹脂と顔料
とをＮ−メチル−２−ピロリドンに溶解したものを使用
すると共に、凹版として第４図に示す様に識別表示（７
）に対応するパターン（２２）を有する凹版（２３）を
使用することによって第２図に示すと同様の凹版印刷装
置を用いて斯る識別表示（７）を印刷形成することがで
きる。
樹脂膜（１１）の夫々に識別表示（７）をなす型式名表
示（７Ａ）及びロット番号表示（７Ｂ）を印刷により形
成する。この場合、印刷液としてポリイミド樹脂と顔料
とをＮ−メチル−２−ピロリドンに溶解したものを使用
すると共に、凹版として第４図に示す様に識別表示（７
）に対応するパターン（２２）を有する凹版（２３）を
使用することによって第２図に示すと同様の凹版印刷装
置を用いて斯る識別表示（７）を印刷形成することがで
きる。
そこで次に半導体ウェーハ（３）の裏面を研摩した後、
第１図Ｇに示すに半導体ウェーハ（３）を個々の半導体
集積回路チップ（５）に分割し、その後この半導体集積
回路チップ（５）を接着剤を用いてリードフレーム（図
示せず）に固定し、半導体集積回路チップ（５）のポン
ディングパッドとリードフレームｍの外部端子（２）と
を金線で接続し、更に外部端子（２）の先端部分を除き
全体をエポキシ樹脂（１）によってモールドする。この
様にすると、第５図に示すと同様の形状を有する半導体
集積回路装置を得ることができる。
第１図Ｇに示すに半導体ウェーハ（３）を個々の半導体
集積回路チップ（５）に分割し、その後この半導体集積
回路チップ（５）を接着剤を用いてリードフレーム（図
示せず）に固定し、半導体集積回路チップ（５）のポン
ディングパッドとリードフレームｍの外部端子（２）と
を金線で接続し、更に外部端子（２）の先端部分を除き
全体をエポキシ樹脂（１）によってモールドする。この
様にすると、第５図に示すと同様の形状を有する半導体
集積回路装置を得ることができる。
斯る本実施例においては、半導体ウェーハ（３）を（５
）となる部分（６）に形成したポリイミド樹脂膜（１１
）上に顔料を含有したポリイミド樹脂膜による型式名表
示（７Ａ）とロット番号表示（７Ｂ）とを印刷により形
成する様に１でいるので、この半導体ウェーハ（３）を
個々の半導体集積回路チップ（５）に分割したときには
、第１図Ｑに示す様に型式名表示（７Ａ）とロフト番号
表示（７Ｂ）の付された半導体集積回路チップ（５）を
得ることができる。
）となる部分（６）に形成したポリイミド樹脂膜（１１
）上に顔料を含有したポリイミド樹脂膜による型式名表
示（７Ａ）とロット番号表示（７Ｂ）とを印刷により形
成する様に１でいるので、この半導体ウェーハ（３）を
個々の半導体集積回路チップ（５）に分割したときには
、第１図Ｑに示す様に型式名表示（７Ａ）とロフト番号
表示（７Ｂ）の付された半導体集積回路チップ（５）を
得ることができる。
従って、本実施例に依れば、半導体ウェーハ（３）を個
々の半導体集積回路チップ（５）に分割した後の製造ラ
インで形状からは識別できない型式やロフトの異なる半
導体集積回路チップが混入したとしても、これら型式や
ロフトの異なる半導体集積回路チップを簡単に識別し、
これを区別することができるという利益がある。
々の半導体集積回路チップ（５）に分割した後の製造ラ
インで形状からは識別できない型式やロフトの異なる半
導体集積回路チップが混入したとしても、これら型式や
ロフトの異なる半導体集積回路チップを簡単に識別し、
これを区別することができるという利益がある。
また本実施例に依れば、識別表示（７）を印刷により形
成する様にしているので、−回の印刷工程で簡単にこの
識別表示（７）を形成することができるという利益があ
る。
成する様にしているので、−回の印刷工程で簡単にこの
識別表示（７）を形成することができるという利益があ
る。
尚、上述実施例においては、識別表示（７）として型式
名表示（７八）とロフト番号表示（７Ｂ）とを付する様
にした場合につき述べたが、この代わりに、型式別又は
ロフト別に赤、緑、青等の単色による識別表示を付する
様にしても良く、この場合にも上述同様の作用効果を得
ることができる。
名表示（７八）とロフト番号表示（７Ｂ）とを付する様
にした場合につき述べたが、この代わりに、型式別又は
ロフト別に赤、緑、青等の単色による識別表示を付する
様にしても良く、この場合にも上述同様の作用効果を得
ることができる。
また上述実施例においては、ポリイミド樹脂膜（１１）
上に識別表示（７）を付する様にした場合につき述べた
が、この代わりに、オーバーコート膜（８）上に直接識
別表示を付する様にしても良く、この場合にも上述同様
の作用効果を得ることができる。
上に識別表示（７）を付する様にした場合につき述べた
が、この代わりに、オーバーコート膜（８）上に直接識
別表示を付する様にしても良く、この場合にも上述同様
の作用効果を得ることができる。
また上述実施例においては識別表示（７）を顔料を含有
させたポリイミド樹脂膜で形成する様にした場合につき
述べたが、その他種々の樹脂が使用することができるこ
とは勿論である。
させたポリイミド樹脂膜で形成する様にした場合につき
述べたが、その他種々の樹脂が使用することができるこ
とは勿論である。
また本発明は上述実施例に限らず、本発明の要旨を逸脱
することなく、その他種々の構成が取り得ることは勿論
である。
することなく、その他種々の構成が取り得ることは勿論
である。
本発明に依れば、半導体ウェーハ（３）を個々の半導体
集積回路チップ（５）に分割する前に、個々の半導体集
積回路チップ（５）となる部分（６）上に識別表示（７
）を付する様にしているので、識別表示（７）として例
えば型式名表示（７Ａ）やロット番号表示（７Ｂ）を付
すときは、半導体ウェーハ（３）を個々の半導体集積回
路チップ（５）に分割した後の製造ラインで形状からは
識別できない型式やロフトの異なる半導体集積回路チッ
プが混入したとしても、これら型式やロフトの異なる半
導体築積回路チップを簡単に識別し、区別することがで
きるという利益がある。
集積回路チップ（５）に分割する前に、個々の半導体集
積回路チップ（５）となる部分（６）上に識別表示（７
）を付する様にしているので、識別表示（７）として例
えば型式名表示（７Ａ）やロット番号表示（７Ｂ）を付
すときは、半導体ウェーハ（３）を個々の半導体集積回
路チップ（５）に分割した後の製造ラインで形状からは
識別できない型式やロフトの異なる半導体集積回路チッ
プが混入したとしても、これら型式やロフトの異なる半
導体築積回路チップを簡単に識別し、区別することがで
きるという利益がある。
第１図は本発明半導体簗積回路装置の製造方法の一実施
例の説明に供する工程図、第２図は第１図例に使用する
凹版印刷装置の構成図、第３図は第２図の凹版印刷装置
の凹版の部分拡大図、第４図は識別表示を付するために
使用する凹版の部分拡大図、第５図は半導体集積回路装
置の一例を示す斜視図、第６図は従来の半導体集積回路
装置の製造方法の説明に供する線図である。 （３）は半導体ウェーハ、（５）は半導体集積回路チッ
プ、（６）は半導体集積回路チップとなる部分、（７）
は識別表示、（７Ａ）は型式名表示、（７Ｂ）はロフト
番号表示、（８）はＳｉ３Ｎ４膜、（１１）はポリイミ
ド樹脂膜である。
例の説明に供する工程図、第２図は第１図例に使用する
凹版印刷装置の構成図、第３図は第２図の凹版印刷装置
の凹版の部分拡大図、第４図は識別表示を付するために
使用する凹版の部分拡大図、第５図は半導体集積回路装
置の一例を示す斜視図、第６図は従来の半導体集積回路
装置の製造方法の説明に供する線図である。 （３）は半導体ウェーハ、（５）は半導体集積回路チッ
プ、（６）は半導体集積回路チップとなる部分、（７）
は識別表示、（７Ａ）は型式名表示、（７Ｂ）はロフト
番号表示、（８）はＳｉ３Ｎ４膜、（１１）はポリイミ
ド樹脂膜である。
Claims (1)
- 【特許請求の範囲】 半導体ウェーハを個々の半導体集積回路チップに分割す
る半導体ウェーハ分割工程を有する半導体集積回路装置
の製造方法において、 上記半導体ウェーハを上記個々の半導体集積回路チップ
に分割する前に、上記個々の半導体集積回路チップとな
る部分上に識別表示を付する様にしたことを特徴とする
半導体集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62149852A JPS63313812A (ja) | 1987-06-16 | 1987-06-16 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62149852A JPS63313812A (ja) | 1987-06-16 | 1987-06-16 | 半導体集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63313812A true JPS63313812A (ja) | 1988-12-21 |
Family
ID=15484055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62149852A Pending JPS63313812A (ja) | 1987-06-16 | 1987-06-16 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63313812A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5894172A (en) * | 1996-05-27 | 1999-04-13 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with identification function |
| US6544804B2 (en) * | 1998-03-30 | 2003-04-08 | Kabushiki Kaisha Toshiba | Semiconductor wafer having identification indication and method of manufacturing the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5662318A (en) * | 1979-10-26 | 1981-05-28 | Hitachi Ltd | Semiconductor device and manufacturing of thereof |
-
1987
- 1987-06-16 JP JP62149852A patent/JPS63313812A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5662318A (en) * | 1979-10-26 | 1981-05-28 | Hitachi Ltd | Semiconductor device and manufacturing of thereof |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5894172A (en) * | 1996-05-27 | 1999-04-13 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with identification function |
| US6544804B2 (en) * | 1998-03-30 | 2003-04-08 | Kabushiki Kaisha Toshiba | Semiconductor wafer having identification indication and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5776799A (en) | Lead-on-chip type semiconductor chip package using an adhesive deposited on chip active surfaces at a wafer level and method for manufacturing same | |
| JP3664432B2 (ja) | 半導体装置およびその製造方法 | |
| US20010042902A1 (en) | Semiconductor device and method of manufacturing the same | |
| US20010043076A1 (en) | Method and apparatus for testing semiconductor devices | |
| JP2002280480A (ja) | 回路装置の製造方法 | |
| US6680220B2 (en) | Method of embedding an identifying mark on the resin surface of an encapsulated semiconductor package | |
| US20050167800A1 (en) | Semiconductor device and method of manufacturing same | |
| KR20110081955A (ko) | 리드 프레임 기판의 제조 방법과 반도체 장치 | |
| KR20060052300A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2596615B2 (ja) | 樹脂封止用回路基板 | |
| JPS63313812A (ja) | 半導体集積回路装置の製造方法 | |
| JP2005019754A (ja) | 複合部品及びその製造方法 | |
| JP2004165234A (ja) | 半導体装置およびその製造方法 | |
| JP2011096882A (ja) | 半導体装置の製造方法及び半導体装置のアレイ | |
| JP3378880B2 (ja) | 半導体装置及びその製造方法 | |
| JP2001232839A (ja) | サーマルヘッド | |
| JP2503767B2 (ja) | 半導体装置の製造方法 | |
| JPS6226874A (ja) | 発光ダイオ−ドアレイのダイスボンデイング方法 | |
| JP2513215B2 (ja) | 印刷方法 | |
| JP2003094295A (ja) | 半導体ウエーハ研削方法、半導体ウエーハおよび半導体ウエーハの表面保護材料 | |
| JP4507473B2 (ja) | リードフレームの製造方法 | |
| JP2517968B2 (ja) | 印刷方法 | |
| JPH07183638A (ja) | 電子部品搭載用接触型ｉｃカード用基板、接触型ｉｃカード用電子部品搭載装置及びその製造方法 | |
| JP3117444B2 (ja) | 透明凹版印刷法 | |
| JPH0563111A (ja) | 半導体装置 |