JP2001313238A - 識別マークを有する半導体ウェハ - Google Patents

識別マークを有する半導体ウェハ

Info

Publication number
JP2001313238A
JP2001313238A JP2001077142A JP2001077142A JP2001313238A JP 2001313238 A JP2001313238 A JP 2001313238A JP 2001077142 A JP2001077142 A JP 2001077142A JP 2001077142 A JP2001077142 A JP 2001077142A JP 2001313238 A JP2001313238 A JP 2001313238A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
pits
pit
wafer
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001077142A
Other languages
English (en)
Other versions
JP3996354B2 (ja
Inventor
Braian C Barker
ブライアン・シー・バーカー
J Bankofusuku Raymond
レイモンド・ジェイ・バンコフスク
Z Kort John Jr
ジョン・ゼット・コルト・ジュニア
G Hartswick Percy
パーシー・ジー・ハーツウィック
W Lewis John
ジョン・ダブリュー・ルイス
T Pasco Nancy
ナンシー・ティー・パスコー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2001313238A publication Critical patent/JP2001313238A/ja
Application granted granted Critical
Publication of JP3996354B2 publication Critical patent/JP3996354B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54406Marks applied to semiconductor devices or parts comprising alphanumeric information
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54413Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54433Marks applied to semiconductor devices or parts containing identification or tracking information
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54453Marks applied to semiconductor devices or parts for use prior to dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54493Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

(57)【要約】 【課題】 本発明の目的は、ウェハの処理履歴等の情報
符号化構造を有する半導体ウェハを提供することであ
る。 【解決手段】 その中に複数のピット52を含む半導体
ウェハ50。ピットは情報提供パターンに配置され、ウ
ェハ上の処理が完了した後も可読できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体ウェハ上の
情報符号化構造および半導体ウェハ上に情報を符号化す
る方法に関する。本発明はさらに、情報符号化構造を含
む半導体ウェハに関する。本発明はさらに、半導体ウェ
ハ上に情報を符号化し、この情報を読み取るシステムに
関する。
【0002】
【従来の技術】半導体装置製造では一般に、複数の半導
体ダイまたはチップがより大きな半導体ウェハ片からカ
ットされる。また、一般に、複数のシリコン・ウェハは
大きなシリコン・ブールからカットされる。
【0003】半導体ウェハの形成後、半導体ウェハの内
部および表面に機能構造を形成するための処理が実施さ
れる。ウェハごとに異なる処理を実施することができ
る。さらに、1枚のウエハの異なる部分に異なる処理を
実施することもできる。
【0004】
【発明が解決しようとする課題】本発明の目的は、ウェ
ハの処理履歴等の情報符号化構造を有する半導体ウェハ
を提供することである。
【0005】
【課題を解決するための手段】本発明は、その中に複数
のピットを含む半導体ウェハを提供する。ピットは情報
提供パターンに配置され、ウェハ上の処理の前、処理中
および完了後に可読である。
【0006】本発明はさらに、半導体ウェハ上に情報を
符号化し、この情報を読み取るためのシステムを提供す
る。このシステムは、半導体ウェハ上で情報提供パター
ンに形成され、かつ、ウェハ上の処理の前、処理中およ
び完了後に可読である複数のピットを含む。このシステ
ムはさらに、ピットによって符号化された情報を読み取
る手段を含む。
【0007】本発明はさらに、半導体ウェハ上に情報を
符号化する方法を提供する。この方法は、情報をディジ
タル形式に変換する段階と、このディジタル形式の情報
に対応する、ウェハ上の処理の前、処理中および完了後
に可読であるピットを、前記半導体ウェハ中に形成する
段階を含む。
【0008】当業者には、本発明の他の目的および利点
が以下の詳細な説明から容易に明らかとなろう。この説
明では、発明実施の最良の形態と考えられる形態を挙げ
て本発明の好ましい実施形態だけを示し説明した。本発
明は、その他の形態および異なる実施形態が可能であ
り、そのいくつかの詳細は、本発明から逸脱することな
くさまざまな明白な点の変更が可能であることが理解さ
れよう。したがって、図面および説明は本質的に例示的
なものであり、本発明を限定するものではない。
【0009】以上に述べた本発明の目的および利点は、
添付図面とともに検討したときにより明確に理解され
る。
【0010】
【発明の実施の形態】先に論じたように、より大きな半
導体片から複数の半導体ウェハをカットすることができ
る。また、細長いシリコン・ブールから複数のシリコン
・ウェハをカットすることができる。次いでシリコン・
ウェハ上に処理が実施される。ウェハの処理を追跡する
ことが望ましいことがある。
【0011】半導体ウェハを処理するとき、ウェハは一
般に、複数の異なるウェハ上に異なる構造を形成する異
なる方式に従って処理される。さらに、1枚のウエハの
異なる部分に異なる構造を形成することもできる。さら
に、ウエハの処理を通じてウェハに使用されている処理
レシピを識別できることが望ましいこともある。
【0012】現在、半導体ウェハはバー・コードによっ
て識別されている。一般にはレーザを利用して、半導体
ウェハを識別するためのバー・コードを半導体ウェハ上
に作成している。しかし、レーザで作成した(スクライ
ビングした)バー・コードは一般に、処理段階後に読み
取ることができない。かつては、レーザでスクライビン
グしたバー・コードのリーダビリティを向上させるた
め、スクライビング前に長方形を注入してコントラスト
を高めていた。次いで、注入した長方形上にバー・コー
ドをスクライビングする。バー・コードが読めなくなっ
たときには、バー・コードを読み取るための専用の読取
装置が必要だった。これによって、ツール・リーダがバ
ー・コードを読み取ることができる。
【0013】注入した領域にバー・コードを刻印する方
法の代替として、バー・コードに対するウェハのコント
ラストを変化させる材料を、ウェハ中およびウェハ上に
付着させた。しかしこのような付着フィルムはその後の
処理中に腐食してしまう。
【0014】一般に、複数の製造ツールが、複数の製品
設計および複数の技術変更(EC)レベルのウェハ・ロ
ット、または特定の複数の製品バージョンのウェハ・ロ
ットを処理する。輸送箱上のロット番号はウェハ・ロッ
トの制御を可能にする。適当なウェハが適当な処理を受
け取ることを保証するために、ウェハを追跡することが
しばしば重要である。追跡は、前述のバー・コードを用
いて実施することができる。しかし、先に述べたとお
り、バー・コードは判読不能になる可能性がある。さら
に、現在の半導体製造制御システムは、ウェハおよびロ
ットを識別し適当なツール・レシピをダウンロードする
データ・システムを必要とする。1ロット中の異なるウ
ェハは多くの場合に異なる処理を要求する。これも、ロ
ットおよびウェハの識別に基づく。ウェハの経路指定お
よび処理を正確に識別することが非常に重要である。半
導体製造を成功させるためには、経路指定およびツール
・レシピを正確に識別することが非常に重要である。
【0015】将来の処理の進歩には、300ミリメート
ル、またはこれを超えるウェハ・ファブリケータが含ま
れる。このようなファブリケータがラインに組み込まれ
ると、複数の部品番号がウェハ・ロット内に存在するこ
とが予想される。これは、制御要件をさらに複雑にす
る。この線に沿って、ウェハ追跡システムの重要性はさ
らに高まるであろう。
【0016】本発明は、以上およびその他の問題に対す
る解決策を提供する。この線に沿って、本発明が取り組
もうとしている問題は全顧客注文の損失の問題を含む。
本発明は、ウェハの識別を可能にする方式を提供する。
ウェハを識別することによって、ウェハ上に形成されて
いる構造を決定することができる。
【0017】本発明はさらに、製造中にウェハを識別
し、ウェハ−ロット、ウェハ−処理ツール、および/ま
たはウェハ−処理レシピなどの迅速なマッチングを可能
にする高信頼の方法を提供する。本発明は、現在利用さ
れているバー・コード・システムよりも信頼できる。
【0018】本発明はさらに、ウェハ−ロット、ウェハ
−処理、および/またはウェハ−処理レシピなどの追跡
を可能にし、製造中にウェハを制御する高信頼の方法を
提供する。本発明はさらに、ある種の制御機能をローカ
ル・レベルに移動させることによって、ツールおよびロ
ジスティックス制御システムの経費を減らすことができ
る。その上、本発明はこれらの機能を、現在利用されて
いるバー・コード・システムよりも高い信頼性で実施す
ることができる。
【0019】本発明は、ウエハ処理後も肉眼で、または
補助機構を使用して、または機械によって読み取ること
ができるシステムを提供することによって、現在利用さ
れているウエハ処理システムの短所に対処する。本発明
はさらに、一般的ないし標準的なバー・コードに比べ
て、使用可能なウェハ上の情報量を数桁増大させること
ができる方法を提供する。ウェハ識別データを提供する
他に、本発明に基づく半導体ウェハ上に提供された情報
を利用してツールをローカル制御することもできる。
【0020】本発明を利用して、さまざまな異なる目標
を達成することができる。例えば、本発明は、ブール中
のウェハ位置の決定と、ウェハ上に形成された構造を決
定するためのウェハの識別とを可能にする。本発明はさ
らに、同じブールからカットした他のウェハに対する、
ある1枚のウェハのブール中での相対位置の識別を可能
にする。本発明はさらに、半導体ウェハおよび製造プロ
セスの追跡および経路指定を可能にする。半導体ウェハ
上に符号化された情報のその他の使用を本発明に基づい
て実行することもできる。
【0021】本発明は一般に、半導体ウェハ上に所望の
情報を符号化する技法を提供する。本発明は、半導体ウ
ェハ上に情報を符号化するための構造、ならびにこの構
造を形成し、かつこの構造中に符号化された情報を検索
する方法を提供する。この構造中には任意の情報を符号
化することができる。
【0022】一般に、本発明に基づく半導体ウェハ上の
情報符号化構造は、複数の情報符号化ピットを半導体ウ
ェハ中に含む。このピットは、半導体ウェハの任意の部
分に形成することができる。言い換えると、ピットは、
半導体ウェハの上面、下面、および/または側面に形成
することができる。ピットは情報提供パターンに配置さ
れ、ウェハ上での処理が完了した後に読み取ることがで
きる。後述するように、本発明に基づく多くのパターン
を利用することができる。
【0023】本発明に基づくピット情報提供パターンの
配置は、バー・コード、ディジタル・パターン、英数字
パターンおよび/またはその他の所望のパターンを含む
ことができる。ピットをディジタル・パターンに配置す
る場合、このパターンは、異なる2種類の長さを有する
ピットを含むことができる。これらのピットは、半導体
ウェハの任意の面に配置することができる。この線に沿
って、ピットを、半導体ウェハの表面、裏面および/ま
たはエッジなどの側面に配置することができる。
【0024】本発明に基づくピットは1つまたは複数の
方法で読み取ることができる。例えば、ピットを肉眼で
読むことができる。読取装置によってピットを読むこと
もできる。この線に沿って、レーザ読取装置を利用し
て、本発明に基づいてピット中に符号化された情報を読
み取ることができる。ピットを機械可読とすることがで
きる。
【0025】本発明に基づくピットは、1つまたは複数
の任意のさまざまな形状、サイズおよび相対配置に形成
することができる。この線に沿って、それぞれのピット
を同じ形状および/または深さに形成すること、あるい
は異なる形状および/または深さに形成することができ
る。例えば、全てのピットを、概ね円形の形状を有する
ものにすることができる。全てのピットを、正方形、概
ね正方形、長方形および/または他の任意の形状にする
こともできる。形状が全て同じというわけではないピッ
トを形成することもできる。
【0026】先に述べたとおり、円形、楕円形、長方形
など、異なる2種類の形状を有するピット中に2進情報
を符号化することができる。2進情報は、異なる2種類
の形状を有するピットを用いて符号化することができ
る。全て同じ形状のピットを用いても2進情報を符号化
することができる。この場合には、ピットの不在が2進
情報の第2値を構成する。
【0027】ピットの形状が全て同じというわけではな
い場合、長さの異なる長方形である、全体形状が異なる
など、ピットは異なる幅および/または長さを有する。
これらのピットは一般に、少なくとも2つの異なる幅、
長さまたは形状を有する。全て同じ長さだが幅が異な
る、または幅は同じだが長さが異なるといったケースも
ある。
【0028】先に述べたとおり、異なる実施形態のピッ
トは異なる寸法を有することができる。一般に、ピット
の幅はたかだか1ミリメートルである。ピットの寸法
は、少なくとも部分的には、ピットが形成される場所に
左右される。半導体ウェハのエッジに形成されるピット
は、半導体ウェハの表面または裏面に形成されるピット
よりもはるかに大きな寸法を有することができる。
【0029】同様に、ピットの深さがピットが形成され
る場所に左右されることがある。半導体ウェハのエッジ
に形成されるピットは、半導体ウェハの表面または裏面
に形成されるピットよりも半導体ウェハ材料中にはるか
に深く形成することができる。半導体ウェハの表面また
は裏面に形成されるピットは、半導体ウェハ材料中の少
なくとも約2.5μmの深さに形成することができる。
【0030】他の寸法と同様に、ピット間のスペーシン
グも実施形態によって変えることができる。一実施形態
によれば、ピットは、互いから約2ミリメートル離され
る。これは一般に、半導体ウェハのエッジにピットを形
成する場合である。半導体ウェハの表面または裏面に形
成されるピットは、これよりもはるかに近づけて配置す
ることができる。この線に沿って、これらのピットは、
隣接するピットから約5μm〜約10μm離して形成す
ることができる。一実施形態によれば、同じ行の隣接す
るピット、または隣接する行のピットは互いから少なく
とも約5μm離される。
【0031】ピットの側壁の輪郭も変化させることがで
きる。本発明に基づくピットの側壁は一般に、その少な
くとも一部がまっすぐで、かつピットが形成された半導
体ウェハの上面、下面および/またはエッジに垂直であ
る。
【0032】本発明に基づくピットのエッジ、すなわ
ち、ピットの側壁が半導体ウェハの面と出合うところ、
またはピットの底面がピットの側壁と出合うところを、
鋭くとがらせるのではなしに、湾曲させることができ
る。したがって、ピットの側壁および/または底壁の少
なくとも一部を湾曲させることができる。実際、本発明
に基づくピットの底面および/または側壁全体を湾曲さ
せることができる。さらに、少なくとも1つのピット
を、半導体ウェハの上面または下面に垂直な線に対して
傾けることができる。
【0033】本発明に基づくピットは一般にグループと
して形成される。ピットをグループにすることによって
ピットの読取りを容易にすることができる。さらに、ピ
ットをグループに形成して、読み手が肉眼で読める情報
をピットが表すようにすることもできる。この線に沿っ
て、ピットを英数字の形状を有するグループに形成する
ことができる。このような一実施形態によれば、文字お
よび/または数字を形成する一群のピットが約2mm×
約5mmの寸法を有する。このようなピットのグルーピ
ングが、先に論じた機械可読部分を含むこともできる。
【0034】本発明に基づくピットのリーダビリティ
は、異なるいくつかの方法で提供することができる。こ
の線に沿って、ピットに入射した光またはその他の放射
は反射しないため、ピットを検出することができる。あ
るいは、ピットに入射した光またはその他の放射ピット
を位相を変えて反射させることもできる。一実施形態に
よれば、ピット間のスペースに入射した光または放射が
干渉縞を形成し、その結果、ピットが可読となる。
【0035】ピットとピットの少なくとも一部を取り囲
む半導体ウェハの表面との間のコントラストによって、
ピットを可読にすることもできる。ピットを形成する基
板の領域を処理すると、このコントラストを与えること
ができる。この線に沿って、ピットを形成する領域にイ
オンを注入することによってコントラストを与えること
ができる。イオン注入は、ピットの深さがイオン注入の
深さよりも深くなる深さに実施することができる。ある
いは、単に十分な深さを有するピットがコントラストを
与えるようにすることもできる。他の所望の方法に基づ
いてコントラストを与えることもできる。
【0036】ピットの形成後、ピットを含む半導体ウェ
ハの面にコーティングを被せることができる。所望のコ
ーティングを利用することができる。一実施形態によれ
ばこのコーティングがサファイアであり、他の実施形態
によれば炭化ケイ素である。他の実施形態によれば、コ
ーティング後に実施する処理段階に少なくとも部分的に
応じて、二酸化シリコン/サファイア、ポリイミドおよ
びその他の材料を利用することができる、
【0037】グループとして配置して英数字を形成する
他に、本発明に基づくピットを他のグルーピングで配置
することもできる。この線に沿って、ピットを単純に少
なくとも1本の行に配置することができる。ピットのグ
ループを、半導体ウェハ上のその他のピット・グループ
に対してさまざまに配置することができる。
【0038】本発明に基づくピットはさらに、複数の情
報符号化ピットへの位置参照を提供する少なくとも1つ
のピットを含むことができる。こうすることによって、
半導体ウェハ上の任意の場所に少なくとも1つの情報符
号化ピットを配置することができる。情報符号化ピット
の位置を決定し正しく読み取るためには、参照ピットに
対する情報符号化ピットの相対位置が分かっていること
が重要である。参照ピットは、情報符号化ピットが位置
する場所にかかわらず半導体ウェハの任意の面に配置す
ることができる。例えば、参照ピットを半導体ウェハの
エッジに配置し、情報符号化ピットを半導体ウェハの上
面または下面に配置することができる。
【0039】本発明はさらに、半導体ウェハ上に情報を
符号化する方法を提供する。この方法は、情報をディジ
タル形式に変換する段階、およびこのディジタル形式の
情報に対応するピットを半導体ウェハ上に形成する段階
を含む。ピットは前述のものとすることができる。この
方法はさらに、先に説明した少なくとも1つの参照ピッ
トを形成する段階を含むことができる。さらにこの方法
は、周囲の半導体ウェハ部分に関して検出可能なコント
ラストを有するピットを提供する段階を含むことができ
る。一実施形態によれば、本発明に基づく情報符号化方
法は、半導体材料ブールに湾曲した溝を形成する段階、
このブールに少なくとも1本の直線状の溝を形成する段
階、およびブールをウェハにスライスする段階を含むこ
とができる。
【0040】以下に、本発明の特定の3つの実施形態を
説明する。以下に説明する例は例示的なものであって、
本発明を網羅するものではない。したがって、当業者
は、本明細書に含まれる開示を知れば、それほどの実験
を経ずとも、以下に説明する実施形態の代替実施形態な
らびに完全に異なる実施形態を開発することができよ
う。
【0041】ピットは、半導体ウェハの処理中の複数の
段階で半導体ウェハ中に形成することができるが、本発
明の一実施形態によれば、半導体がウェハとして存在す
る前に半導体中にピットを形成する。この線に沿って、
ウェハにスライスする前の半導体ブール中にピットを形
成する。図1に、このような処理に基づいて形成される
ウェハを示す。当然ながら、ピットをブールに形成する
のではなしに、それぞれのウェハにピットを個々にカッ
トすることもできる。
【0042】前述のとおり、図1は、ピットが半導体ウ
ェハの側面に形成された本発明の一実施形態を表す。図
1に示したピットは、個々のそれぞれのウェハ中にカッ
トすることもできるが、一般には、ウェハにスライスす
る前のシリコン・ブールに形成される。この線に沿っ
て、図4に、ピットがブールに形成された複数のノッチ
(切欠き)からなる、シリコン・ブール10を示す。
【0043】図4に示したブールは、異なる2種類のピ
ットまたはノッチを含む。この線に沿って、ブール10
は、直線状のウェハ識別ノッチ12および湾曲したブー
ル・シーケンス・ノッチ14を含む。
【0044】ウェハ識別ノッチは、ウェハを識別する標
準識別データを提供することができる。この識別を、処
理の制御に使用されるコンピュータ中の特定の処理情
報、顧客情報またはその他の情報とマッチングさせるこ
とができる。ブール・シーケンス・ノッチは、ブール中
でのウェハの位置、具体的にはブール中の他のウェハに
対する相対位置の識別に役立つ。ウェハ識別ノッチは、
ブール識別、製造コード、ドーピングおよび/または結
晶方位などの情報に対して利用することができる。この
情報にはさらに、未処理ウェハのタイプ(すなわちSO
I)、目的のユーザ(完成ウェハのハイジャックを防ぐ
ため。パッケージングが常に製造場所と同じ場所で実施
されるとは限らない)、ダウン・ストリーム(すなわち
銅)にとって重要な処理情報、後の処理入力を処理中に
変更することができる重要な測定値などの、ウェハの親
子関係情報を含めることができる。
【0045】ノッチ12および14は、所望の処理に基
づいてブール中に形成することができる。この線に沿っ
て、これらのノッチは、工具を用いてブールを物理的に
カットすることによって機械加工することができる。あ
るいは、レーザを用いてカットすることもできる。その
他の適当な処理を利用することもできる。
【0046】ウェハ識別ノッチ12は単に、直線状のノ
ッチをブールに沿ってまっすぐにカットすることによっ
て形成することができる。一方、図4に示した実施形態
のブール・シーケンス・ノッチは、ブールを回転させ、
同時に、ブールの位置を切削工具に対して横方向に変化
させることによって形成することができる。ブールおよ
び/または切削工具をこのように動かすと、ブール・シ
ーケンス・ノッチが、ねじ山の機械加工のようにブール
の円周に沿ったゆるやかなら旋形にカットされる。
【0047】ブールにノッチを形成した後、ブールを個
々のウェハにスライスする。この線に沿って、図4に、
ソー・カーフ16および個々のウェハ・スライス18を
示す。スライス後にウェハを研磨することができる。
【0048】図4から明らかなように、1組のウェハ識
別ノッチ12の始まりは、ウェハ・シーケンス開始ノッ
チ13として識別される。曲線状のブール・シーケンス
・ノッチをブール上に形成した場合、ブールからスライ
スしたそれぞれのウェハで、ウェハ識別ノッチはブール
・シーケンス・ノッチ14からそれぞれ異なる距離のと
ころにある。ウェハ識別ノッチの始まりを容易に識別す
るため、ウェハ・シーケンス開始ノッチの幅を他のウェ
ハ識別ノッチの幅の2倍にすることができる。ウェハ識
別ノッチ・セットのウェハ・シーケンス開始ノッチとは
反対側のウェハ識別ノッチについても同じことが言え
る。
【0049】図1に、半導体ウェハの側面に形成された
ノッチを含む半導体ウェハの一実施形態の一例を示す。
図1に示した半導体ウェハのノッチは図4に示したとお
りに形成したものである。したがってウェハ1は、ブー
ル・シーケンス・ノッチ2およびウェハ識別ノッチ3を
含む。ウェハ1は、4つのブール・シーケンス・ノッチ
を含むが、任意の数のブール・シーケンス・ノッチを含
むことができる。この線に沿って、ウェハは、ブール・
シーケンス・ノッチを最低1つ含む必要がある。前述の
とおり、ウェハ識別ノッチはウェハ・シーケンス開始ノ
ッチ4を含むことができる。やはり先に説明したとお
り、ウェハ・シーケンス開始ノッチ4をブール・シーケ
ンス・ノッチに最も近いノッチとすることができる。
【0050】図1に示した半導体ウェハの実施形態はさ
らに、この一連の識別ノッチのウェハ・シーケンス開始
ノッチを含む側とは反対側の端に形成された読取り開始
ノッチ5を含む。読取り開始ノッチおよびウェハ・シー
ケンス開始ノッチを使用して、このノッチ・シーケンス
を読み、ノッチをノッチ中に符号化された情報に変換す
るノッチ・リーダを調整することができる。
【0051】ウェハ・シーケンス開始ノッチの場合と同
様に、読取り開始ノッチの幅を識別ノッチの幅の2倍に
することができる。これは、識別ノッチの読取りを容易
にするのに役立つ。しかしいくつかの実施形態では、読
取り開始ノッチおよびウェハ・シーケンス開始ノッチ
が、識別ノッチの径と同じか、またはこれよりも小さい
径を有する。単にこのウェハ・ノッチの違いを検出する
だけで、識別ノッチ・シーケンスの開始位置を識別する
ことができる。
【0052】図1に示したウェハなどの半導体ウェハは
さらに、ウェハ・チャックに半導体ウェハを位置合せす
るためのノッチ6を含むことができる。このような基準
位置ノッチは一般に、処理チャックへのウェハの標準位
置決めを可能にするために半導体ウェハ上で利用され
る。このような基準位置ノッチは当業者にはよく知られ
ている。したがって、これについてここでさらに詳細に
論じることはしない。
【0053】図1に示した半導体ウェハ1の側面に形成
された識別ノッチまたはピット3は、所望の幅および深
さに形成することができる。図2に、1つのノッチ7の
拡大図を示す。ノッチ7は、半導体ウェハの平面内の幅
W、およびノッチまたはピット7が半導体ウェハのエッ
ジから半導体ウェハの中心に向かって延びる深さDを有
する。
【0054】ノッチの幅は約0.1mm〜約1.5m
m、深さは約0.2mm〜約1.0mmとすることがで
きる。一般に、図1に示した本発明の実施形態のノッチ
などのノッチの幅は約1mm以下、深さは約1mm以下
である。幅および深さはこれよりも小さくすることがで
き、場合によっては1mmよりもかなり小さくすること
ができる。
【0055】ノッチの近傍での半導体ウェハの応力亀裂
を防ぐため、ノッチの側面と底面が出合うコーナをとが
らせるのではなく、図2に示すようにコーナを丸くする
ことができる。一般に、その半径はノッチの幅のおよそ
10%、またはエッジを丸めて破壊を低減させるのに十
分な大きさとすることができる。
【0056】当然ながら、図2に示したノッチおよび先
に記載した寸法は、本発明に基づく半導体ウェハのエッ
ジに形成することができるノッチまたはピットの一実施
形態を表すに過ぎない。他の形状および寸法も可能であ
る。本明細書に含まれる開示を知れば、当業者は、この
ようなピットまたはノッチに対する代替形状、寸法およ
びその他のパラメータを決定することができよう。
【0057】情報は、図1に示したウェハなどのウェハ
中に単に2進データとして符号化される。言い換える
と、ノッチの存在を例えば値1とみなす。一方、ノッチ
の不在には値0を割り当てる。もちろん、ノッチの値お
よびノッチの不在を逆にすることもできる。ノッチの不
在はノッチ位置間のスペースでもある。さらに、サイズ
の異なる2つのノッチが2進符号化システムの2つの値
を表すとすることもできる。
【0058】図1に示したノッチのグループを利用し
て、半導体ウェハの識別情報を符号化することができ
る。この情報には、標準識別データを含めることができ
る。このようなデータの例は先に示した。
【0059】図3は、図1に示したウェハをカットした
のと同じブールからカットした半導体ウェハの一実施形
態を表す。したがって図3に示したウェハ7は、ブール
・シーケンス・ノッチ2、ウェハ・シーケンス開始ノッ
チ4、ウェハ識別ノッチ3、読取り開始ノッチ5および
基準位置ノッチ6を含む。しかし、図3に示すとおり、
ウェハ上の他のノッチに対するブール・シーケンス・ノ
ッチの位置は移動している。これは、図4に示したブー
ル・シーケンス・ノッチの形成に起因する。このブール
・シーケンス・ノッチ位置の移動は、そのウェハをカッ
トしたブール中の位置、ならびにブール中のその他のウ
ェハに対する相対位置の識別を可能にする。
【0060】半導体ウェハ中にブール・シーケンス・ノ
ッチを図4に示すようにカットすることによって、ブー
ル中の多数のウェハの識別が可能になる。一例によれ
ば、長さ1.5mのブール中の1000枚のウェハを識
別することができる。実際、ブールに沿って1枚移動す
るごとにノッチ・パターンを変えることができるので、
ウェハの数は事実上無限である。この実施形態によれ
ば、ウェハの幅は約200mm、したがって円周は約6
28mmである。4つのブール・シーケンス・ノッチを
利用する場合、これらのそれぞれのブール・シーケンス
・ノッチの幅は約1mmであり、それぞれのノッチは約
0.25mm離される。この実施形態では、このブール
の円周のうち600ミリメートルがブール・シーケンス
・ノッチに利用される。この技法の1つの利点は、ウェ
ハの識別が2つの方法、すなわちノッチのパターンおよ
び指定された開始点からのノッチの角変位によって符号
化されることである。
【0061】円周のうち400ミリメートルをブール・
シーケンス・ノッチに利用すると、ウェハ識別ノッチ用
に約228ミリメートルが残る。30個のノッチからな
り、単一の数字として読み取られる1つの識別ノッチ・
グループは、2億5千万個を超える異なる数字を与え
る。また、6個のノッチからなるグループをひとまとま
りとして読み取られる120個の識別ノッチは、20個
の64数字を与える。このような実施形態は、英数字に
都合よく変換可能であり、予備のための組合せも確保で
きる。
【0062】もちろん、ブール・シーケンス・ノッチの
スペーシング、ブール・シーケンス・ノッチの数、ウェ
ハ識別ノッチのグルーピングおよび識別は変更すること
ができる。当業者は、本明細書に含まれる開示を知れ
ば、それほどの実験を経ずとも、ノッチ・サイズ、スペ
ーシング、グルーピングおよびその他のパラメータの多
数の組合せを決定することができよう。
【0063】図1および図3に示すように半導体ウェハ
上に情報を符号化した後、情報を読み取ることができ
る。図1および図3に示したノッチなどのノッチを用い
て、前述のとおり情報を2進法で符号化する。情報を読
み取ると2つの値が生成される。
【0064】図5に、ノッチを読み取る際にリーダが拾
い上げ、分析する信号表現の一実施形態を示す。図5に
示した実施形態では、縦軸が電圧または電流を表し、横
軸が時間を表す。他の実施形態によれば縦軸が別の変数
を表し、ノッチを読み取る際に電圧、電流以外の変数が
計測される。
【0065】図5で、CLKとして識別される一番上の
信号線をリーダ電子回路内部のクロック信号とすること
ができる。タイミング精度の向上および後に論じるその
他の目的のため、クロック信号は図6に示すようにより
小さな複数のパルスからなる。このクロック信号を使用
して、ノッチの読取りのタイミングを合わせることがで
きる。
【0066】識別ノッチがリーダの下を通過すると、図
5に示すIDノッチ信号が生成される。図1に示したウ
ェハおよび図3に示したウェハはともに、図5に示した
IDノッチ信号を生成する。図1および図3に示すとお
り、IDノッチ・シーケンスの先頭には幅が2倍の2つ
の読取り開始ノッチ5がある。次いで識別ノッチ3、ウ
ェハ・シーケンス開始ノッチ4が続く。ウェハ・シーケ
ンス開始ノッチ4を読み取った後、リーダはブール・シ
ーケンス・ノッチを読む。
【0067】2倍幅のウェハ・シーケンス開始ノッチを
読み取った後、リーダは、IDノッチ信号のエッジを図
5の一番上に示したクロック信号のクロック信号エッジ
に合わせるオフセットを導入することができる。読取り
開始ノッチとシーケンス開始ノッチの間に含まれる情報
を、クロック信号および生成された2進データ・ストリ
ングと比較することができる。
【0068】ウェハ識別ノッチ3を復号化するのに利用
したのと同じ段階を利用して、ブール・シーケンス・ノ
ッチを復号化することができる。図1および図3に示し
たウェハに対応する、図5の最後に示した2本の線に示
すように、図1に示したブール・シーケンス・ノッチ
は、図3に示したウェハ上のブール・シーケンス・ノッ
チに比べ、シーケンス開始ノッチ4にはるかに近い。こ
の線に沿って、図1に示したウェハのブール・シーケン
ス・ノッチは、シーケンス開始パルスから7クロック・
パルスのところにある。一方、図3に示したウェハのブ
ール・シーケンス・ノッチは、シーケンス開始パルスか
ら17クロック・パルスのところにある。もちろん、ブ
ール中の他の位置からウェハをカットすることができ、
ブール・シーケンス・ノッチは、ウェハをカットしたブ
ール中の位置に応じて開始パルスから任意のクロック・
パルスのところに配置することができる。
【0069】ブールからウェハが脱落している可能性が
あり、ブール・シーケンス・ノッチが、シーケンス開始
ノッチから正確にノッチ幅/スペーシングの整数倍の間
隔を置いて配置されていない可能性があるため、ブール
・シーケンス・ノッチのエッジを一般に、クロック信号
中のより小さいパルスに一致させ、最も近い完全な整数
パルスまで分、タイミングをずらす必要がある。ノッチ
をファブリケータに導入したときにこの操作を一度、実
行し、これから得られた分数オフセットをIDノッチ信
号と組み合わせてウェハのフィンガプリントとして保管
しておくと役立つことがある。
【0070】多くの適当な技法に基づいて図1および図
3に示したウェハなどのウェハを読み取ることができ
る。図7および図8に、本発明に基づく半導体ウェハ中
の情報符号化ピットを読み取るのに利用することができ
る2つの異なるシステムを示す。この線に沿って、図7
に、2つのレーザ干渉計を含むウェハ・ノッチ読取りリ
ーダの一実施形態を示す。一方、図8に示した実施形態
は、レーザまたはその他の放射源および線形ダイオード
・アレイを含む。
【0071】図7に示したノッチ・リーダの実施形態
は、ウェハ・チャック33によって支持されたウェハ3
2の側面に向けられたレーザ干渉計30を含む。この干
渉計は、ウェハに向かって導かれるレーザ光線を生成す
る。レーザ光線は回転するウェハ32からはね返る。ウ
ェハのエッジからノッチの底面までの時間遅れが測定さ
れ、パルス信号に変換される。信号アベレージングを利
用して、ウェハ回転のオフセットおよびエッジに沿った
反射率の差を求める。
【0072】半導体ウェハの上面に向けられた干渉計3
4を配置することによって、潜在的な多くの信号変動を
回避することができる。これは、ノッチが存在するとき
には帰還信号が生じないことに起因する。本発明に基づ
くリーダに干渉計30が含まれるか、または干渉計34
が含まれるかに関わらず、復号化回路に対してクリーン
で間隔が均一なパルス信号を生成するため信号調整が一
般に必要である。
【0073】図8に、図1および図3に示したウェハな
どの半導体ウェハの実施形態を読み取る、本発明に基づ
くリーダの他の実施形態を示す。図8に示した実施形態
のリーダは、検出器として線形ダイオード・アレイ36
を含む。図8に示した実施形態は、干渉計を利用する実
施形態よりもかなり安上がりになる。ウェハに向かって
光を導くレーザ/光源38がウェハの上方に配置され
る。
【0074】図9に、どのように光/レーザが「オン」
ダイオードとして指示したいくつかのダイオードに電流
を生じさせ、「オフ」ダイオードとして指示した他のダ
イオードには電流を生じさせないかを示す。この方法
は、上限/下限値を設定できるので、偏心した回転およ
び損傷したエッジに対しては非常に鈍感である。この実
施形態では、位置合せノッチを区別するため、例えば少
なくとも14個以上、ただし26個以下のダイオードが
一般に照明される。
【0075】図9に示した線形ダイオード・アレイ36
の実施形態は40個のダイオード38を含む。図9で
は、「オン」ダイオードが40と指示され、「オフ」ダ
イオードが42と指示されている。図9に示したダイオ
ード・アレイは、ウェハのエッジおよびノッチがダイオ
ードに対して位置することができる位置の外側限界およ
び内側限界を含む。図9には公称ウェハ・エッジも指示
されている。
【0076】本発明の他の実施形態によれば、ピット
が、半導体ウェハのエッジではなくウェハの上面および
/または下面に形成される。図1および図3に示した実
施形態と同様に、半導体ウェハの上面または下面に形成
されたこの実施形態に基づくピットも、ピットの存在ま
たは不在、あるいは異なる形態のピットの存在を検出す
ることによって読み取ることができる。半導体ウェハの
上面および下面に生成されるピットは、機械だけでなく
肉眼でも読むことができるパターンに形成することがで
きる。
【0077】図10に示すように、ピットを、半導体ウ
ェハの予め定義したある領域に形成することができる。
ウェハの表面には一般にアクティブ装置が形成されるた
め、この実施形態に基づくピットは一般に、ウェハの裏
面に形成される。図10に示した実施形態では、長さ約
80mm、高さ約5mmの領域にピットが形成されてい
る。ピットはもちろん、ウェハの表または裏面の任意の
サイズの任意の領域に形成することができる。例えば、
ウェハの表側の周縁部などの領域にピットを形成するこ
とができる。あるいは、半導体ウェハの表面の通常なら
アクティブ装置に利用される部分を犠牲にして、ピット
のための空間を作ることができる。図10に示した実施
形態のようにピットを特定の1つの領域に形成する必要
はない。ピットは、他の複数の位置に形成することがで
きる。
【0078】図10に示した実施形態によれば、ピット
を英数字の形状に形成する。しかし、ピットを英数字を
表すグループとして形成する必要は必ずしもない。他の
形状を形成するグループに形成することもできる。
【0079】文字は、任意のサイズに形成することがで
きる。図10に示した実施形態によれば、文字はピット
から形成され、それぞれの文字は約2mm×約5mmの
寸法を有する。文字の寸法は一般に約0.2mm×約
1.5mmである。
【0080】文字はさらに、望ましい任意の距離を置い
て配置することができる。文字は一般に、肉眼で容易に
読み取ることができるだけの距離をあけて配置される。
図10に示した実施形態によれば、文字は約2ミリメー
トル離して配置されている。一般に文字は、0.3mm
〜約0.6mm離して配置される。
【0081】文字および文字間のスペーシングと同様
に、文字を構成するピットを、異なるサイズ、形状、深
さ、ならびにその他のパラメータに形成することができ
る。一般に、ピットは丸く、約0.6μm〜約1.0μ
mの直径および約25μm〜約100μmの深さを有
し、隣接したピットから約0.3μm〜約0.6μm離
して配置される。
【0082】ピットの検出を容易にするため、ピット
は、周囲の半導体ウェハの表面の領域に対するコントラ
ストによって検出可能となっている。このコントラスト
は、半導体ウェハ上に処理を実施することによって生み
出すことができる。あるいは、半導体ウェハの追加の処
理が不要である。例えば、一実施形態によれば、単に十
分な深さのピットを形成し、周囲の半導体ウェハの領域
と比較したときにコントラストが現れるようにすること
によって、周囲の半導体ウェハとの間にコントラストが
与えられる。
【0083】他の例によれば、ピットの検出を容易にす
るため、ピットを形成する領域に最初に注入を実施す
る。注入を実施して、ピットを形成する半導体ウェハの
領域にさまざまな変化を生じさせることができる。イオ
ン注入によって、半導体ウェハのこの領域の屈折率を変
化させることができる。この注入によって、ピットの周
囲の半導体ウェハ面にピットに対するコントラストを与
えることができる。ピットを形成する領域にイオン注入
を実施することによってコントラストを与えることがで
きる。ピットを形成する半導体ウェハの領域への注入
は、半導体ウェハ中のピットを形成する場所および形成
する方法に無関係に実施することができる。
【0084】ピットを形成する領域に最初に注入を実施
する実施形態によれば、適当な処理パラメータに基づい
て注入が実施される。一実施形態によれば、注入が、5
00Kev、ドーズ量約1013〜約1014イオン/cm
2で実施される。このような注入は、リン・イオンを用
いて実施することができる。もちろん、任意のイオンお
よび任意の処理パラメータを利用することができ、当業
者であれば、それほどの実験を経ずとも注入化学種およ
び注入パラメータを決定することができよう。
【0085】図11に、図10に示したウェハなどの半
導体ウェハの実施形態を製造する方法の一実施形態の流
れ図を示す。図11に示すとおりイオン注入後にピット
を形成する。ピットは、パルス・レーザによる書込みに
よって形成することができる。他の適当な処理を利用し
てピットを形成することもできる。例えば、化学エッチ
ングを利用することができる。マスキング・レベルを構
築するのに追加の処理段階が必要となるため、このよう
なエッチングが特に望ましいというわけではない。
【0086】図12に、半導体ウェハの表面に形成され
た3つのピットの拡大部分断面図を示す。半導体ウェハ
50中に形成されたそれぞれのピット52の幅は約50
μmである。
【0087】図12に示したピットは、深さ約5μmの
まっすぐな側壁部分を有するように形成されている。そ
れぞれのピットはさらに、丸くなった底部68を含む。
ピットを深さ約5μmに形成すれば、以降の処理によっ
てピットが不明瞭になるのを防ぐのには十分である。も
ちろん、任意の深さおよび直径を有するピット、ならび
に任意の形状の側壁および底面を有するピットを形成す
ることができる。
【0088】半導体ウェハ50の最上部の約0.5μm
の部分54は、イオン注入が実施された領域を表す。こ
の実施形態によれば、イオン注入によって、この表面の
約0.5μmの部分の屈折率が変化する。屈折率の変化
が、入射放射ビーム56およびビーム58によって示さ
れた屈折によって示されている。放射は次いで、半導体
ウェハの非注入部分によってビーム60が示すように反
射される。図4にはさらに、この放射の波形表現62が
示されている。
【0089】一方、ピット52の中へ入る放射ビーム6
4によって指示されているように、このような放射は、
半導体ウェハのイオン注入領域の影響を受けず、干渉縞
を伴って戻される。波形62に示すように、ピットに入
射した光はある吸光を受け、最小限の干渉縞を伴って戻
される。
【0090】図12にはさらに、ピットを形成すること
が可能な空きスペース66が示されている。この理由に
ついては後にさらに詳細に論じる。
【0091】図14に示すように、半導体ウェハ中にピ
ットを、英数字を形成するグループに形成することがで
きる。図14に2つの文字を示す。それぞれの文字の長
さは約5mm、幅は約2mmである。このような文字は
約50ドット×約20ドットであり、それぞれのドット
の長さは約50μmである。このような文字は、250
0ドット/インチ(DPI)の解像度を与える。このよ
うな文字の大きさは、肉眼で十分に読める大きさであ
る。
【0092】図14に示した文字などの文字は、機械可
読部分を含むことができる。この線に沿って、図14に
示したそれぞれの文字は、中央セクション74および7
6に機械可読ドット・セットを含む。それぞれの機械可
読ドット・セットは、それぞれ32ドットからなる2本
の列である。
【0093】このような機械可読領域中のピットは2進
システムの1を表し、ピットの不在は0を表す。このよ
うな場合、冗長化のためにそれぞれの文字に同じシーケ
ンスを組み込んだ場合でも、それぞれ32ピットからな
るこの2本の列によって40億個を超える一意の通し番
号が可能になる。あるいは、26個または64個の一意
文字を表すことができる6ピット位置を含めることがで
きるので、それぞれの文字が、人間が読めるまたは機械
可読の形態の同じ英数字を含む。このような実施形態に
よれば、いくつかの文字をチェック・サム用に振り向け
ることができる。さらに、この6ドット位置を数回繰り
返して冗長度を追加することもできる。
【0094】図13は、文字の機械可読部分を機械で読
み取る処理の流れ図を表す。このような実施形態によれ
ば、内側の機械可読ドット・セットからの信号を拾うま
で文字を走査する。この信号を切り取り、クロック・パ
ルスと比較し、ディジタル出力に変換することができ
る。このディジタル出力をアナログ英数字出力に変換す
る。次いで、機械符号化列を繰返しピッチでセットす
る。人間可読文字のスペーシングはレーザ・リーダの位
置合せの使用のために変更することができる。
【0095】本発明の他の実施形態によれば、英数字を
形成するピット・グループを形成せずに、ピットを、半
導体ウェハの表面および/または裏面の領域に形成す
る。このピット・グループは、特に図10に示した実施
形態に比べて相対的に小さくすることができる。この実
施形態によれば、ピット・グループは一般にウェハの裏
面に形成される。一般に、図10に示した実施形態のピ
ットと同様、小さなピット・グループが、以降の処理中
に可視性が十分に保たれる直径および/または深さに形
成される。この実施形態によればさらに、一般にピット
が情報をディジタル式に符号化し、ピットを低コストで
実装することができ、標準コンパクト・ディスク・セン
サおよび電子回路によって半導体ウェハを回転させる必
要もなしにピットを読み取ることができる。
【0096】このような実施形態の一例を図15に示
す。この線に沿って、図15には、ウェハのエッジに形
成された位置ノッチ82を有する半導体ウェハ80が示
されている。半導体ウェハの中央の領域84に一群のピ
ットが形成されている。図15に示したウェハ80のピ
ット・グループ84は半導体ウェハの裏面の中央に示さ
れているが、ピット・グループは、ウェハの表面または
裏面の任意の位置に形成することができる。この線に沿
って、この実施形態またはその他の実施形態によれば、
2つ以上のピット・グループを半導体ウェハ上に形成す
ることができる。さらに、1枚の半導体ウェハが、本明
細書に記載したものなどの2種類以上のピット実施形態
を含むことができる。
【0097】図15に示したピットなどの一群の識別ピ
ットを、ウェハの表のアクティブ装置を妨げることなく
半導体ウェハの上面の周縁部に形成することができる。
しかし、これらのピットは一般にウェハの裏面に形成さ
れる。ピット群を形成する場所は必ずしも重要ではない
が、ウェハのエッジまたは位置ノッチ82に対する位置
など、ウェハ上の位置が分かっていることが重要であ
る。
【0098】図15に示した実施形態に基づくピット
は、所望の配置に形成することができる。しかし、レー
ザ・リーダの設計を単純化するためピットは一般に、湾
曲したトラックではなく線状に配置される。
【0099】図16に、ピットを含む領域84の拡大図
を示す。図16に示したピットは、さまざまな長さのピ
ットを含む。この線に沿って、図16に示したピットは
異なる2つの長さを有する。さらに、図16に示した実
施形態ではピットが線状に形成されている。
【0100】図17は、図16に示したピット群の一領
域の拡大図を表す。この線に沿って、図17には長いピ
ット86および短いピット88が示されている。
【0101】図18は、図17に示したピット群の図1
7の線16に沿った拡大断面図を表す。図18に示した
ピットは、幅(W)が約0.4μm、深さ(D)が約2
μmであり、約0.75μmの距離(S)を隔てて配置
されている。
【0102】図15〜図18に示した実施形態に基づく
ピットは、任意の深さに形成することができるが、一般
には、以降の処理中にピットを読める状態に保ち、ウェ
ハの裏面に実施された処理とのコントラストを保証する
のに役立つ十分な深さとする。ピットは一般に、半導体
ウェハの表面から少なくとも2.5μmの深さに形成さ
れる。一般に、ピットは深さ約1.5μm〜約3μmと
することができる。
【0103】隣接するピット間および隣接するピット行
間のスペーシングもさまざまに変化させることができ
る。この線に沿って、隣接するピットは一般に約0.5
μm〜約1μm離して配置される。一方、隣接するピッ
ト行は一般に約0.5μm〜約2.0μm離して配置さ
れる。
【0104】このような実施形態によれば、図10、図
12および図14に示した実施形態と同様に、コントラ
ストを高めるために半導体ウェハにイオンを注入するこ
と、またはその他の処理を実施することができる。した
がって、注入およびその他の処理の先の議論が適用可能
であり、ここで言及しておく。ピットはさらに、コント
ラストを与えるのに十分な深さに形成することができ
る。
【0105】図15〜図18に示した実施形態では、1
つの英数字を符号化するのに50μm必要な場合、約
2.5ミリメートルの行に50個の文字を符号化するこ
とができる。したがって、図15〜図18に示した実施
形態は、ウェハの製造番号、基板の種類、ドーピング濃
度、製造などの情報の符号化を容易にする。このような
データは、レーザ、イオン・ミリングまたはマスク/エ
ッチング手順を利用してピット中に符号化することがで
きる。
【0106】このように多くのデータを符号化すること
ができるため、それぞれのツールが読み取り、表示する
ことができるファブリケータ中のロット番号、部品番
号、経路指定情報およびその他の情報を符号化すること
ができる。情報の読取りを助けるため、先に述べたよう
に、ウェハのエッジまたはノッチに対するピットが形成
された位置の相対位置を知っていることが一般に重要で
ある。先に論じた情報の符号化に加えて、ツール・レシ
ピ・データをピット中に符号化することもできる。それ
ぞれのツールは、それに割り当てられた特定の行または
行群を有することができる。これによって、レシピをダ
ウンロードする必要を排除することができる。ツール・
レシピ・データの符号化はさらに、全てのウェハが正し
い処理を受け取ることを保証するのを助けることができ
る。実時間、温度、圧力、度量衡データなど、処理中に
実際に起こったことを記述するデータを、ウェハに書き
込むことができる。書き込まれたデータを使用して、以
降の処理段階のパラメータを調整することができる。例
えば、ウェハのピット・パターン中に記録された膜厚の
測定値をその後の段階で読み取って、その特定のウェハ
のエッチング時間を制御する。
【0107】半導体ウェハのピット中に情報を符号化し
た後、このマークを保護するため、ピットが形成された
ウェハの表面をコーティング90でコーティングする。
このような実施形態に基づいて利用することができるコ
ーティングには、サファイアおよび/または炭化ケイ素
が含まれる。ピットが形成されたウェハの部分だけを実
際にコーティングすればよい。しかし、ピットを形成し
た側のウェハの面全体をコーティングすることもでき
る。コーティングすると、これらのマークは読取り専用
となる。
【0108】先に言及したように、図15〜図18に示
したピットなどのピット群の読取りに標準CDリーダの
利用を含めることができる。図20に、図15〜図19
に示したピットなどの情報符号化ピットの実施形態を読
み取る装置の一実施形態を示す。図20に示した装置
は、ピットがその上に予め形成されたウェハ102を支
持するウェハ・ホルダ100を含む。図20に示すよう
にウェハ・ホルダは、ウェハの下側の部分があいてい
る。
【0109】半導体ウェハ102のピットが形成された
面に隣接して少なくとも1つのセンサを配置することが
できる。一般に、1つのセンサが移動可能に取り付けら
れる。センサを移動可能に取り付けることによって、ピ
ットに対するセンサの相対位置を変更して、全てのピッ
トを読み取ることができる。
【0110】図20に示した実施形態は、半導体ウェハ
の面に平行なxおよびy方向に移動可能なステージ10
4を含む。センサは、リーダ103の中に含まれる。図
20に示したリーダはさらに、入射光ビームを半導体ウ
ェハの裏面に集束させるレンズ106を含む。このレン
ズは、焦点距離を変化させることによって、リーダをウ
ェハから一定の距離に保つことを可能にする。リーダ1
03はレーザ光線を生成し、このレーザ光線は半導体ウ
ェハに向かって導かれ、センサは、半導体ウェハによっ
て反射されたレーザ光線を受け取る。
【0111】ウェハ、ホルダおよびリーダの空間関係が
既知の場合には、リーダ機構を単純にすることができ
る。図15に示したウェハのノッチ82などの基準位置
ノッチに基づいてウェハが配置される場合には、シータ
・ステージ・モーションが必要ない可能性がある。図2
0に示したレーザ・リーダなどのリーダは、後続のデー
タを標識する符号を探して、マークの位置を単に走査す
ればよい。このシステムは、読み取ったデータを信頼性
の高いものにするアロー訂正およびチェック・サム訂正
を使用することができる。xおよび傾斜移動ステージな
どのその他の機構を利用することもできる。
【0112】以上の発明の説明は、本発明を例示し説明
するものである。さらに、この開示は、本発明の好まし
い実施形態のみを示し説明したものであるが、前述のと
おり、本発明は、その他のさまざまな組合せ、変更およ
び環境で使用することができ、上記の教示および/ある
いは関連技術の技能または知識と釣り合う本明細書に表
示した本発明の概念の範囲内の変更または修正が可能で
あることを理解されたい。以上に説明した実施形態は、
現時点で分かっている発明実施の最良の形態を説明する
こと、ならびに当業者が本発明を、このような実施形態
またはその他の実施形態で、および本発明の特定の応用
または使用に必要なさまざまな変更を加えて利用するこ
とができるようにすることを意図したものである。した
がってこの記述は、本発明を本明細書に開示した形態に
限定しようとするものではない。さらに、添付の請求項
は代替実施形態を含むものと解釈すべきである。
【0113】まとめとして、本発明の構成に関して以下
の事項を開示する。
【0114】(1)情報提供パターンに配置され、かつ
ウェハ上の処理の前、処理中および完了後に可読である
複数のピットをその中に含む半導体ウェハ。 (2)前記ピットのリーダビリティが、周囲の前記ウェ
ハの部分と十分なコントラストを有するピットによって
提供される、上記(1)に記載のウェハ。 (3)前記ピットが、イオン注入によって前記コントラ
ストが与えられた前記ウェハの領域に配置された、上記
(2)に記載のウェハ。 (4)前記イオン注入がある深さまで実施され、前記ピ
ットが前記イオン注入の深さよりも深い、上記(3)に
記載のウェハ。 (5)前記ピットが、十分な深さを有するピットによっ
て前記コントラストが提供された前記ウェハの領域に配
置された、上記(2)に記載のウェハ。 (6)前記パターンが、バー・コード、ディジタル・パ
ターン、2進パターン、英数字パターンのうちの少なく
とも1つを含む、上記(1)に記載のウェハ。 (7)前記ディジタル・パターンが長短のピットを含
む、上記(6)に記載のウェハ。 (8)前記複数のピットが、第1の形状のピットおよび
第2の形状のピットを含む、上記(1)に記載のウェ
ハ。 (9)前記ピットが、表面、裏面および側面からなるグ
ループから選択された少なくとも1つのウェハの面にあ
る、上記(1)に記載のウェハ。 (10)前記ピットの深さが少なくとも2.5μmであ
る、上記(1)に記載のウェハ。 (11)前記ピットが、前記ウェハの表面から前記ウェ
ハの裏面に延びる前記ウェハの側面にある、上記(1)
に記載のウェハ。 (12)前記ウェハの前記側面の前記ピットが、ブール
から前記ウェハをスライスする前に前記ブールに対角線
を形成することによって形成され、これによって前記ブ
ールからスライスされたそれぞれのウェハに固有のパタ
ーンが与えられる、上記(11)に記載のウェハ。 (13)読み手の目によって前記ピットを読むことがで
きる、上記(1)に記載のウェハ。 (14)レーザ読取り装置を用いて前記ピットを読むこ
とができる、上記(1)に記載のウェハ。 (15)前記ピットの表面のコーティングをさらに含
む、上記(1)に記載のウェハ。 (16)前記ピットの幅がたかだか約1mm、深さがた
かだか約1mmである、上記(1)に記載のウェハ。 (17)前記ピットの底面が湾曲している、上記(1)
に記載のウェハ。 (18)少なくとも1つの前記ピットが、前記ウェハの
上面および下面に対して垂直である、上記(1)に記載
のウェハ。 (19)少なくとも1つの前記ピットが、前記ウェハの
上面および下面に垂直な線に対して傾いている、上記
(1)に記載のウェハ。 (20)少なくとも1つの前記ピットが湾曲した側壁を
有する、上記(1)に記載のウェハ。 (21)前記ピットが少なくとも2つの異なる幅を有す
る、上記(1)に記載のウェハ。 (22)前記ピットが機械可読である、上記(1)に記
載のウェハ。 (23)前記ピットが前記ウェハの裏面に配置された、
上記(8)に記載のウェハ。 (24)前記ピットのグループが、少なくとも1つの文
字または数字の形状を有する、上記(23)に記載のウ
ェハ。 (25)それぞれのピット・グループの幅が約2mm、
高さが約5mmである、上記(24)に記載のウェハ。 (26)隣接するピット・グループが互いから約2mm
離れている、上記(24)に記載のウェハ。 (27)それぞれのピット・グループが一組の機械可読
ピット・スペースを含み、それぞれの前記スペースが3
2個のピットをそれぞれ含む2本の列を含む、上記(2
4)に記載のウェハ。 (28)前記ピット間のスペースに入射する光が干渉縞
を形成する、上記(1)に記載のウェハ。 (29)前記ピットに入射した光が反射されない、上記
(1)に記載のウェハ。 (30)前記ピットに入射した光が、位相変化を伴って
反射される、上記(1)に記載のウェハ。 (31)前記ピットが、複数の情報ピットに位置基準を
提供する少なくとも1つの位置ピットを含む、上記
(1)に記載のウェハ。 (32)前記位置ピットが前記ウェハの側縁に配置さ
れ、前記情報ピットが前記ウェハの上面または下面に配
置された、上記(31)に記載のウェハ。 (33)前記ピットが、同じ幅および少なくとも2つの
異なる長さを有する、上記(1)に記載のウェハ。 (34)前記ピットが、少なくとも1本の行の形態に配
置された、上記(33)に記載のウェハ。 (35)1本の行または隣接する行の隣接するピットが
少なくとも5μm離れている、上記(33)に記載のウ
ェハ。 (36)前記コーティングがサファイアまたは炭化ケイ
素である、上記(15)に記載のウェハ。 (37)半導体ウェハ上に情報を符号化する方法であっ
て、情報をディジタル形式に変換する段階と、前記ディ
ジタル形式の情報に対応する、前記ウェハ上の処理の
前、処理中および完了後に可読であるピットを、前記半
導体ウェハ中に形成する段階を含む方法。 (38)前記ピットを形成する段階が、2つの異なる長
さを有するピットからなる行を形成する段階を含み、前
記ピット行が、前記ディジタル形式の情報に対応する、
上記(37)に記載の方法。 (39)基準点を形成する段階をさらに含み、前記ピッ
トが前記基準点から所定の距離に配置された、上記(3
7)に記載の方法。 (40)周囲の前記ウェハの部分に対して検出可能なコ
ントラストを有するピットを提供する段階をさらに含
む、上記(37)に記載の方法。 (41)前記ピットが、ブールから前記ウェハをカット
する前に形成され、前記ピットを形成する段階が、前記
ブールに湾曲した第1の溝を形成する段階と、前記ブー
ルに少なくとも1本の直線状の溝を形成する段階と、前
記ブールをウェハにスライスする段階を含む、上記(3
7)に記載の方法。 (42)前記ピットをコーティングで被覆する段階をさ
らに含む、上記(37)に記載の方法。 (43)前記ピットによって表現された情報を読み取る
段階をさらに含む、上記(37)に記載の方法。 (44)前記情報が機械で読み取られる、上記(43)
に記載の方法。 (45)人間の目によって前記情報を補助なしに読むこ
とができる、上記(43)に記載の方法。 (46)前記ピットが、前記ウェハの処理が始まる前、
ウエハ処理中、またはウエハ処理の完了後に形成され
る、上記(37)に記載の方法。 (47)処理についての情報を記録するために、前記ピ
ットがウエハの処理中に形成される、上記(46)に記
載の方法。 (48)以前に形成されたピットが更新される、上記
(46)に記載の方法。 (49)処理中に形成されたピットを読み取り、読み取
った情報を使用して以降の処理パラメータを決定する段
階をさらに含む、上記(46)に記載の方法。 (50)以前に形成されたピットが無効にされる、上記
(37)に記載の方法。 (51)半導体ウェハ上に情報を符号化し、この情報を
読み取るためのシステムであって、前記半導体ウェハ上
で情報提供パターンに形成され、かつウェハ上の処理の
前、処理中および完了後に可読である複数のピットと、
前記ピットによって符号化された情報を読み取る手段を
含むシステム。 (52)前記情報読取り手段が少なくとも1つのレーザ
を含む、上記(51)に記載のシステム。 (53)前記情報読取り手段が少なくとも1つの干渉計
を含む、上記(51)に記載のシステム。 (54)前記情報読取り手段が少なくとも1つの線形ダ
イオード・アレイを含む、上記(51)に記載のシステ
ム。
【図面の簡単な説明】
【図1】本発明に基づく半導体ウェハの一実施形態の上
面図である。
【図2】本発明に基づく半導体ウェハ中に形成すること
ができるピットの一実施形態の断面図である。
【図3】本発明に基づく半導体ウェハの他の実施形態の
上面図である。
【図4】本発明に基づくピットの一実施形態を含むシリ
コン・ブールの透視図である。
【図5】本発明に基づく半導体ウェハ中に形成すること
ができる情報符号化ピット・パターンの読取り中に生成
される可能性がある電子信号を表す図である。
【図6】本発明に基づく半導体ウェハ中に形成すること
ができる情報符号化ピット・パターンの読取り中に生成
される可能性がある電子信号の他の実施形態の拡大断面
図である。
【図7】本発明に基づく半導体ウェハのピット中に符号
化された情報を読み取るシステムの一実施形態の側面図
である。
【図8】本発明に基づく半導体ウェハのピット中に符号
化された情報を読み取るシステムの他の実施形態の側面
図である。
【図9】本発明に基づく半導体ウェハのピット中に符号
化された情報を読み取るシステムに基づくダイオード中
の電流を表す図である。
【図10】本発明に基づく半導体ウェハ中に情報を符号
化するピットの他の実施形態の上面図である。
【図11】本発明に基づく半導体ウェハ中に情報を符号
化する方法の諸段階を示す流れ図である。
【図12】本発明に基づく半導体ウェハの一実施形態の
拡大断面図である。
【図13】本発明に基づく半導体ウェハのピット中に符
号化された情報を読み取る実施形態の諸段階を示す流れ
図である。
【図14】本発明に基づく半導体ウェハ中の情報符号化
ピットの他の実施形態の拡大図である。
【図15】本発明に基づく半導体ウェハの他の実施形態
の上面図である。
【図16】本発明に基づく半導体ウェハ中のピットの拡
大図である。
【図17】図16に示したピットの一部分の拡大図であ
る。
【図18】図17に示したピットの実施形態の断面図で
ある。
【図19】ピット上およびピットに隣接したスペース上
にコーティングを含む図18に示したピットの断面図で
ある。
【図20】本発明に基づく半導体ウェハのピット中に符
号化された情報を読み取るシステムの一実施形態の断面
図である。
【符号の説明】
1 ウェハ 2 ブール・シーケンス・ノッチ 3 ウェハ識別ノッチ 4 ウェハ・シーケンス開始ノッチ 5 読取り開始ノッチ 6 基準位置ノッチ 7 ノッチ 7 ウェハ 10 ブール 12 ウェハ識別ノッチ 13 ウェハ・シーケンス開始ノッチ 14 ブール・シーケンス・ノッチ 16 ソー・カーフ18 ウェハ・スライス 30 レーザ干渉計 32 ウェハ 33 ウェハ・チャック 34 干渉計 36 線形ダイオード・アレイ 38 レーザ/光源 38 ダイオード 40 「オン」ダイオード 42 「オフ」ダイオード 50 半導体ウェハ 52 ピット 54 イオン注入部分 56 入射放射ビーム 58 入射放射ビーム 60 反射ビーム 62 波形 64 入射放射ビーム 66 空きスペース 68 ピットの底部 74 中央セクション 76 中央セクション 80 半導体ウェハ 82 位置ノッチ 84 中央領域 84 ピット群 86 長いピット 88 短いピット 90 コーティング 100 ウェハ・ホルダ 102 ウェハ 103 リーダ 104 移動可能ステージ 106 レンズ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 レイモンド・ジェイ・バンコフスク アメリカ合衆国05403−5841 バーモント 州サウス・バーリントン カントリー・ク ラブ・ドライブ・イースト 137 (72)発明者 ジョン・ゼット・コルト・ジュニア アメリカ合衆国05495 バーモント州ウィ リストン カルー・レーン 227 (72)発明者 パーシー・ジー・ハーツウィック アメリカ合衆国12545 ニューヨーク州ミ ルブルック ロドリゴ・ノールズ ボック ス880 (72)発明者 ジョン・ダブリュー・ルイス アメリカ合衆国05446 バーモント州コル チェスター ポーターズ・ポイント 1747 (72)発明者 ナンシー・ティー・パスコー アメリカ合衆国05403 バーモント州サウ ス・バーリントン イースト・テラス 62

Claims (54)

    【特許請求の範囲】
  1. 【請求項1】情報提供パターンに配置され、かつ半導体
    ウェハ上の処理の前、処理中および完了後に可読である
    複数のピットをその中に含む半導体ウェハ。
  2. 【請求項2】前記ピットのリーダビリティが、周囲の前
    記半導体ウェハの部分と十分なコントラストを有するピ
    ットによって提供される、請求項1に記載の半導体ウェ
    ハ。
  3. 【請求項3】前記ピットが、イオン注入によって前記コ
    ントラストが与えられた前記半導体ウェハの領域に配置
    された、請求項2に記載の半導体ウェハ。
  4. 【請求項4】前記イオン注入がある深さまで実施され、
    前記ピットが前記イオン注入の深さよりも深い、請求項
    3に記載の半導体ウェハ。
  5. 【請求項5】前記ピットが、十分な深さを有するピット
    によって前記コントラストが提供された前記半導体ウェ
    ハの領域に配置された、請求項2に記載の半導体ウェ
    ハ。
  6. 【請求項6】前記パターンが、バー・コード、ディジタ
    ル・パターン、2進パターン、英数字パターンのうちの
    少なくとも1つを含む、請求項1に記載の半導体ウェ
    ハ。
  7. 【請求項7】前記ディジタル・パターンが長短のピット
    を含む、請求項6に記載の半導体ウェハ。
  8. 【請求項8】前記複数のピットが、第1の形状のピット
    および第2の形状のピットを含む、請求項1に記載の半
    導体ウェハ。
  9. 【請求項9】前記ピットが、表面、裏面および側面から
    なるグループから選択された少なくとも1つの半導体ウ
    ェハの面にある、請求項1に記載の半導体ウェハ。
  10. 【請求項10】前記ピットの深さが少なくとも2.5μ
    mである、請求項1に記載の半導体ウェハ。
  11. 【請求項11】前記ピットが、前記半導体ウェハの表面
    から前記半導体ウェハの裏面に延びる前記半導体ウェハ
    の側面にある、請求項1に記載の半導体ウェハ。
  12. 【請求項12】前記半導体ウェハの前記側面の前記ピッ
    トが、ブールから前記半導体ウェハをスライスする前に
    前記ブールに対角線を形成することによって形成され、
    これによって前記ブールからスライスされたそれぞれの
    半導体ウェハに固有のパターンが与えられる、請求項1
    1に記載の半導体ウェハ。
  13. 【請求項13】読み手の目によって前記ピットを読むこ
    とができる、請求項1に記載の半導体ウェハ。
  14. 【請求項14】レーザ読取り装置を用いて前記ピットを
    読むことができる、請求項1に記載の半導体ウェハ。
  15. 【請求項15】前記ピットの表面のコーティングをさら
    に含む、請求項1に記載の半導体ウェハ。
  16. 【請求項16】前記ピットの幅がたかだか約1mm、深
    さがたかだか約1mmである、請求項1に記載の半導体
    ウェハ。
  17. 【請求項17】前記ピットの底面が湾曲している、請求
    項1に記載の半導体ウェハ。
  18. 【請求項18】少なくとも1つの前記ピットが、前記半
    導体ウェハの上面および下面に対して垂直である、請求
    項1に記載の半導体ウェハ。
  19. 【請求項19】少なくとも1つの前記ピットが、前記半
    導体ウェハの上面および下面に垂直な線に対して傾いて
    いる、請求項1に記載の半導体ウェハ。
  20. 【請求項20】少なくとも1つの前記ピットが湾曲した
    側壁を有する、請求項1に記載の半導体ウェハ。
  21. 【請求項21】前記ピットが少なくとも2つの異なる幅
    を有する、請求項1に記載の半導体ウェハ。
  22. 【請求項22】前記ピットが機械可読である、請求項1
    に記載の半導体ウェハ。
  23. 【請求項23】前記ピットが前記半導体ウェハの裏面に
    配置された、請求項8に記載の半導体ウェハ。
  24. 【請求項24】前記ピットのグループが、少なくとも1
    つの文字または数字の形状を有する、請求項23に記載
    の半導体ウェハ。
  25. 【請求項25】それぞれのピット・グループの幅が約2
    mm、高さが約5mmである、請求項24に記載の半導
    体ウェハ。
  26. 【請求項26】隣接するピット・グループが互いから約
    2mm離れている、請求項24に記載の半導体ウェハ。
  27. 【請求項27】それぞれのピット・グループが一組の機
    械可読ピット・スペースを含み、それぞれの前記スペー
    スが32個のピットをそれぞれ含む2本の列を含む、請
    求項24に記載の半導体ウェハ。
  28. 【請求項28】前記ピット間のスペースに入射する光が
    干渉縞を形成する、請求項1に記載の半導体ウェハ。
  29. 【請求項29】前記ピットに入射した光が反射されな
    い、請求項1に記載の半導体ウェハ。
  30. 【請求項30】前記ピットに入射した光が、位相変化を
    伴って反射される、請求項1に記載の半導体ウェハ。
  31. 【請求項31】前記ピットが、複数の情報ピットに位置
    基準を提供する少なくとも1つの位置ピットを含む、請
    求項1に記載の半導体ウェハ。
  32. 【請求項32】前記位置ピットが前記半導体ウェハの側
    縁に配置され、前記情報ピットが前記半導体ウェハの上
    面または下面に配置された、請求項31に記載の半導体
    ウェハ。
  33. 【請求項33】前記ピットが、同じ幅および少なくとも
    2つの異なる長さを有する、請求項1に記載の半導体ウ
    ェハ。
  34. 【請求項34】前記ピットが、少なくとも1本の行の形
    態に配置された、請求項33に記載の半導体ウェハ。
  35. 【請求項35】1本の行または隣接する行の隣接するピ
    ットが少なくとも5μm離れている、請求項33に記載
    の半導体ウェハ。
  36. 【請求項36】前記コーティングがサファイアまたは炭
    化ケイ素である、請求項15に記載の半導体ウェハ。
  37. 【請求項37】半導体ウェハ上に情報を符号化する方法
    であって、 情報をディジタル形式に変換する段階と、 前記ディジタル形式の情報に対応する、前記半導体ウェ
    ハ上の処理の前、処理中および完了後に可読であるピッ
    トを、前記半導体ウェハ中に形成する段階を含む方法。
  38. 【請求項38】前記ピットを形成する段階が、2つの異
    なる長さを有するピットからなる行を形成する段階を含
    み、前記ピット行が、前記ディジタル形式の情報に対応
    する、請求項37に記載の方法。
  39. 【請求項39】基準点を形成する段階をさらに含み、前
    記ピットが前記基準点から所定の距離に配置された、請
    求項37に記載の方法。
  40. 【請求項40】周囲の前記半導体ウェハの部分に対して
    検出可能なコントラストを有するピットを提供する段階
    をさらに含む、請求項37に記載の方法。
  41. 【請求項41】前記ピットが、ブールから前記半導体ウ
    ェハをカットする前に形成され、前記ピットを形成する
    段階が、 前記ブールに湾曲した第1の溝を形成する段階と、 前記ブールに少なくとも1本の直線状の溝を形成する段
    階と、 前記ブールを半導体ウェハにスライスする段階を含む、
    請求項37に記載の方法。
  42. 【請求項42】前記ピットをコーティングで被覆する段
    階をさらに含む、請求項37に記載の方法。
  43. 【請求項43】前記ピットによって表現された情報を読
    み取る段階をさらに含む、請求項37に記載の方法。
  44. 【請求項44】前記情報が機械で読み取られる、請求項
    43に記載の方法。
  45. 【請求項45】人間の目によって前記情報を補助なしに
    読むことができる、請求項43に記載の方法。
  46. 【請求項46】前記ピットが、前記半導体ウェハの処理
    が始まる前、ウエハ処理中、またはウエハ処理の完了後
    に形成される、請求項37に記載の方法。
  47. 【請求項47】処理についての情報を記録するために、
    前記ピットがウエハの処理中に形成される、請求項46
    に記載の方法。
  48. 【請求項48】以前に形成されたピットが更新される、
    請求項46に記載の方法。
  49. 【請求項49】処理中に形成されたピットを読み取り、
    読み取った情報を使用して以降の処理パラメータを決定
    する段階をさらに含む、請求項46に記載の方法。
  50. 【請求項50】以前に形成されたピットが無効にされ
    る、請求項37に記載の方法。
  51. 【請求項51】半導体ウェハ上に情報を符号化し、この
    情報を読み取るためのシステムであって、 前記半導体ウェハ上で情報提供パターンに形成され、か
    つ半導体ウェハ上の処理の前、処理中および完了後に可
    読である複数のピットと、 前記ピットによって符号化された情報を読み取る手段を
    含むシステム。
  52. 【請求項52】前記情報読取り手段が少なくとも1つの
    レーザを含む、請求項51に記載のシステム。
  53. 【請求項53】前記情報読取り手段が少なくとも1つの
    干渉計を含む、請求項51に記載のシステム。
  54. 【請求項54】前記情報読取り手段が少なくとも1つの
    線形ダイオード・アレイを含む、請求項51に記載のシ
    ステム。
JP2001077142A 2000-03-17 2001-03-16 識別マークを有する半導体ウェハ Expired - Fee Related JP3996354B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/527,761 US7007855B1 (en) 2000-03-17 2000-03-17 Wafer identification mark
US09/527761 2000-03-17

Publications (2)

Publication Number Publication Date
JP2001313238A true JP2001313238A (ja) 2001-11-09
JP3996354B2 JP3996354B2 (ja) 2007-10-24

Family

ID=24102817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001077142A Expired - Fee Related JP3996354B2 (ja) 2000-03-17 2001-03-16 識別マークを有する半導体ウェハ

Country Status (3)

Country Link
US (2) US7007855B1 (ja)
JP (1) JP3996354B2 (ja)
TW (1) TW519745B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101110467B1 (ko) * 2006-02-28 2012-01-31 큐-쎌즈 아게 태양전지 마킹방법 및 태양전지
JP2015154075A (ja) * 2014-02-11 2015-08-24 サムスン エレクトロニクス カンパニー リミテッド ウェハーの製造方法及びそれによって製造されたウェハー
JP2019067944A (ja) * 2017-10-02 2019-04-25 株式会社ディスコ インゴット及びウェーハの加工方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7531907B2 (en) * 2005-04-29 2009-05-12 Hitachi Global Storage Technologies Netherlands B.V. System and method for forming serial numbers on HDD wafers
EP1806770A4 (en) * 2005-07-21 2009-02-25 Sumitomo Electric Industries GALLIUMNITRIDWAFER
WO2008151649A1 (en) * 2007-06-13 2008-12-18 Conergy Ag Method for marking wafers
US20090057837A1 (en) * 2007-09-04 2009-03-05 Leslie Marshall Wafer with edge notches encoding wafer identification descriptor
JP4776038B2 (ja) * 2008-06-18 2011-09-21 Hoya株式会社 マスクブランク用ガラス基板の製造方法、マスクブランクの製造方法およびマスクの製造方法
WO2010138764A2 (en) * 2009-05-29 2010-12-02 Applied Materials, Inc. Substrate side marking and identification
TWI447656B (zh) * 2009-11-23 2014-08-01 Inotera Memories Inc 辨識晶圓序號之方法
US8822141B1 (en) 2013-03-05 2014-09-02 International Business Machines Corporation Front side wafer ID processing
US10186489B2 (en) * 2013-08-20 2019-01-22 National Institute Of Advanced Industrial Science And Technology Process substrate with crystal orientation mark, method of detecting crystal orientation, and reading device of crystal orientation mark
DE102014110248A1 (de) * 2014-07-21 2016-01-21 Centrotherm Photovoltaics Ag Verfahren zum Markieren von Halbleiterscheiben sowie Halbleiterscheibe
TWI594291B (zh) * 2016-08-17 2017-08-01 鴻創應用科技有限公司 陶瓷晶圓片及其製造方法
CN109290875B (zh) * 2017-07-25 2021-06-22 北京通美晶体技术股份有限公司 背面有凹坑的磷化铟晶片、制法和制备其的腐蚀液
US11315883B2 (en) * 2019-11-12 2022-04-26 Advanced Micro Devices, Inc. Integrated circuit product customizations for identification code visibility
US20240145281A1 (en) * 2022-10-27 2024-05-02 Applied Materials, Inc. Detection and analysis of substrate support and pre-heat ring in a process chamber via imaging

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4010355A (en) 1974-06-10 1977-03-01 Motorola, Inc. Semiconductor wafer having machine readable indicies
US4084354A (en) * 1977-06-03 1978-04-18 International Business Machines Corporation Process for slicing boules of single crystal material
US4256514A (en) * 1978-11-03 1981-03-17 International Business Machines Corporation Method for forming a narrow dimensioned region on a body
JPS582018A (ja) * 1981-06-26 1983-01-07 Toshiba Corp ウエハ及び半導体装置の製造方法
JPS5996717A (ja) 1982-11-26 1984-06-04 Hitachi Ltd ウエハおよびその処理方法
US4585931A (en) 1983-11-21 1986-04-29 At&T Technologies, Inc. Method for automatically identifying semiconductor wafers
US5175425A (en) 1987-06-15 1992-12-29 Leuze Electronic Gmbh & Co. Process for marking semiconductor surfaces
JP2694868B2 (ja) * 1987-08-31 1997-12-24 株式会社ニコン 位置検出方法及び装置
JP2742710B2 (ja) 1989-06-26 1998-04-22 三菱電機株式会社 半導体ウェハ
JPH04115517A (ja) 1990-09-05 1992-04-16 Mitsubishi Electric Corp 位置合せマーク形成方法
US5175774A (en) 1990-10-16 1992-12-29 Micron Technology, Inc. Semiconductor wafer marking for identification during processing
US5324609A (en) * 1991-06-21 1994-06-28 Fuji Xerox Co., Ltd. Photoreceptor with polymer overlayer having siloxane and imide moieties
US5245165A (en) * 1991-12-27 1993-09-14 Xerox Corporation Self-clocking glyph code for encoding dual bit digital values robustly
JP2911700B2 (ja) * 1992-02-17 1999-06-23 三菱電機株式会社 コード読み取り用パターンの撮像装置
US5463200A (en) 1993-02-11 1995-10-31 Lumonics Inc. Marking of a workpiece by light energy
US5329090A (en) 1993-04-09 1994-07-12 A B Lasers, Inc. Writing on silicon wafers
US5521709A (en) 1993-05-05 1996-05-28 International Business Machines Corporation Continuous barcode marking system
US5330924A (en) * 1993-11-19 1994-07-19 United Microelectronics Corporation Method of making 0.6 micrometer word line pitch ROM cell by 0.6 micrometer technology
WO1995035506A2 (en) * 1994-06-17 1995-12-28 Kensington Laboratories, Inc. Scribe mark reader
US5567927A (en) 1994-07-25 1996-10-22 Texas Instruments Incorporated Apparatus for semiconductor wafer identification
US5639387A (en) * 1995-03-23 1997-06-17 Lucent Technologies Inc. Method for etching crystalline bodies
US5864130A (en) 1995-06-07 1999-01-26 Texas Instruments Incorporated Apparatus for semiconductor wafer identification
JPH0981711A (ja) * 1995-09-20 1997-03-28 Olympus Optical Co Ltd 情報記録媒体、情報再生システム、及び情報記録システム
US5792566A (en) 1996-07-02 1998-08-11 American Xtal Technology Single crystal wafers
US5808268A (en) 1996-07-23 1998-09-15 International Business Machines Corporation Method for marking substrates
JP3591184B2 (ja) * 1997-01-14 2004-11-17 松下電器産業株式会社 バーコード読み取り装置
TW334618B (en) * 1997-02-05 1998-06-21 United Microelectronics Corp The multi-levels ROM and its manufacturing method
US5907144A (en) * 1997-02-05 1999-05-25 International Business Machines Corporation Microscopic bar code for component identification and method for making same
US5949584A (en) * 1997-05-13 1999-09-07 Northeast Robotics Llc Wafer
US5981148A (en) * 1997-07-17 1999-11-09 International Business Machines Corporation Method for forming sidewall spacers using frequency doubling hybrid resist and device formed thereby
US6165594A (en) * 1998-01-15 2000-12-26 3M Innovative Properties Company Multilayer, temperature resistant, composite label
JPH11233389A (ja) 1998-02-10 1999-08-27 Oki Electric Ind Co Ltd 半導体基板の識別方法及びその半導体基板の製造方法
US6268641B1 (en) * 1998-03-30 2001-07-31 Kabushiki Kaisha Toshiba Semiconductor wafer having identification indication and method of manufacturing the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101110467B1 (ko) * 2006-02-28 2012-01-31 큐-쎌즈 아게 태양전지 마킹방법 및 태양전지
US8492240B2 (en) 2006-02-28 2013-07-23 Hanwha Q.CELLS GmbH Solar-cell marking method and solar cell
JP2015154075A (ja) * 2014-02-11 2015-08-24 サムスン エレクトロニクス カンパニー リミテッド ウェハーの製造方法及びそれによって製造されたウェハー
JP2019067944A (ja) * 2017-10-02 2019-04-25 株式会社ディスコ インゴット及びウェーハの加工方法
JP7096657B2 (ja) 2017-10-02 2022-07-06 株式会社ディスコ ウェーハの加工方法

Also Published As

Publication number Publication date
TW519745B (en) 2003-02-01
US20070241202A1 (en) 2007-10-18
US7007855B1 (en) 2006-03-07
JP3996354B2 (ja) 2007-10-24
US7510124B2 (en) 2009-03-31

Similar Documents

Publication Publication Date Title
US7510124B2 (en) Wafer identification mark
US4585931A (en) Method for automatically identifying semiconductor wafers
US9640486B2 (en) Ingot marking for solar cell determination
EP0311087B1 (en) Identifying semiconductor wafers
US10672716B2 (en) Integrated circuit substrate and method for manufacturing the same
TW460913B (en) Wafer orientation sensor
JPH0776982B2 (ja) バーコードのマーク付け及び読み取りの方法及び装置
US7192791B2 (en) Semiconductor wafer having an edge based identification feature
US9589901B2 (en) Semiconductor wafers including indications of crystal orientation and methods of forming the same
KR101370114B1 (ko) 효율적인 웨이퍼 레이아웃을 위한 오프셋 필드 그리드
JP2008004822A (ja) ウエーハの加工条件設定方法
US6218199B1 (en) Silicon substrate with identification data
EP0105711B1 (en) Determining the position of a wafer by means of electron beams
US6797585B1 (en) Nonintrusive wafer marking
EP0604061A1 (en) Semiconductor fabrication
CN108682647B (zh) 晶片侧面打码读码存储一体机及其使用方法
JPH02278809A (ja) 半導体ウェハ
US6261382B1 (en) Wafer marking
JP7430455B2 (ja) エッジ位置検出装置及びエッジ位置検出方法
US20150339505A1 (en) Method of reading data
JPS6255686B2 (ja)
JPS6154572A (ja) バ−コ−ド読み取り方法
JPS60173825A (ja) 識別符号付き半導体基板
JPS63100712A (ja) ウエハ識別パタ−ン読取り装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050301

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050531

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050603

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060905

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20061205

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20061208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070306

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070731

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070802

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110810

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees