DE102014110248A1 - Verfahren zum Markieren von Halbleiterscheiben sowie Halbleiterscheibe - Google Patents

Verfahren zum Markieren von Halbleiterscheiben sowie Halbleiterscheibe Download PDF

Info

Publication number
DE102014110248A1
DE102014110248A1 DE102014110248.7A DE102014110248A DE102014110248A1 DE 102014110248 A1 DE102014110248 A1 DE 102014110248A1 DE 102014110248 A DE102014110248 A DE 102014110248A DE 102014110248 A1 DE102014110248 A1 DE 102014110248A1
Authority
DE
Germany
Prior art keywords
semiconductor
marking
varnish
semiconductor wafers
edge surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102014110248.7A
Other languages
English (en)
Inventor
Michael Rasp
Jens Krümberg
Wolfgang Jooss
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Centrotherm Photovoltaics AG
Original Assignee
Centrotherm Photovoltaics AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centrotherm Photovoltaics AG filed Critical Centrotherm Photovoltaics AG
Priority to DE102014110248.7A priority Critical patent/DE102014110248A1/de
Priority to PCT/DE2015/100297 priority patent/WO2016012004A1/de
Publication of DE102014110248A1 publication Critical patent/DE102014110248A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54413Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54433Marks applied to semiconductor devices or parts containing identification or tracking information
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54493Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

Verfahren zum Markieren von Halbleiterscheiben (38), bei welchem auf einer Kantenfläche (42) der Halbleiterscheiben (38) eine Markierung ausgebildet wird, wobei zur Ausbildung der Markierung ein gegenüber einem die Halbleiterscheiben (38) ätzenden Ätzmedium beständiger Markierungslack (20) auf die Kantenfläche (42) der Halbleiterscheiben (38) aufgebracht (10) wird und zumindest diejenige Kantenfläche (42) der Halbleiterscheiben (38), auf welche der Markierungslack (20) aufgebracht wurde, nachfolgend mittels des Ätzmediums geätzt und hierbei der aufgebrachte Markierungslack als Ätzbarriere verwendet wird, sowie Halbleiterscheibe und Halbleitersäule.

Description

  • Die Erfindung betrifft ein Verfahren zum Markieren von Halbleiterscheiben gemäß dem Oberbegriff des Anspruchs 1, eine Halbleiterscheibe gemäß dem Oberbegriff des Anspruchs 10 und eine Halbleitersäule gemäß dem Oberbegriff des Anspruchs 15.
  • Halbleiterscheiben, auch Wafer genannt, werden in verschiedenen Bereichen der Technik als Halbzeuge verwendet. Insbesondere in der Mikroelektronik, Photovoltaik und Mikrosystemtechnik werden Halbleiterscheiben beispielsweise als Ausgangsmaterial für die Herstellung elektronischer Bauelemente oder integrierter Schaltkreise genutzt.
  • Die Herstellung von Halbleiterscheiben erfolgt üblicherweise durch Zersägen einer Halbleitersäule, welche im englischen Sprachraum in der Regel brick genannt wird. Die Halbläutersäule wird für gewöhnlich aus einem gegossenen oder gezogenen Block geschnitten, welcher im englischen Sprachraum üblicherweise als ingot bezeichnet wird. Nach dem Zersägen erfolgt zumeist eine chemische Oberflächenbehandlung der so gewonnenen Halbleiterscheiben, beispielsweise durch Ätzen. Die weitere Prozessierung der Halbleiterscheiben zu Halbleiterbauelementen umfasst in der Regel eine Vielzahl chemischer, thermischer und mechanischer Verfahrensschritte.
  • Aus Gründen der Qualitätssicherung und Prozessüberwachung ist eine eindeutige Identifizierung und Rückverfolgbarkeit der Halbleiterscheiben innerhalb einer Produktionskette und darüber hinaus innerhalb der gesamten Wertschöpfungskette, beispielsweise bis zu einem fertigen Photovoltaikmodul, von großer Wichtigkeit. Daher werden Halbleiterscheiben zum Teil mit einer Markierung versehen.
  • Aus dem Stand der Technik ist ein Verfahren bekannt, bei welchem zum Zwecke der Markierung der Halbleiterscheiben mittels Laserstrahlverdampfung auf deren Kantenfläche Vertiefungen eingebracht werden. Diese Vertiefungen begünstigen auf Grund ihrer Kerbwirkung eine Schädigung der Halbleiterscheiben während deren Prozessierung und verursachen infolgedessen erhöhte Ausschussraten und Produktionsaufwand. Die Investitionskosten für die benötigte Lasertechnik sind vergleichsweise hoch. Bei einem anderen bekannten Verfahren wird eine Markierung auf die Vorder- oder Rückseite der Halbleiterscheiben aufgebracht. Dies ist jedoch häufig mit einer Reduktion der aktiven Fläche von aus den Halbleiterscheiben gefertigten Bauelemente verbunden, was den Materialverbrauch und somit den Fertigungsaufwand erhöhen kann. Zudem kann die auf die Vorder- oder die Rückseite aufgebrachte Markierung während der Prozessierung vergleichsweise stark durch Beschichtungsauf- und Materialabträge beeinträchtigt werden, sodass vermehrt Schwierigkeiten beim Auslesen beziehungsweise Erkennen der Markierung entstehen können.
  • Vor diesem Hintergrund liegt der vorliegenden Erfindung die Aufgabe zugrunde, ein Verfahren zur aufwandsgünstigen und schädigungsarmen Markierung von Halbleiterscheiben zur Verfügung zu stellen.
  • Diese Aufgabe wird gelöst mit einem Verfahren mit den Merkmalen des Anspruchs 1.
  • Außerdem liegen der vorliegenden Erfindung die Aufgaben zugrunde, eine aufwandsgünstig markierte Halbleiterscheibe mit verringerter Bruchanfälligkeit und eine aufwandsgünstig markierte Halbleitersäule, von welcher Halbleiterscheiben abtrennbar sind, die eine verringerte Bruchanfälligkeit aufweisen, zur Verfügung zu stellen.
  • Diese Aufgaben werden gelöst durch eine Halbleiterscheibe mit den Merkmalen des Anspruchs 10, beziehungsweise durch eine Halbleitersäule mit den Merkmalen des Anspruchs 15.
  • Vorteilhafte Weiterbildungen sind jeweils Gegenstand abhängiger Unteransprüche.
  • Das erfindungsgemäße Verfahren zum Markieren von Halbleiterscheiben, bei welchem auf einer Kantenfläche der Halbleiterscheiben eine Markierung ausgebildet wird, sieht vor, dass zur Ausbildung der Markierung ein gegenüber einem die Halbleiterscheiben ätzenden Ätzmedium beständiger Markierungslack auf die Kantenfläche der Halbleiterscheiben aufgebracht wird und zumindest diejenige Kantenfläche der Halbleiterscheiben, auf welche der Markierungslack aufgebracht wurde, nachfolgend mittels des Ätzmediums geätzt und hierbei der aufgebrachte Markierungslack als Ätzbarriere verwendet wird.
  • Halbleiterscheiben, sogenannte Wafer, bestehen bevorzugt aus Silizium. Sie besitzen zwei großflächige Seiten, nämlich eine Vorder- und eine Rückseite, die häufig die aktiven Flächen von aus den Halbleiterscheiben gefertigten Halbleiterbauelementen darstellen. Die übrigen Seitenflächen der Halbleiterscheiben stellen die Kantenflächen dar. Eine Ätzbarriere im Sinne der vorliegenden Erfindung liegt dann vor, wenn unter der Markierung (befindliche) angeordnete Bereiche der Halbleiterscheiben vor einer Einwirkung des Ätzmediums geschützt werden, sodass in diesem Bereichen kein oder ein signifikant verringerter Materialabtrag erfolgt. Es ist dennoch nicht zwingend erforderlich, dass der Markierungslack vollständig inert gegenüber dem Ätzmedium ist.
  • Die in der beschriebenen Weise aufgebrachte Markierung bewirkt sowohl vor, als auch nach dem Ätzen keine praktisch erhebliche Schädigung und/oder Kerbwirkung an den Halbleiterscheiben. Dadurch wird eine Bruchgefahr der Halbleiterscheiben infolge kerbwirkungsbedingter Überbeanspruchung während und nach dem Fertigungsprozess verringert. Da die Markierung auf der Kantenfläche der Halbleiterscheiben ausgebildet wird, wird eine Reduktion der aktiven Flächen von aus den Halbleiterscheiben gefertigten Halbleiterbauelementen vermieden. Außerdem kann der Markierungslack mit an sich bekannten Verfahren, beispielsweise mit einem Rollen-, Sieb- oder Tintenstrahldruckverfahren, auf die Kantenfläche aufgebracht werden. Somit ermöglicht das Verfahren eine schädigungsarme und aufwandsgünstige Markierung von Halbleiterscheiben. Da die Markierung auf die Kantenfläche aufgebracht wird, kann sie in vielen Anwendungsfällen zudem zuverlässiger ausgelesen werden, da sie verglichen mit vorder- oder rückseitig aufgebrachten Markierungen während der Prozessierung oder der Verwendung der Halbleiterscheibe weniger stark beeinträchtigt wird.
  • In einer vorteilhaften Ausgestaltung werden einer Halbleitersäule entstammende Halbleiterscheiben markiert, indem der Markierungslack zumindest über einen Teil einer Höhe der Halbleitersäule hinweg auf eine Mantelfläche der Halbleitersäule in Gestalt von mindestens einer Geraden aufgebracht wird und nachfolgend die Halbleitersäule in Halbleiterscheiben zersägt wird. Die Höhe der Halbleitersäule erstreckt sich vorzugsweise von einer Stirnseite der Halbleitersäule zu einer gegenüberliegenden Stirnseite, entlang einer Erstarrungs- beziehungsweise Kristallisationsrichtung der Halbleitersäule. Unter einer Geraden ist im Sinne der vorliegenden Erfindung, eine gerade Linie mit endlicher Erstreckung zu verstehen. Die Markierung befindet sich vor dem Zersägen der Halbleitersäule in die Halbleiterscheiben auf der Mantelfläche der Halbleitersäule, nach dem Zersägen auf der Kantenfläche der Halbleiterscheiben. Die Markierung wird somit alleine mittels des Zersägens aufwandsgünstig von der Halbleitersäule auf die Halbleiterscheiben überführt, ohne dass ein gesonderter Verfahrensschritt erforderlich wäre. Da die Halbleitersäule im Vergleich zu einer einzelnen Halbleiterscheibe mechanisch deutlich stärker belastbar ist, kann durch das Aufbringen des Markierungslackes auf die Halbleitersäule anstatt auf jede einzelne Halbleiterscheibe eine weitere Verringerung der Bruchgefahr realisiert werden. Somit können die Halbleiterscheiben besonders schädigungsarm markiert werden. Zudem ist die beschriebene Weise des Lackauftrags einfacher und aufwandsgünstiger, als jede der Halbleiterscheiben einzeln zu markieren. In der Praxis hat es sich bewährt, den Markierungslack zumindest über 8/10 der Höhe der Halbleitersäule hinweg aufzubringen.
  • Gemäß einer bevorzugten Weiterbildung wird ein Teil des Markierungslackes in Gestalt paralleler Geraden aufgebracht.
  • In einer vorteilhaften Weiterbildung wird zumindest ein Teil der parallelen Geraden als Strichcode ausgeführt. Strichcodes sind aus dem Stand der Technik bekannte opto-elektronisch auslesbare Kennzeichnungen. Auf diese Weise kann eine Auslesbarkeit einer in der Markierung enthaltenen herstellungstechnischen Information mit an sich bekannten und bewährten Mitteln, insbesondere mit sogenannten Strichcodelesern, erfolgen.
  • In einer vorteilhaften Ausführungsform wird ein Teil des Markierungslackes in Gestalt einer ersten gegenüber einer Vorzugsachse der Halbleitersäule geneigten Geraden aufgebracht. Durch die Neigung der Geraden gegenüber der Vorzugachse erhält jede der Halbleiterscheiben eine individuelle Markierung, aus welcher auf eine Position der jeweiligen Halbleiterscheibe in der Halbleitersäule vor dem Zersägen der Halbleitersäule in die Halbleiterscheiben geschlossen werden kann. Vorzugsweise verläuft die Vorzugsachse parallel zu einer Kristallisationsrichtung der Halbleitersäule. Aus den Halbleiterscheiben gefertigte Halbleiterbauelemente wie Solarzellen können sodann anhand ihrer jeweiligen Position in der jeweils zugehörigen Halbleitersäule und/oder im zugehörigen Block sortiert oder klassifiziert werden. Bei der Modulherstellung kann im Weiteren auf die Solarzellen der jeweils geeigneten Klassifizierung zurückgegriffen werden. Beispielsweise können Solarzellen, welche in der jeweils zugehörigen Halbleitersäule eine ähnliche Position einnahmen, zu einem Solarzellenmodul zusammengefasst werden. Dies ist vorteilhaft, da solche Solarzellen im Regelfall ähnliche Eigenschaften aufweisen, was wiederum die Fertigung verbesserter Solarzellenmodule ermöglicht. Insbesondere können solche Solarzellen ähnliche elektrische Eigenschaften und/oder ein ähnliches Degradationsverhalten bei Beleuchtung zeigen.
  • Bei einer bevorzugten Ausführungsvariante wird ein Teil des Markierungslackes in Gestalt einer weiteren Geraden, welche sowohl gegenüber der Vorzugsachse der Halbleitersäule, als auch gegenüber der ersten geneigten Geraden geneigt ist, aufgebracht. Durch das Aufbringen der weiteren Geraden wird eine weitere individuelle Markierung auf der Kantenfläche einer jeden der Halbleiterscheiben ausgebildet. Aus dieser weiteren individuellen Markierung kann auf die Position der jeweiligen Halbleiterscheibe in der Halbleitersäule vor dem Zersägen der Halbleitersäule in die Halbleiterscheiben rückgeschlossen werden. Somit wird auf einfache Weise eine Redundanz dieser bereits in der ersten geneigten Geraden enthaltenen Information hergestellt. Diese Redundanz ermöglicht eine erhöhte Auslesesicherheit der Information, da durch das Vorhandensein zweier Geraden ein gegenseitiger Abgleich der in den geigten Geraden enthaltenen Information ermöglicht wird. Zum anderen wird im Falle einer etwaigen Unauslesbarkeit einer der beiden geneigten Geraden eine größere Ausfallsicherheit des Auslesens erreicht. Diese Unauslesbarkeit kann beispielsweise durch Vorgänge während der Prozessierung der Halbleiterscheiben, welche beispielsweise chemisch, thermisch oder mechanisch auf die Markierung einwirkt, verursacht werden.
  • Vorteilhafterweise verläuft die Vorzugachse der Halbleitersäule parallel zu einer Längskante der Mantelfläche der Halbleitersäule. Die Halbleitersäule kann somit zur Aufbringung des Markierungslackes auf besonders einfache Weise, nämlich durch Anlegen der Längskante an eine Referenzkante, ausgerichtet werden.
  • In einer vorteilhaften Weiterbildung wird als Markierungslack ein fluorider Silikonlack verwendet. Fluorider Silikonlack hat sich in der Praxis bewährt, insbesondere bei Silizium-Halbleitermaterialien und deren Weiterverarbeitung zu Solarzellen.
  • Bei einer vorteilhaften Variante wird vor dem Aufbringen des Markierungslackes auf die Kantenfläche ein gegenüber dem Ätzmedium beständiger und farblich von dem Markierungslack verschiedener Lack auf zumindest einen Teil der Kantenfläche, vorzugsweise auf alle Kantenflächen, aufgebracht und bei einer Prozessierung der Halbleiterscheiben als Diffusionsbarriere verwendet. Besonders bevorzugt wird dieser Lack vor dem Zersägen der Halbleitersäule auf deren gesamte Mantelfläche aufgebracht. Durch die farbliche Verschiedenheit des Lackes gegenüber dem Markierungslack wird eine einfache Auslesbarkeit, insbesondere eine opto-elektronische Auslesbarkeit, erreicht. Vorteilhafterweise kann der Lack als Diffusionsbarriere während einer Prozessierung der Halbleiterscheiben zu Solarzellen verwendet werden. Auf einen sonst erforderlichen Schritt der Isolation der Kantenflächen der Halbleiterscheiben kann sodann verzichtet werden, sodass eine Reduktion des Fertigungsaufwands möglich ist.
  • In einer vorteilhaften Weiterbildung werden bei einem Ätzen der Halbleiterscheiben mittels des Ätzmediums in von dem Markierungslack bedeckten Bereichen Vorsprünge ausgebildet. Die Vorsprünge heben sich dabei gegenüber der übrigen Kantenfläche der Halbleiterscheiben ab. So kann auf besonders einfache Weise eine Detektierbarkeit der Markierung und ein Auslesen der in dieser enthaltenen Information, beispielsweise durch eine Konturerkennung, von der Vorder- und/oder Rückseite der Halbleiterscheiben aus erreicht werden. Dies ist insbesondere dann von Vorteil, wenn die Kantenfläche, beispielsweise während eines Fertigungsschrittes, nicht optisch erfassbar ist. Das derart ermöglichte Auslesen der Information von der Vorder- und/oder Rückseite der Halbleiterscheiben aus ist dann von besonderem Vorteil, wenn die Halbleiterscheiben derart zu einem Endprodukt zusammengebaut werden, dass die Kantenfläche verdeckt und folglich optisch oder anderweitig nicht erfassbar ist. In der Praxis hat es sich besonders bewährt die Vorsprünge derart auszubilden, dass sie sich von angrenzenden Bereichen der Kantenfläche um 4µm bis 40µm abheben.
  • In einer vorteilhaften Ausgestaltungsvariante wird eine in der Markierung der Halbleiterscheiben oder den Vorsprüngen enthaltene Information ausgelesen und eine zweite Markierung auf eine Vorderseite oder eine Rückseite der Halbleiterscheiben aufgebracht, welche diese Information ebenfalls enthält. Die zweite Markierung kann mittels Druckverfahren oder Laserstrahlverdampfung, beispielsweise in Gestalt eines Strichcodes oder eines zweidimensionalen Matrixcodes, aufgebracht werden.
  • Infolgedessen kann die dergestalt aufgebrachte zweite Markierung mit an sich bekannten technischen Mitteln, beispielsweise mit einem Strich- oder Matrixcodeleser, erfasst und ausgelesen werden. Dies ist insbesondere dann besonders vorteilhaft, wenn die in den Vorsprüngen enthaltene Information infolge von Vorgängen während der Prozessierung der Halbleiterscheiben zu Halbleiterbauelementen nicht mehr optisch oder anderweitig erfassbar ist.
  • Gegenstand der Erfindung ist außerdem eine Halbleiterscheibe mit einer Kantenfläche. Die erfindungsgemäße Halbleiterscheibe weist eine sich gegenüber der übrigen Kantenfläche abhebende Struktur auf, aus welcher eine herstellungstechnische Information auslesbar ist. Eine sich abhebende Struktur liegt dann vor, wenn die Struktur sich im Sinne einer Erhebung beziehungsweise eines Materialüberstandes von der Kantenfläche abhebt. Die herstellungstechnische Information kann beispielsweise einen Rückschluss auf eine Lage und eine Position der Halbleiterscheibe in einer Halbleitersäule, aus welcher die Halbleiterscheibe beispielsweise mittels Zersägens der Halbleitersäule gewonnen wurde, zulassen. Die Struktur kann so eine eindeutige Identifizierbarkeit und eine Rückverfolgbarkeit der Halbleiterscheibe oder eines etwaigen aus der Halbleiterscheibe hergestellten Produktes ermöglichen. Dies ermöglicht eine Qualitätssicherung und Prozessüberwachung, die sich über mehrere Fertigungs- beziehungsweise Prozessierungsschritte hinweg erstreckt. Grundsätzlich kann aber auch jede beliebige andere die Herstellungsgeschichte oder weitere Verarbeitung betreffende Information in der Struktur enthalten und somit auslesbar sein. Die Struktur kann, da sie sich von der Kantenfläche abhebt, kerbwirkungsfrei, oder im Vergleich zu anderen Technologien zumindest mit deutlich verringerter Kerbwirkung, auf der Kantenfläche der Halbleiterscheibe ausgebildet sein. Infolgedessen ist die Bruchanfälligkeit der Halbleiterscheibe verringert. Somit kann unter anderem die Bruchgefahr während eines von der Halbleiterscheibe durchlaufenen Fertigungsprozesses vermindert werden, was infolge einer verminderten Ausschussrate eine Reduktion des Fertigungsaufwands mit sich bringt.
  • In einer vorteilhaften Ausführungsform ist die Struktur aus mindestens einem Vorsprung gebildet, welcher vorzugsweise aus Material der Halbleiterscheibe besteht. Der mindestens eine Vorsprung kann mittels eines chemischen oder mechanischen Materialabtrags an der Kantenfläche, beispielsweise mittels Ätzens mit einem die Halbleiterscheibe ätzenden Ätzmedium, ausgebildet werden. Der mindestens eine Vorsprung hebt sich im oben beschriebenen Sinn gegenüber der übrigen Kantenfläche der Halbleiterscheibe ab. Infolgedessen kann die Markierung auf besonders einfache Weise von der Vorder- und/oder Rückseite der Halbleiterscheibe aus detektiert und die enthaltene Information ausgelesen werden. Dies ist insbesondere dann von Vorteil, wenn die Kantenfläche der Halbleiterscheibe, beispielsweise während eines Fertigungsschrittes, verdeckt und deshalb nicht optisch oder anderweitig erfassbar ist. Das Auslesen der Information von der Vorder- und/oder Rückseite der Halbleiterscheibe aus ist außerdem dann vorteilhaft, wenn die Halbleiterscheibe derart in einem Produkt, beispielsweise in einem Solarzellenmodul, angeordnet ist, dass die Kantenfläche verdeckt und folglich optisch oder anderweitig nicht erfassbar ist. In der Praxis haben sich Strukturen, welche sich um 4µm bis 40µm gegenüber den angrenzenden Bereichen der Kantenfläche abheben, besonders bewährt.
  • In einer vorteilhaften Variante ist die Struktur aus einem Markierungslack gebildet. Der Markierungslack weist in einer bevorzugten Ausführungsvariante eine insoweit hinreichende Beständigkeit gegenüber einem oder mehreren bei der Prozessierung der Halbleiterscheiben eingesetzten Ätzmedien auf, dass er als Ätzbarriere während eines Ätzens der Halbleiterscheiben verwendbar ist. Besonders bevorzugt kann der Markierungslack ein fluorider Silikonlack sein.
  • Bei einer vorteilhaften Ausgestaltung ist der Markierungslack auf einer die Kantenfläche bedeckenden Lackschicht aufgebracht und der Markierungslack und die Lackschicht sind optisch unterscheidbar. Der Markierungslack und die Lackschicht können z.B. auf Grund unterschiedlicher Farben, insbesondere anhand unterschiedlicher Reflexions- und/oder Absorptionsvermögen, optisch unterscheidbar sein. Die Lackschicht bedeckt vorzugsweise alle Kantenflächen der Halbleiterscheibe. Auf diese Weise kann sie während einer Prozessierung der Halbleiterscheibe als Diffusionsbarriere verwendet werden. Auf eine sonst erforderliche Isolation der Kantenfläche kann somit verzichtet werden, was eine Aufwandseinsparung bei der Fertigung solch einer Halbleiterscheibe, beziehungsweise eines die Halbleiterscheibe aufweisenden Halbleiterbauelementes, wie beispielsweise einer Solarzelle, darstellt.
  • Vorteilhafterweise ist die Halbleiterscheibe als Halbleiterbauelement, vorzugsweise als Solarzelle und besonders bevorzugt als Siliziumsolarzelle ausgeführt. Dies hat sich bei allen beschriebenen und/oder beanspruchten Ausführungsvarianten der Halbleiterscheiben bewährt.
  • Gegenstand der Erfindung ist des Weiteren eine Halbleitersäule mit einer Mantelfläche, wobei die Halbleitersäule eine sich gegenüber der übrigen Mantelfläche abhebende Struktur aufweist, aus welcher eine herstellungstechnische Information auslesbar ist. Die Struktur hebt sich wiederum im Sinne einer Erhebung beziehungsweise eines Materialüberstandes von der Kantenfläche ab. Die Struktur kann, da sie sich von der Mantelfläche abhebt, kerbwirkungsfrei, oder im Vergleich zu anderen Technologien zumindest mit deutlich verringerter Kerbwirkung, auf der Mantelfläche der Halbleitersäule ausgebildet sein. Infolgedessen ist die Bruchanfälligkeit der Halbleiterscheiben, welche üblicherweise mittels Zersägens aus der Halbleitersäule gewonnnen werden, verringert. Der Begriff der herstellungstechnischen Information ist in dem im Zusammenhang mit der oben beschriebenen Halbleiterscheibe erläuterten Sinn zu verstehen. Eine herstellungstechnische Information kann zum Beispiel einen Rückschluss auf einer Fertigung der Halbleitersäule zugrunde gelegte Fertigungsparameter zulassen. Die Halbleitersäule kann einen zylindrischen, insbesondere kreiszylindrischen, oder rechteckigen Querschnitt besitzen. Die Stirnseiten dieses Querschnitts werden durch die Mantelfäche der Halbleitersäule verbunden.
  • In einer vorteilhaften Weiterbildung ist auf der Mantelfläche ein Markierungslack zumindest teilweise in Gestalt paralleler Geraden angeordnet. Der Markierungslack weist vorzugsweise eine Beständigkeit gegenüber üblichen die Halbleitersäule ätzenden Ätzmitteln auf, sodass er als Ätzbarriere während eines Ätzens verwendet werden kann. Eine Ätzbarriere liegt dann vor, wenn unter der Markierung (befindliche) angeordnete Bereiche von aus der Halbleitersäule gewonnenen Halbleiterscheiben vor einer Einwirkung des Ätzmediums geschützt werden, sodass in diesem Bereichen kein oder ein signifikant verringerter Materialabtrag erfolgt. Es ist dennoch nicht zwingend erforderlich, dass der Markierungslack vollständig inert gegenüber dem Ätzmedium ist. Ein fluorider Silikonlack hat sich in der Praxis bewährt. Der Markierungslack kann mit an sich bekannten, einfachen technischen Mitteln, beispielsweise mit Druckzerstäubungs- oder Rollendruckvorrichtungen, in Gestalt paralleler Geraden aufgebracht werden. Die Ausbildung der Markierung kann somit besonders aufwandsgünstig realisiert werden.
  • Um eine Auslesen der herstellungstechnischen Information mit an sich bekannten Mitteln zu ermöglichen, hat es sich in der Praxis bewährt, zumindest ein Teil der parallelen Geraden als Strichcode anzuordnen.
  • Vorteilhafterweise ist ein Teil des Markierungslackes in Gestalt einer ersten gegenüber einer Vorzugsachse der Halbleitersäule geneigten Geraden angeordnet. Wird die Halbleitersäule, wie zur Herstellung von Halbleiterscheiben üblich, zersägt, erlaubt die Position eines auf der Kantenfläche einer jeweiligen Halbleiterscheibe verbleibenden Abschnitts der ersten Geraden Rückschlüsse auf die ursprüngliche Position der Halbleiterscheibe innerhalb der Halbleitersäule. Diese für die Qualitäts- und Prozessüberwachung wichtige Information ist bei der beschriebenen Halbleitersäule einfach aufbringbar und in besonders einfacher Weise auf die aus der Halbleitersäule gefertigten Halbleiterscheiben übertragbar.
  • In einer vorteilhaften Weiterbildung ist ein Teil des Markierungslackes in Gestalt einer weiteren Geraden, welche sowohl gegenüber der Vorzugsachse der Halbleitersäule als auch gegenüber der ersten geneigten Geraden geneigt ist, angeordnet. Die weitere Gerade stellt eine weitere individuelle Markierung dar, aus welcher nach einem üblichen Zersägen der Halbleitersäule in Halbleiterscheiben auf eine Position der jeweiligen Halbleiterscheibe in der Halbleitersäule vor dem Zersägen der Halbleitersäule in die Halbleiterscheiben rückgeschlossen werden kann. Somit wird auf einfache Weise eine Redundanz dieser bereits in der ersten geneigten Geraden enthaltenen Information hergestellt. Diese Redundanz ermöglicht eine erhöhte Auslesesicherheit der Information, da durch das Vorhandensein zweier Geraden ein Abgleich der in den geigten Geraden enthaltenen Information ermöglicht wird. Zum anderen wird im Falle einer etwaigen Unauslesbarkeit einer der gegenüber einer der beiden geneigten Geraden eine größere Ausfallsicherheit des Auslesens erreicht. Diese Unauslesbarkeit kann beispielsweise durch die Prozessierung der Halbleiterscheiben verursacht werden.
  • Im Weiteren wird die Erfindung anhand von Figuren näher erläutert. Soweit zweckdienlich, sind hierin gleich wirkende Elemente mit gleichen Bezugszeichen versehen. Die Erfindung ist nicht auf die in den Figuren dargestellten Ausführungsbeispiele beschränkt – auch nicht in Bezug auf funktionale Merkmale. Die bisherige Beschreibung wie auch die nachfolgende Figurenbeschreibung enthalten zahlreiche Merkmale, die in den abhängigen Unteransprüchen teilweise zu mehreren zusammengefasst wiedergegeben sind. Diese Merkmale wie auch alle übrigen oben und in der nachfolgenden Figurenbeschreibung offenbarten Merkmale wird der Fachmann jedoch auch einzeln betrachten und zu sinnvollen weiteren Kombinationen zusammenfügen. Insbesondere sind diese Merkmale jeweils einzeln und in beliebiger geeigneter Kombination mit dem Verfahren, der Halbleiterscheibe und der Halbleitersäule des jeweiligen unabhängigen Anspruchs kombinierbar.
  • Es zeigen:
  • 1 Eine Prinzipdarstellung eines Ausführungsbeispiels des erfindungsgemäßen Verfahrens,
  • 2 eine schematische Darstellung einer perspektivischen Ansicht einer Halbleitersäule gemäß dem Ausführungsbeispiel der 1,
  • 3 eine schematische Darstellung einer Seitenansicht einer Halbleiterscheibe mit einer mittels einem Markierungslack ausgebildeten Markierung,
  • 4 eine schematische Teildarstellung einer Draufsicht der Halbleiterscheibe aus 3,
  • 5 eine Detailansicht der Draufsicht aus 4,
  • 6 eine der Darstellung der 5 entsprechende Detailansicht einer Halbleiterscheibe, bei welcher Vorsprünge mittels Ätzens ausgebildet wurden, in einer schematischen Darstellung,
  • 7 eine Prinzipdarstellung eines weiteren Ausführungsbeispiels des erfindungsgemäßen Verfahrens,
  • 8 eine schematische Teildarstellung einer Draufsicht einer Halbleiterscheibe gemäß dem Ausführungsbeispiel der 7 und
  • 9 eine Detailansicht der Draufsicht aus 8.
  • 1 erläutert in einer Prinzipdarstellung ein Ausführungsbeispiel des erfindungsgemäßen Verfahrens. Detaildarstellungen einzelner Aspekte dieses Ausführungsbeispiels finden sich in den 2 bis 6. Bei dem Ausführungsbeispiel der 1 wird ein Markierungslack 20 auf eine Mantelfläche 22 einer Halbleitersäule 24 aufgebracht, beispielsweise mittels eines Druckverfahrens. Diese Halbleitersäule 24 ist in einer perspektivischen Ansicht schematisch in 2 dargestellt.
  • Wie 2 entnommen werden kann, ist der Markierungslack 20 zumindest über einen Teil einer Höhe H der Halbleitersäule 24 hinweg aufgetragen. Der Markierungslack 20 ist unter anderem in Gestalt mehrerer zueinander paralleler Geraden 28 aufgetragen. Die parallelen Geraden 28 sind als Strichcode 30 ausgeführt. Außerdem ist ein Teil des Markierungslackes 20 in Gestalt einer ersten gegenüber einer Vorzugsachse 32 geneigten Geraden 34 aufgebracht. Die Vorzugsachse 32 verläuft im vorliegenden Ausführungsbeispiel parallel zu einer Kristallisationsrichtung der Halbleitersäule 24. Ein weiterer Teil des Markierungslackes 20 ist in Gestalt einer weiteren Geraden 36, welche sowohl gegenüber der Vorzugsachse 32, als auch gegenüber der ersten geneigten Geraden 34 geneigt ist, aufgebracht. Der dergestalt aufgebrachte Markierungslack 20 bildet eine Struktur auf der Mantelfläche 22 der Halbleitersäule 24 und enthält eine auslesbare herstellungstechnische Information, beispielsweise eine eindeutige Identifizierungsnummer der Halbleitersäule. Im dargestellten Ausführungsbeispiel ist der Markierungslack 20 unmittelbar auf die Halbleitersäule 24 aufgebracht.
  • In einem weiteren Verfahrenschritt wird die Halbleitersäule 24 gemäß 1 in Halbleiterscheiben 38 zersägt 12. Das Resultat dieses Verfahrensschrittes ist schematisch in 2 illustriert, indem oberhalb der Halbleitersäule 24 mehrere Halbleiterscheiben 38 angeordnet sind. Bei dem Zersägen 12 der Halbleitersäule 24 in die Halbleiterscheiben 38 bleiben der Strichcode 30 und die geneigten Geraden 34 und 36 abschnittsweise auf den Halbleiterscheiben 38 erhalten. Die herstellungstechnische Information wird somit allein durch den Verfahrensschritt des Zersägens 12 auf die Halbleiterscheiben 38 übertragen, ohne dass hierfür ein zusätzlicher Verfahrensschritt erforderlich wäre.
  • Zur Verdeutlichung der geometrischen Zusammenhänge zwischen 2 und den nachfolgend beschriebenen Figuren enthält 2 zwei Blickrichtungsangaben. Die Blickrichtung A-A ist normal zur Mantelfläche 22 der Halbleitersäule 24 ausgerichtet. Die weitere Blickrichtung B-B verläuft parallel zur Vorzugsachse 32 der Halbleitersäule 24.
  • Eine Seitenansicht in Blickrichtung A-A einer einzelnen Halbleiterscheibe 38a der Halbleiterscheiben 38 ist schematisch in 3 dargestellt. Diese Seitenansicht zeigt eine Kantenfläche 42 der Halbleiterscheibe 38a. Wie 3 entnommen werden kann, liegt eine Übertragung der herstellungstechnischen Information in Gestalt eines Strichcodeabschnitts 44, eines Abschnitts 46 ersten Geraden 34 und eines Abschnitts 48 der weiteren Geraden 36 auf der Kantenfläche 42 der Halbleiterscheibe 38a vor. Dabei sei der Vollständigkeit wegen angemerkt, dass die Halbleiterscheibe 38a aus Gründen der Darstellbarkeit mit einem überhöhten Verhältnis ihrer Höhe zu ihrer Breite abgebildet ist. D.h. in der Realität ist üblicherweise eine Neigung der Abschnitte 46 und 48 nicht mehr ohne weiteres erkennbar.
  • Anhand der Position der Abschnitte 46 und 48 der geneigten Geraden 34 und 36 auf der Kantenfläche 42 kann die ursprüngliche Position der Halbleiterscheibe 38a in der Halbleitersäule 24 vor dem Zersägen 12 bestimmt werden. Der Strichcodeabschnitt 44 kann beispielsweise mittels einer geeigneten opto-elektronischen Lesevorrichtung, welche auf die Kantenfläche 42 der Halbleiterscheibe 38a gerichtet sein kann, gelesen und zum Zwecke der Fertigungs- und Qualitätsüberwachung ausgewertet werden.
  • 4 zeigt eine Teildarstellung einer Draufsicht der in 3 schematisch dargestellten Halbleiterscheibe in Blickrichtung B-B. Hierin ist eine Vorderseite 50 der Halbleiterscheibe 38a erkennbar. Eine vergrößerte Darstellung eines Detailbereichs D zeit 5.
  • Wie dieser 5 entnommen werden kann, weist die Halbleiterscheibe 38a eine sich gegenüber der Kantenfläche 42 abhebende Struktur 52 auf, welche durch den im Verfahrensschritt 10 aufgebrachten Markierungslack 20 gebildet wird. Im Gegensatz zu einer mittels Laserstrahlverdampfung aufgebrachten Struktur bewirkt die Struktur 52 keine mechanische Schädigung oder Kerbwirkung. Somit werden lokale Spannungsüberhöhungen der Halbleiterscheibe 38a vermieden und eine Bruchgefahr verringert.
  • In einem weiteren Verfahrensschritt 14 des Ausführungsbeispiels der 1 werden die Halbleiterscheiben 38, und insbesondere deren Kantenflächen, mittels eines Ätzmediums geätzt 14. Dabei wird der Markierungslack 20 als Ätzbarriere verwendet und infolgedessen werden Vorsprünge 54 ausgebildet. 6 zeigt die Halbleiterscheibe 38a nach einem Durchlaufen des Verfahrensschrittes 14. Aus Gründen der Vergleichbarkeit sind die in 5 und 6 gewählten Ansichten der schematischen Darstellungen identisch orientiert und skaliert.
  • 6 zeigt die mittels Ätzens ausgebildeten Vorsprünge 54 auf der geätzten Kantenfläche 42a der Halbleiterscheibe 38a. Die Vorsprünge 54 stellen Erhebungen dar, heben sich in dieser Weise von der übrigen Kantenfläche 42a ab und bilden eine gegenüber der geätzten Kantenfläche 42a erhabene Struktur 52a aus. In der Praxis hat es sich bewährt, die Vorsprünge mit einer Höhe von 4µm bis 40µm auszubilden. Im vorliegenden Ausführungsbeispiel ist der Markierungslack 20 nach dem Ätzen vollständig abgetragen, was aber nicht zwingend der Fall sein muss, um die Vorsprünge 54 beziehungsweise die Struktur 52a zweckmäßig auszubilden. Abweichend hiervon kann der Markierungslack 20 nach dem Ätzen noch teilweise oder vollständig vorhanden sein. Während der Ausbildung 14 der Vorsprünge 54 werden zumindest zeitweise lediglich diejenigen Abschnitte der Kantenfläche 42a geätzt und abgetragen, welche nicht mit dem Markierungslack 20 belegt sind. Auf diese Weise kommt es zu einer Übertragung der in dem Strichcodeabschnitt 44 und den Abschnitten 46 und 48 der geneigten Geraden 34 und 36 enthaltenen herstellungstechnischen Information auf die Vorsprünge 54. Die derart ausgebildeten Vorsprünge 54 sind mit an sich bekannten Mitteln, beispielsweise mit Einrichtungen zur Konturerkennung, sowohl in Blickrichtung auf die Vorderseite 50 der Halbleiterscheibe 38a, wie auch in Blickrichtung auf die Kantenfläche 42a detektierbar und die enthaltene herstellungstechnische Information kann in beiden Blickrichtungen ausgelesen werden.
  • 7 erläutert in einer Prinzipdarstellung ein weiteres Ausführungsbeispiel des erfindungsgemäßen Verfahrens. Detaildarstellungen einzelner Aspekte dieses Ausführungsbeispiels finden sich in den 8 und 9. Bei dem Ausführungsbeispiel der 7 wird ein Lack in Gestalt einer Lackschicht 56 auf eine Mantelfläche einer Halbleitersäule aufgebracht 16, beispielsweise aufgesprüht. In einem weiteren Verfahrensschritt wird ein Markierungslack 20a auf die Lackschicht 56 aufgebracht 18, beispielsweise aufgedruckt. In einem weiteren Verfahrenschritt wird die Halbleitersäule gemäß 7 in Halbleiterscheiben zersägt 12a. Eine dergestalt hergestellte Halbleiterscheibe 38b ist in 8 dargestellt.
  • 8 zeigt eine schematische Teildarstellung der Halbleiterscheibe 38b in Blickrichtung B-B auf eine Vorderseite 50a der Halbleiterscheibe 38b. Hierin ist die zwischen einer Kantenfläche 42b und dem Markierungslack 20a angeordnete Lackschicht 56 erkennbar. Die Lackschicht 56 bedeckt die Kantenfläche 42b der Halbleiterscheibe 38b vollständig. Auf diese Weise kann sie während einer Prozessierung der Halbleiterscheibe 38b als Diffusionsbarriere verwendet werden. Eine vergrößerte Darstellung eines Detailbereichs E zeigt 9.
  • Wie dieser 9 entnommen werden kann, weist die Halbleiterscheibe 38b eine sich gegenüber der Kantenfläche 42b abhebende Struktur 52b auf, welche durch den im Verfahrensschritt 18 aufgebrachten Markierungslack 20a ausgebildet ist. Der Markierungslack 20a und die Lackschicht 56 besitzen unterschiedliche Farben und sind deshalb optisch komfortabel unterscheidbar.
  • Bezugszeichenliste
  • 10
    Aufbringen Markierungslack auf Mantelfläche einer Halbleitersäule
    12
    Zersägen der Halbleitersäule in Halbleiterscheiben
    12a
    Zersägen der Halbleitersäule in Halbleiterscheiben
    14
    Ätzen der Halbleiterscheiben unter Verwendung des Markierungslackes als Ätzbarriere und Ausbildung von Vorsprüngen
    16
    Aufbringen Lackschicht auf Mantelfläche einer Halbleitersäule
    18
    Aufbringen Markierungslack auf Lackschicht
    20
    Markierungslack
    20a
    Markierungslack
    22
    Mantelfläche
    24
    Halbleitersäule
    28
    parallele Geraden
    30
    Strichcode
    32
    Vorzugsachse
    34
    erste geneigte Gerade
    36
    weitere geneigte Gerade
    38
    Halbleiterscheiben
    38a
    Halbleiterscheibe
    38b
    Halbleiterscheibe
    42
    Kantenfläche
    42a
    geätzte Kantenfläche
    42b
    Kantenfläche
    44
    Strichcodeabschnitt
    46
    Abschnitt der ersten geneigten Geraden 34
    48
    Abschnitt der weiteren geneigten Geraden 36
    50
    Vorderseite
    50a
    Vorderseite
    52
    Struktur
    52a
    Struktur
    52b
    Struktur
    54
    Vorsprünge
    56
    Lackschicht
    A-A
    Blickrichtung
    B-B
    Blickrichtung
    D
    Detailansicht
    E
    Detailansicht
    H
    Höhe der Halbleitersäule

Claims (16)

  1. Verfahren zum Markieren von Halbleiterscheiben (38), bei welchem auf einer Kantenfläche (42) der Halbleiterscheiben (38) eine Markierung ausgebildet wird, dadurch gekennzeichnet, dass – zur Ausbildung der Markierung ein gegenüber einem die Halbleiterscheiben (38) ätzenden Ätzmedium beständiger Markierungslack (20) auf die Kantenfläche (42) der Halbleiterscheiben (38) aufgebracht (10) wird, und – zumindest diejenige Kantenfläche (42) der Halbleiterscheiben (38), auf welche der Markierungslack (20) aufgebracht wurde, nachfolgend mittels des Ätzmediums geätzt und hierbei der aufgebrachte Markierungslack als Ätzbarriere verwendet wird.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass einer Halbleitersäule (24) entstammende Halbleiterscheiben (38) markiert werden, indem der Markierungslack (20) zumindest über einen Teil einer Höhe (H) der Halbleitersäule (24) hinweg auf eine Mantelfläche (22) der Halbleitersäule (22) in Gestalt von mindestens einer Geraden aufgebracht wird und nachfolgend die Halbleitersäule (24) in Halbleiterscheiben (38) zersägt (12) wird.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass der Markierungslack (20) zumindest über 8/10 der Höhe (H) der Halbleitersäule (24) hinweg aufgebracht wird.
  4. Verfahren nach Anspruch 2 bis 3, dadurch gekennzeichnet, dass – zumindest ein Teil des Markierungslackes (20) in Gestalt paralleler Geraden (28) aufgebracht wird und – zumindest ein Teil der parallelen Geraden (28) als Strichcode (30) ausgeführt wird.
  5. Verfahren nach Anspruch 2 bis 4, dadurch gekennzeichnet, dass ein Teil des Markierungslackes (20) in Gestalt einer ersten gegenüber einer Vorzugsachse (32) der Halbleitersäule (24) geneigten Geraden (34) aufgebracht wird, wobei die Vorzugsachse (32) vorzugsweise parallel zu einer Kristallisationsrichtung der Halbleitersäule (24) verläuft.
  6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass ein Teil des Markierungslackes (20) in Gestalt einer weiteren Geraden (36), welche sowohl gegenüber der Vorzugsachse (32) der Halbleitersäule (24) als auch gegenüber der ersten geneigten Geraden (34) geneigt ist, aufgebracht wird.
  7. Verfahren nach einem der vorgenannten Ansprüche, dadurch gekennzeichnet, dass vor dem Aufbringen (10) des Markierungslackes auf die Kantenfläche (42) ein gegenüber dem Ätzmedium beständiger und farblich von dem Markierungslack (20) verschiedener Lack auf zumindest einen Teil der Kantenfläche (42), vorzugsweise auf alle Kantenflächen, aufgebracht und bei einer Prozessierung der Halbleiterscheiben (38) als Diffusionsbarriere verwendet wird.
  8. Verfahren nach Anspruch 1 bis 6, dadurch gekennzeichnet, dass bei einem Ätzen der Halbleiterscheiben (38) mittels des Ätzmediums in von dem Markierungslack (20) bedeckten Bereichen Vorsprünge (54) ausgebildet werden, welche sich von angrenzenden Bereichen der Kantenfläche (42a) vorzugsweise um 4µm bis 40µm abheben.
  9. Verfahren nach einem der vorgenannten Ansprüche, dadurch gekennzeichnet, dass eine in der Markierung der Halbleiterscheiben (38) oder den Vorsprüngen (54) enthaltene Information ausgelesen und eine zweite Markierung auf eine Vorderseite (50) oder eine Rückseite der Halbleiterscheiben (38) aufgebracht wird, welche diese Information ebenfalls enthält.
  10. Halbleiterscheibe (38a) mit einer Kantenfläche (42, 42a) gekennzeichnet durch eine sich gegenüber der übrigen Kantenfläche (42, 42a) abhebende Struktur (52, 52a), aus welcher eine herstellungstechnische Information auslesbar ist.
  11. Halbleiterscheibe (38a) nach Anspruch 10, dadurch gekennzeichnet, dass – die Struktur (52a) aus mindestens einem Vorsprung (54) gebildet ist, welcher vorzugsweise aus Material der Halbleiterscheibe (38a) besteht, und – die Struktur (52a) sich um 4µm bis 40µm gegenüber den angrenzenden Bereichen der Kantenfläche (42a) abhebt.
  12. Halbleiterscheibe (38a) nach Anspruch 10, dadurch gekennzeichnet, dass die Struktur (52) aus einem Markierungslack (20) gebildet ist.
  13. Halbleiterscheibe (38b) nach Anspruch 12, dadurch gekennzeichnet, dass – der Markierungslack (20a) auf einer die Kantenfläche (42b) bedeckenden Lackschicht (56) aufgebracht ist und – der Markierungslack (20a) und die Lackschicht (56) optisch unterscheidbar sind.
  14. Halbleiterscheibe (38a) nach einem der Ansprüche 10 bis 13, dadurch gekennzeichnet, dass die Halbleiterscheibe (38a) als Halbleiterbauelement, vorzugsweise als Solarzelle und besonders bevorzugt als Siliziumsolarzelle ausgeführt ist.
  15. Halbleitersäule (24) mit einer Mantelfläche (22) gekennzeichnet durch eine sich gegenüber der übrigen Mantelfläche (22) abhebende Struktur, aus welcher eine herstellungstechnische Information auslesbar ist.
  16. Halbleitersäule (24) nach Anspruch 15, dadurch gekennzeichnet, dass – auf der Mantelfläche (22) ein Markierungslack (20) zumindest teilweise in Gestalt paralleler Geraden (28) angeordnet ist, – zumindest ein Teil der parallelen Geraden (28) als Strichcode (30) angeordnet ist, – ein Teil des Markierungslackes (20) in Gestalt einer ersten gegenüber einer Vorzugsachse (32) der Halbleitersäule (24) geneigten Geraden (34) angeordnet ist und – ein Teil des Markierungslackes (20) in Gestalt einer weiteren Geraden (36), welche sowohl gegenüber der Vorzugsachse (32) der Halbleitersäule (24) als auch gegenüber der ersten geneigten Geraden (34) geneigt ist, angeordnet ist.
DE102014110248.7A 2014-07-21 2014-07-21 Verfahren zum Markieren von Halbleiterscheiben sowie Halbleiterscheibe Withdrawn DE102014110248A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102014110248.7A DE102014110248A1 (de) 2014-07-21 2014-07-21 Verfahren zum Markieren von Halbleiterscheiben sowie Halbleiterscheibe
PCT/DE2015/100297 WO2016012004A1 (de) 2014-07-21 2015-07-13 Verfahren zum markieren von halbleiterscheiben sowie halbleiterscheibe und halbleitersäule

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014110248.7A DE102014110248A1 (de) 2014-07-21 2014-07-21 Verfahren zum Markieren von Halbleiterscheiben sowie Halbleiterscheibe

Publications (1)

Publication Number Publication Date
DE102014110248A1 true DE102014110248A1 (de) 2016-01-21

Family

ID=53765015

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014110248.7A Withdrawn DE102014110248A1 (de) 2014-07-21 2014-07-21 Verfahren zum Markieren von Halbleiterscheiben sowie Halbleiterscheibe

Country Status (2)

Country Link
DE (1) DE102014110248A1 (de)
WO (1) WO2016012004A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114161596B (zh) * 2021-12-23 2024-04-09 西安奕斯伟材料科技股份有限公司 一种用于生产硅片的系统、方法及单晶硅棒

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6797585B1 (en) * 2003-10-07 2004-09-28 Lsi Logic Corporation Nonintrusive wafer marking
US7192791B2 (en) * 2003-06-19 2007-03-20 Brooks Automation, Inc. Semiconductor wafer having an edge based identification feature
US20070163634A1 (en) * 2005-07-14 2007-07-19 Kyocera Corporation Solar cell, manufacturing method and manufacturing management system thereof, and solar cell module
US20100300259A1 (en) * 2009-05-29 2010-12-02 Applied Materials, Inc. Substrate side marking and identification

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4847183A (en) * 1987-09-09 1989-07-11 Hewlett-Packard Company High contrast optical marking method for polished surfaces
US7007855B1 (en) * 2000-03-17 2006-03-07 International Business Machines Corporation Wafer identification mark
US6432796B1 (en) * 2000-06-28 2002-08-13 Micron Technology, Inc. Method and apparatus for marking microelectronic dies and microelectronic devices
US7041578B2 (en) * 2003-07-02 2006-05-09 Texas Instruments Incorporated Method for reducing stress concentrations on a semiconductor wafer by surface laser treatment including the backside
US20080057677A1 (en) * 2006-09-06 2008-03-06 International Business Machines Corporation Chip location identification
EP2168158B1 (de) * 2007-06-13 2013-06-05 Conergy AG Verfahren zum markieren von wafern
US8318540B2 (en) * 2008-05-19 2012-11-27 Infineon Technologies Ag Method of manufacturing a semiconductor structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7192791B2 (en) * 2003-06-19 2007-03-20 Brooks Automation, Inc. Semiconductor wafer having an edge based identification feature
US6797585B1 (en) * 2003-10-07 2004-09-28 Lsi Logic Corporation Nonintrusive wafer marking
US20070163634A1 (en) * 2005-07-14 2007-07-19 Kyocera Corporation Solar cell, manufacturing method and manufacturing management system thereof, and solar cell module
US20100300259A1 (en) * 2009-05-29 2010-12-02 Applied Materials, Inc. Substrate side marking and identification

Also Published As

Publication number Publication date
WO2016012004A1 (de) 2016-01-28

Similar Documents

Publication Publication Date Title
DE69729941T2 (de) Beschleunigungsmesselement sowie verfahren zu seiner herstellung
DE102016107301A1 (de) Halbleitersubstrat und verfahren zu dessen herstellung
DE1106368B (de) Verfahren zur Herstellung einer Schaltmatrize
DE60207282T2 (de) Verkapselung des anschlusslots zur aufrechterhaltung der genauigkeit der anschlussposition
DE102014110248A1 (de) Verfahren zum Markieren von Halbleiterscheiben sowie Halbleiterscheibe
DE69921962T2 (de) Thermodruckkopf
DE102006001601A1 (de) Halbleiterwafer mit Rückseitenidentifizierung und Verfahren zur Herstellung desselben
DE3113031A1 (de) "handhabungsvorrichtung fuer leiterplatten"
DE19604405C2 (de) Verfahren zum Vereinzeln von in einem Körper enthaltenen elektronischen Elementen
DE102015105752B4 (de) Halbleiteranordnung mit Reservoir für Markermaterial
EP3724948B1 (de) Verfahren und vorrichtung zur bestückung einer antennenstruktur mit einem elektronischen bauelement
DE2718781C2 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen
DE10254927B4 (de) Verfahren zur Herstellung von leitfähigen Strukturen auf einem Träger und Verwendung des Verfahrens
DE102019100794A1 (de) Laservorrichtung und verfahren zur herstellung einer laservorrichtung
DE60005354T2 (de) Leiterplattenherstellung
EP2819067A1 (de) Verfahren zur Herstellung eines tragbaren Datenträgers mit Chip
EP3217428B1 (de) Mehrfachsubstrat sowie verfahren zu dessen herstellung
WO2000017095A1 (de) Kontrollstruktur zur herstellung von hohlräumen oder unterätzungsbereichen in mikromechanischen und/oder mikroelektronischen bauelementen
DE102010060695B4 (de) Verfahren zur Markierung von Halbleiterwafern
DE3341115A1 (de) Ausweiskarte aus einem laminat miteinander verbundener, insbesondere thermoplastischer folien
DE10123362A1 (de) Wafer sowie Verfahren zum Herstellen eines Wafers
DE102019006090A1 (de) Markierungsverfahren
DE102018217273A1 (de) Leiterplatte, Anordnung mit einer Leiterplatte und Verfahren zum Sintern von elektrischen Bauteilen auf eine Leiterplatte
DE19601388A1 (de) Leiterplatten-Trägervorrichtung
EP3120301A1 (de) Verfahren zur herstellung eines chipmoduls

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee