WO2016012004A1 - Verfahren zum markieren von halbleiterscheiben sowie halbleiterscheibe und halbleitersäule - Google Patents

Verfahren zum markieren von halbleiterscheiben sowie halbleiterscheibe und halbleitersäule Download PDF

Info

Publication number
WO2016012004A1
WO2016012004A1 PCT/DE2015/100297 DE2015100297W WO2016012004A1 WO 2016012004 A1 WO2016012004 A1 WO 2016012004A1 DE 2015100297 W DE2015100297 W DE 2015100297W WO 2016012004 A1 WO2016012004 A1 WO 2016012004A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
marking
lacquer
edge surface
semiconductor wafers
Prior art date
Application number
PCT/DE2015/100297
Other languages
English (en)
French (fr)
Inventor
Michael Rasp
Jens KRÜMBERG
Wolfgang Jooss
Original Assignee
Centrotherm Photovoltaics Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centrotherm Photovoltaics Ag filed Critical Centrotherm Photovoltaics Ag
Publication of WO2016012004A1 publication Critical patent/WO2016012004A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the invention relates to a method for marking semiconductor slices according to the preamble of claim 1, a semiconductor wafer according to the preamble of claim 10 and a semiconductor pillar according to the preamble of claim 15.
  • Semiconductor wafers also called wafers, are used as semi-finished products in various fields of technology.
  • semiconductor wafers are used, for example, as a starting material for the production of electronic components or integrated circuits.
  • the production of semiconductor wafers is usually carried out by sawing a semiconductor column, which is usually called brick in English-speaking countries.
  • the half-eye column is usually cut from a cast or drawn block, commonly referred to as ingot in English-speaking countries.
  • a chemical surface treatment of the semiconductor wafers thus obtained is usually carried out, for example by etching.
  • the further processing of the semiconductor wafers into semiconductor components generally comprises a large number of chemical, thermal and mechanical process steps.
  • semiconductor wafers are partially provided with a mark.
  • a method is known in which for the purpose of marking the semiconductor wafers by means of laser beam evaporation on the edge surface recesses are introduced. Due to their notch effect, these depressions promote damage to the semiconductor wafers during their processing and as a result cause increased reject rates and production costs. The investment costs for the required laser technology are comparatively high.
  • a mark is applied to the front or back of the semiconductor wafers.
  • the object of the present invention is to provide a method for the marking of semiconductor wafers with low cost and low-damage.
  • the present invention is based on the objects, a low-cost marked semiconductor wafer with reduced susceptibility to breakage and a low-cost labeled semiconductor pillar from which semiconductor wafers separable, which have a reduced susceptibility to breakage, to provide.
  • the method according to the invention for marking semiconductor wafers in which a marking is formed on an edge surface of the semiconductor wafers, provides that a marking lacquer resistant to an etching medium etching the semiconductor wafers is applied to the edge surface of the semiconductor wafers and at least the edge surface to form the marking the semiconductor wafers, to which the marking lacquer has been applied, subsequently etched by means of the etching medium and in this case the applied marking lacquer is used as an etching barrier.
  • Semiconductor wafers are preferably made of silicon. They have two large sides, namely a front and a back, which often represent the active surfaces of semiconductor devices made of semiconductor wafers.
  • An etching barrier in the sense of the present invention is present when regions of the semiconductor wafers (located) under the marking are protected from exposure to the etching medium, so that no or significantly reduced material removal occurs in these regions he follows.
  • the marking lacquer it is not absolutely necessary for the marking lacquer to be completely inert with respect to the etching medium.
  • the marking applied in the manner described does not cause any practically significant damage and / or notch effect on the semiconductor wafers both before and after the etching.
  • the marking lacquer can be applied to the edge surface by methods known per se, for example by a roller, screen or ink jet printing method.
  • the method allows a low-damage and low-cost marking of semiconductor wafers.
  • the mark is applied to the edge surface, it can be read more reliably in many applications because it is less affected as compared with front or back applied marks during processing or use of the semiconductor wafer.
  • semiconductor wafers originating from a semiconductor column are marked by depositing the marking lacquer over at least part of a height of the semiconductor pillar on a lateral surface of the semiconductor pillar in the form of at least one straight line and subsequently sawing the semiconductor pillar into semiconductor wafers.
  • the height of the semiconductor pillar preferably extends from an end face of the semiconductor pillar to an opposite end side, along a solidification or crystallization direction of the semiconductor pillar.
  • a straight line is understood to mean a straight line with finite extent.
  • the mark is in front of the sawing of the semiconductor pillar in the Semiconductor slices on the lateral surface of the semiconductor pillar, after sawing on the edge surface of the semiconductor wafers.
  • the marking is thus transferred by means of the sawing costs easily from the semiconductor column to the semiconductor wafer ben, without a separate process step would be required. Since the semiconductor pillar can be subjected to much greater mechanical load compared to a single semiconductor wafer, a further reduction in the risk of breakage can be achieved by applying the marking varnish to the semiconductor pillar instead of each individual semiconductor wafer. Thus, the semiconductor wafers can be marked particularly low in damage. In addition, the described manner of paint application is easier and more cost effective than to mark each of the semiconductor wafers individually. In practice, it has proven useful to apply the marking lacquer at least over 8/10 of the height of the semiconductor pillar.
  • a part of the marking lacquer is applied in the form of parallel straight lines.
  • Barcodes are opto-electronically readable markings known from the prior art. In this way, a readability of a production-technical information contained in the marking can be carried out with known and proven means, in particular with so-called bar code readers.
  • a part of the marking varnish is applied in the form of a first straight line which is inclined with respect to a preferred axis of the semiconductor pillar. Due to the inclination of the straight line relative to the preferred axis, each of the semiconductor wafers receives an individual marking, from which a position of the respective semiconductor wafer in FIG the semiconductor pillar can be closed prior to sawing the semiconductor pillar into the semiconductor wafers.
  • the preferred axis preferably runs parallel to a direction of crystallization of the semiconductor column.
  • Semiconductor components such as solar cells produced from the semiconductor wafers can then be sorted or classified on the basis of their respective position in the respectively associated semiconductor column and / or in the associated block. In the module production, the solar cells of the respectively suitable classification can be used below.
  • solar cells which occupy a similar position in the respective associated semiconductor column, can be combined to form a solar cell module.
  • This is advantageous because such solar cells usually have similar properties, which in turn allows the production of improved solar cell modules.
  • solar cells can show similar electrical properties and / or a similar degradation behavior under illumination.
  • a part of the marking lacquer is applied in the form of a further straight line, which is inclined both with respect to the preferred axis of the semiconductor pillar and with respect to the first inclined straight line. By applying the further straight lines, a further individual marking is formed on the edge surface of each of the semiconductor wafers.
  • the preferred axis of the semiconductor column runs parallel to a longitudinal edge of the lateral surface of the semiconductor column.
  • the semiconductor pillar can thus be aligned in a particularly simple manner for applying the marking varnish, namely by applying the longitudinal edge to a reference edge.
  • Fluoride silicone varnish is used as the marking varnish. Fluoride silicone varnish has proven itself in practice, especially with silicon semiconductor materials and their further processing into solar cells.
  • a varnish which is resistant to the etching medium and color-coordinated by the marking varnish is applied to at least part of the edge surface, preferably to all edge surfaces, and used as a diffusion barrier during processing of the semiconductor slices.
  • this varnish is applied to the entire lateral surface thereof before the sawing of the semiconductor pillar. Due to the color difference of the paint compared to the marking lacquer easy readability, in particular an opto-electronic readability is achieved.
  • the paint as a diffusion barrier during processing of the semiconductor wafers to solar cells be used. An otherwise required step of isolating the edge surfaces of the semiconductor wafers can then be dispensed with, so that a reduction of the production effort is possible.
  • projections are formed when etching the semiconductor wafers by means of the etching medium in areas covered by the marking lacquer.
  • the projections stand out against the remaining edge surface of the semiconductor wafers.
  • a defectability of the marking and a reading of the information contained in this, for example, by a contour recognition, from the front and / or back of the semiconductor wafers can be achieved.
  • the edge surface for example during a manufacturing step, is not optically detectable.
  • the thus enabled reading out of the information from the front and / or back of the semiconductor wafers is then of particular advantage when the semiconductor wafers are assembled to form an end product, that the edge surface is hidden and therefore optically or otherwise not detectable.
  • it has proven particularly useful to form the projections so that they stand out from adjacent areas of the edge surface at 4pm to 40pm.
  • an information contained in the marking of the semiconductor wafers or the projections is read out and a second marking is applied to a front side or a rear side of the semiconductor wafers which also contains this information.
  • the second mark may be applied by printing or laser beam evaporation, for example in the form of a bar code or a two-dimensional matrix code.
  • the second mark applied in this way can be detected and read out with technical means known per se, for example with a bar code or matrix code reader.
  • This is particularly advantageous in particular when the information contained in the projections is no longer detectable optically or otherwise as a result of processes during the processing of the semiconductor wafers into semiconductor components.
  • the invention also relates to a semiconductor wafer with an edge surface.
  • the semiconductor wafer according to the invention has a structure that stands out from the rest of the edge surface, from which a manufacturing-technical information can be read out.
  • a contrasting structure is present when the structure stands out in the sense of a survey or a material supernatant from the edge surface.
  • the production-technical information can, for example, make a conclusion about a position and a position of the semiconductor wafer in a semiconductor column, from which the semiconductor wafer was obtained, for example, by sawing the semiconductor column.
  • the structure can thus enable unambiguous identifiability and traceability of the semiconductor wafer or of any product produced from the semiconductor wafer. This enables quality assurance and process monitoring, which extends over several manufacturing or processing steps.
  • any other information relating to the production history or further processing can also be contained in the structure and thus be readable.
  • the structure since it stands out from the edge surface, can be non-kinking, or at least significantly less notched, on the edge surface of the semiconductor wafer as compared to other technologies. As a result, the susceptibility to breakage of the semiconductor wafer reduced. Thus, inter alia, the risk of breakage can be reduced during a process undergone by the semiconductor wafer, resulting in a reduction of the manufacturing cost due to a reduced reject rate.
  • the structure is formed from at least one projection, which preferably consists of material of the semiconductor wafer.
  • the at least one projection can be formed by means of a chemical or mechanical material removal on the edge surface, for example by means of etching with an etching medium etching the semiconductor wafer.
  • the at least one projection stands out in the sense described above with respect to the remaining edge surface of the semiconductor wafer.
  • the reading out of the information from the front and / or back of the semiconductor wafer is also advantageous if the semiconductor wafer is arranged in such a product, for example in a solar cell module, that the edge surface is hidden and therefore optically or otherwise not detectable.
  • the semiconductor wafer is arranged in such a product, for example in a solar cell module, that the edge surface is hidden and therefore optically or otherwise not detectable.
  • structures that lift off at 4pm to 40pm from the adjacent areas of the edge surface have proven particularly useful.
  • the structure is formed from a marking lacquer.
  • the marking lacquer has a sufficient resistance to one or more during the processing tion of the semiconductor wafers inserted etching media on that it can be used as an etch barrier during an etching of the semiconductor wafers.
  • the marking lacquer may be a fluoride silicone lacquer.
  • the marking varnish is applied to a varnish layer covering the edge surface and the marking varnish and the varnish layer are optically distinguishable.
  • the marking varnish and the varnish layer may e.g. due to different colors, in particular on the basis of different reflectivity and / or absorption capacity, be optically distinguishable.
  • the lacquer layer preferably covers all edge surfaces of the semiconductor wafer. In this way, it can be used as a diffusion barrier during processing of the semiconductor wafer. On an otherwise required insulation of the edge surface can thus be dispensed with, which represents a cost savings in the production of such a semiconductor wafer, or a semiconductor wafer having semiconductor device, such as a solar cell.
  • the semiconductor wafer is designed as a semiconductor component, preferably as a solar cell and particularly preferably as a silicon solar cell. This has been proven in all described and / or claimed embodiments of the semiconductor wafers.
  • the invention furthermore relates to a semiconductor pillar having a jacket surface, wherein the semiconductor pillar has a structure that lifts off from the rest of the lateral surface, from which a manufacturing-technical information can be read out.
  • the structure in turn stands out in the sense of a survey or a material supernatant from the edge surface.
  • the structure since it differs from the man- Surface lifts off, not kerb Angelsok, or formed in comparison to other technologies, at least with significantly reduced notch effect on the outer surface of the semiconductor pillar.
  • production information is to be understood in the sense explained in connection with the semiconductor wafer described above. For example, production-related information can permit conclusions to be drawn regarding fabrication parameters based on production of the semiconductor column.
  • the semiconductor pillar may have a cylindrical, in particular circular cylindrical, or rectangular cross section.
  • End faces of this cross section are connected by the jacket surface of the semiconductor pillar.
  • a marking lacquer is arranged at least partially in the form of parallel straight lines on the lateral surface.
  • the marking lacquer preferably has a resistance to conventional etchants etching the semiconductor column, so that it can be used as an etching barrier during etching.
  • An etching barrier is present when regions of semiconductor wafers obtained from the semiconductor column (which are located below the marking) are protected from exposure to the etching medium, so that no or significantly reduced material removal takes place in these regions.
  • a fluoride silicone varnish has proven itself in practice.
  • the marking lacquer can be applied in the form of parallel straight lines using simple technical means known per se, for example with pressure atomizing or roller pressure devices.
  • the formation of the mark can thus be realized particularly cost-effective.
  • a part of the marking lacquer is arranged in the form of a first straight line which is inclined relative to a preferred axis of the semiconductor column. If the semiconductor pillar is sawn off, as usual for the production of semiconductor wafers, the position of a portion of the first straight line remaining on the edge surface of a respective semiconductor wafer allows conclusions to be drawn about the original position of the semiconductor wafer within the semiconductor pillar. This information, which is important for the quality and process monitoring, can be easily applied in the described semiconductor column and can be transmitted in a particularly simple manner to the semiconductor wafers produced from the semiconductor column.
  • a part of the marking varnish is arranged in the form of a further straight line, which is inclined both with respect to the preferred axis of the semiconductor pillar and with respect to the first inclined straight line.
  • the further straight line represents a further individual marking from which, after a conventional sawing of the semiconductor pillar into semiconductor wafers, it is possible to deduce a position of the respective semiconductor wafer in the semiconductor pillar before dicing the semiconductor pillar into the semiconductor wafers.
  • FIG. 1 shows a schematic diagram of an exemplary embodiment of the method according to the invention
  • Figure 2 is a schematic representation of a perspective
  • FIG. 3 shows a schematic representation of a side view of a semiconductor wafer with a marking formed by means of a marking lacquer
  • FIG. 4 shows a schematic partial representation of a top view of a semiconductor wafer from FIG. 3,
  • FIG. 5 shows a detailed view of the plan view from FIG. 4,
  • FIG. 6 is a schematic view of a detail view of a semiconductor wafer in which protrusions have been formed by means of etching.
  • FIG. 7 shows a schematic representation of a further embodiment of the method according to the invention.
  • FIGS. 7 and 8 shows a schematic partial representation of a plan view of a semiconductor wafer according to the exemplary embodiment of FIGS. 7 and
  • FIG. 9 shows a detail view of the plan view from FIG. 8.
  • FIG. 1 illustrates in a schematic representation of an embodiment of the method according to the invention. Detailed representations of individual aspects of this exemplary embodiment can be found in FIGS. 2 to 6.
  • a marking lacquer 20 is applied to a lateral surface 22 of a semiconductor column 24, for example by means of a printing method.
  • This semiconductor pillar 24 is shown schematically in a perspective view in FIG.
  • the marking lacquer 20 is applied over at least part of a height H of the semiconductor pillar 24.
  • the marking lacquer 20 is applied inter alia in the form of a plurality of mutually parallel straight lines 28.
  • the parallel straight lines 28 are designed as bar code 30. leads.
  • part of the marking lacquer 20 is applied in the form of a first straight line 34 inclined with respect to a preferred axis 32.
  • the preferred axis 32 runs parallel to a crystallization direction of the semiconductor column 24.
  • marking lacquer 20 is applied in the form of a further straight line 36, which is inclined both with respect to the preferred axis 32 and with respect to the first inclined straight line 34 .
  • the marking lacquer 20 applied in this way forms a structure on the lateral surface 22 of the semiconductor pillar 24 and contains readable manufacturing-technical information, for example a unique identification number of the semiconductor pillar.
  • the marking lacquer 20 is applied directly to the semiconductor pillar 24.
  • the semiconductor pillar 24 according to FIG. 1 is sawn into semiconductor wafers 38.
  • the result of this process step is illustrated schematically in FIG. 2 by arranging a plurality of semiconductor wafers 38 above the semiconductor pillar 24.
  • the bar code 30 and the inclined straight lines 34 and 36 remain in sections on the semiconductor wafers 38.
  • the production-related information is thus transferred to the semiconductor wafers 38 solely by the method step of sawing 12, without requiring an additional method step for this purpose.
  • FIG. 2 and the figures described below contain FIG. 2 two directions of sight.
  • the viewing direction AA is normal to the lateral surface 22 of the semiconductor pillar 24. tet.
  • the further viewing direction BB runs parallel to the preferred axis 32 of the semiconductor pillar 24.
  • FIG. 3 A side view in the direction A-A of a single semiconductor wafer 38a of the semiconductor wafers 38 is shown schematically in FIG. This side view shows an edge surface 42 of the semiconductor wafer 38a.
  • a transfer of the production-related information in the form of a bar code section 44, a section 46 of the first straight line 34 and a section 48 of the further straight line 36 is present on the edge surface 42 of the semiconductor wafer 38a.
  • the semiconductor wafer 38a is formed for reasons of representability with an excessive ratio of its height to its width. That in reality, an inclination of sections 46 and 48 is usually no longer readily apparent.
  • the original position of the semiconductor wafer 38a in the semiconductor pillar 24 before dicing 12 can be determined.
  • the bar code section 44 can be read, for example, by means of a suitable optoelectronic reading device, which can be directed onto the edge surface 42 of the semiconductor wafer 38a, and evaluated for the purpose of production and quality monitoring.
  • FIG. 4 shows a partial representation of a top view of the semiconductor wafer schematically illustrated in FIG. 3 in the direction of view BB.
  • a front side 50 of the semiconductor wafer 38a can be seen.
  • the semiconductor wafer 38a has a structure 52 that lifts off from the edge surface 42 and that is formed by the marking lacquer 20 applied in method step 10.
  • Structure causes the structure 52 no mechanical damage or notch effect. Thus, local voltage overshoots of the semiconductor wafer 38a are avoided and a risk of breakage is reduced.
  • FIG. 6 shows the semiconductor wafer 38a after passing through method step 14.
  • the views of the schematic representations selected in FIGS. 5 and 6 are identically oriented and scaled.
  • FIG. 6 shows the etched projections 54 on the etched edge surface 42a of the semiconductor wafer 38a.
  • the protrusions 54 form elevations, in this way stand out from the remaining edge surface 42a and form a raised structure 52a, which is raised in relation to the etched edge surface 42a.
  • the marking lacquer 20 is completely removed after the etching, but this does not necessarily have to be the case in order to form the projections 54 or the structure 52a appropriately. Notwithstanding this, the marking lacquer 20 may still be partially or completely present after the etching.
  • the projections 54 are at least temporarily only those portions of Edge surface 42 a etched and removed, which are not covered with the marking lacquer 20. In this way, the production information contained in the bar code section 44 and the sections 46 and 48 of the inclined straight lines 34 and 36 is transferred to the projections 54.
  • the projections 54 formed in this way are known per se, for example with devices for contour recognition, both in the direction of the front 50 of the semiconductor wafer 38a, as well as in the direction of the edge surface 42a detectable and the manufacturing information contained can be read in both directions.
  • FIG. 7 illustrates in a schematic representation of another embodiment of the method according to the invention. Detailed representations of individual aspects of this exemplary embodiment can be found in FIGS. 8 and 9.
  • a lacquer in the form of a lacquer layer 56 is applied to a lateral surface of a semiconductor column 16, for example sprayed on.
  • a marking lacquer 20a is applied to the lacquer layer 56, for example printed on it.
  • the semiconductor pillar according to FIG. 7 is sawn into semiconductor wafers 12a. A semiconductor wafer 38b thus produced is shown in FIG.
  • FIG. 8 shows a schematic partial representation of the semiconductor wafer 38b in the viewing direction BB on a front side 50a of the semiconductor wafer 38b.
  • the lacquer layer 56 arranged between a edge surface 42b and the marking lacquer 20a can be seen.
  • the lacquer layer 56 completely covers the edge surface 42b of the semiconductor wafer 38b. In this way, during processing of the semiconductor disc 38b are used as a diffusion barrier.
  • An enlarged view of a detail area E is shown in FIG. 9.
  • the semiconductor wafer 38b has a structure 52b which is offset from the edge surface 42b and which is formed by the marking lacquer 20a applied in method step 18.
  • the marking lacquer 20a and the lacquer layer 56 have different colors and are therefore optically easily distinguishable.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

Verfahren zum Markieren von Halbleiterscheiben (38), bei welchem auf einer Kantenfläche (42) der Halbleiterscheiben (38) eine Markierung ausgebildet wird, wobei zur Ausbildung der Markierung ein gegenüber einem die Halbleiterscheiben (38) ätzenden Ätzmedium beständiger Markierungslack (20) auf die Kantenfläche (42) der Halbleiterscheiben (38) aufgebracht (10) wird und zumindest diejenige Kantenfläche (42) der Halbleiterscheiben (38), auf welche der Markierungslack (20) aufgebracht wurde, nachfolgend mittels des Ätzmediums geätzt und hierbei der aufgebrachte Markierungslack als Ätzbarriere verwendet wird, sowie Halbleiterscheibe und Halbleitersäule.

Description

VERFAHREN ZUM MARKIEREN VON HALBLEITERSCHEIBEN SOWIE HALBLEITERSCHEIBE UND HALBLEITERSÄULE
Die Erfindung betrifft ein Verfahren zum Markieren von Halb- leiterScheiben gemäß dem Oberbegriff des Anspruchs 1, eine Halbleiterscheibe gemäß dem Oberbegriff des Anspruchs 10 und eine Halbleitersäule gemäß dem Oberbegriff des Anspruchs 15.
Halbleiterscheiben, auch Wafer genannt, werden in verschiede- nen Bereichen der Technik als Halbzeuge verwendet. Insbesondere in der Mikroelektronik, Photovoltaik und Mikrosystemtechnik werden Halbleiterscheiben beispielsweise als Ausgangsmaterial für die Herstellung elektronischer Bauelemente oder integrierter Schaltkreise genutzt.
Die Herstellung von Halbleiterscheiben erfolgt üblicherweise durch Zersägen einer Halbleitersäule, welche im englischen Sprachraum in der Regel brick genannt wird. Die Halbläutersäu- le wird für gewöhnlich aus einem gegossenen oder gezogenen Block geschnitten, welcher im englischen Sprachraum üblicherweise als ingot bezeichnet wird. Nach dem Zersägen erfolgt zumeist eine chemische Oberflächenbehandlung der so gewonnenen Halbleiterscheiben, beispielsweise durch Ätzen. Die weitere Prozessierung der Halbleiterscheiben zu Halbleiterbauelementen umfasst in der Regel eine Vielzahl chemischer, thermischer und mechanischer Verfahrensschritte.
Aus Gründen der Qualitätssicherung und Prozessüberwachung ist eine eindeutige Identifizierung und RückVerfolgbarkeit der Halbleiterscheiben innerhalb einer Produktionskette und darüber hinaus innerhalb der gesamten Wertschöpfungskette, beispielsweise bis zu einem fertigen Photovoltaikmodul , von großer Wichtigkeit. Daher werden Halbleiterscheiben zum Teil mit einer Markierung versehen. Aus dem Stand der Technik ist ein Verfahren bekannt, bei welchem zum Zwecke der Markierung der Halbleiterscheiben mittels Laserstrahlverdampfung auf deren Kantenfläche Vertiefungen eingebracht werden. Diese Vertiefungen begünstigen auf Grund ihrer Kerbwirkung eine Schädigung der Halbleiterscheiben während deren Prozessierung und verursachen infolgedessen erhöhte Ausschussraten und Produktionsaufwand . Die Investitionskosten für die benötigte Lasertechnik sind vergleichsweise hoch. Bei einem anderen bekannten Verfahren wird eine Markierung auf die Vorder- oder Rückseite der Halbleiterscheiben aufgebracht. Dies ist jedoch häufig mit einer Reduktion der aktiven Fläche von aus den Halbleiterscheiben gefertigten Bauelemente verbunden, was den Materialverbrauch und somit den Fertigungsaufwand erhöhen kann. Zudem kann die auf die Vorder- oder die Rückseite aufgebrachte Markierung während der Prozessierung vergleichsweise stark durch Beschichtungsauf- und Materialabträge beeinträchtigt werden, sodass vermehrt Schwierigkeiten beim Auslesen beziehungsweise Erkennen der Markierung entstehen können.
Vor diesem Hintergrund liegt der vorliegenden Erfindung die Aufgabe zugrunde, ein Verfahren zur aufwandsgünstigen und schädigungsarmen Markierung von Halbleiterscheiben zur Verfü- gung zu stellen.
Diese Aufgabe wird gelöst mit einem Verfahren mit den Merkmalen des Anspruchs 1. Außerdem liegen der vorliegenden Erfindung die Aufgaben zugrunde, eine aufwandsgünstig markierte Halbleiterscheibe mit verringerter Bruchanfälligkeit und eine aufwandsgünstig markierte Halbleitersäule , von welcher Halbleiterscheiben ab- trennbar sind, die eine verringerte Bruchanfälligkeit aufweisen, zur Verfügung zu stellen.
Diese Aufgaben werden gelöst durch eine Halbleiterscheibe mit den Merkmalen des Anspruchs 10, beziehungsweise durch eine Halbleitersäule mit den Merkmalen des Anspruchs 15.
Vorteilhafte Weiterbildungen sind jeweils Gegenstand abhängiger Unteransprüche.
Das erfindungsgemäße Verfahren zum Markieren von Halbleiterscheiben, bei welchem auf einer Kantenfläche der Halbleiterscheiben eine Markierung ausgebildet wird, sieht vor, dass zur Ausbildung der Markierung ein gegenüber einem die Halbleiter- Scheiben ätzenden Ätzmedium beständiger Markierungslack auf die Kantenfläche der Halbleiterscheiben aufgebracht wird und zumindest diejenige Kantenfläche der Halbleiterscheiben, auf welche der Markierungslack aufgebracht wurde, nachfolgend mittels des Ätzmediums geätzt und hierbei der aufgebrachte Mar- kierungslack als Ätzbarriere verwendet wird.
Halbleiterscheiben, sogenannte Wafer, bestehen bevorzugt aus Silizium. Sie besitzen zwei großflächige Seiten, nämlich eine Vorder- und eine Rückseite, die häufig die aktiven Flächen von aus den Halbleiterscheiben gefertigten Halbleiterbauelementen darstellen. Die übrigen Seitenflächen der Halbleiterscheiben stellen die Kantenflächen dar. Eine Ätzbarriere im Sinne der vorliegenden Erfindung liegt dann vor, wenn unter der Markierung (befindliche) angeordnete Bereiche der Halbleiterscheiben vor einer Einwirkung des Ätzmediums geschützt werden, sodass in diesem Bereichen kein oder ein signifikant verringerter Materialabtrag erfolgt. Es ist dennoch nicht zwingend erforderlich, dass der Markierungslack vollständig inert gegenüber dem Ätzmedium ist. Die in der beschriebenen Weise aufgebrachte Markierung bewirkt sowohl vor, als auch nach dem Ätzen keine praktisch erhebliche Schädigung und/oder Kerbwirkung an den Halbleiterscheiben. Da- durch wird eine Bruchgefahr der Halbleiterscheiben infolge kerbwirkungsbedingter Überbeanspruchung während und nach dem Fertigungsprozess verringert. Da die Markierung auf der Kantenfläche der Halbleiterscheiben ausgebildet wird, wird eine Reduktion der aktiven Flächen von aus den Halbleiterscheiben gefertigten Halbleiterbauelementen vermieden. Außerdem kann der Markierungslack mit an sich bekannten Verfahren, beispielsweise mit einem Rollen-, Sieb- oder Tintenstrahldruck- verfahren, auf die Kantenfläche aufgebracht werden. Somit ermöglicht das Verfahren eine schädigungsarme und aufwandsgüns- tige Markierung von Halbleiterscheiben. Da die Markierung auf die Kantenfläche aufgebracht wird, kann sie in vielen Anwendungsfällen zudem zuverlässiger ausgelesen werden, da sie verglichen mit vorder- oder rückseitig aufgebrachten Markierungen während der Prozessierung oder der Verwendung der Halbleiter- scheibe weniger stark beeinträchtigt wird.
In einer vorteilhaften Ausgestaltung werden einer Halbleitersäule entstammende Halbleiterscheiben markiert, indem der Markierungslack zumindest über einen Teil einer Höhe der Halblei- tersäule hinweg auf eine Mantelfläche der Halbleitersäule in Gestalt von mindestens einer Geraden aufgebracht wird und nachfolgend die Halbleitersäule in Halbleiterscheiben zersägt wird. Die Höhe der Halbleitersäule erstreckt sich vorzugsweise von einer Stirnseite der Halbleitersäule zu einer gegenüber- liegenden Stirnseite, entlang einer Erstarrungs- beziehungsweise Kristallisationsrichtung der Halbleitersäule . Unter einer Geraden ist im Sinne der vorliegenden Erfindung, eine gerade Linie mit endlicher Erstreckung zu verstehen. Die Markierung befindet sich vor dem Zersägen der Halbleitersäule in die Halbleiterscheiben auf der Mantelfläche der Halbleitersäule, nach dem Zersägen auf der Kantenfläche der Halbleiterscheiben. Die Markierung wird somit alleine mittels des Zersägens aufwandsgünstig von der Halbleitersäule auf die Halbleiterschei- ben überführt, ohne dass ein gesonderter Verfahrensschritt erforderlich wäre. Da die Halbleitersäule im Vergleich zu einer einzelnen Halbleiterscheibe mechanisch deutlich stärker belastbar ist, kann durch das Aufbringen des Markierungslackes auf die Halbleitersäule anstatt auf jede einzelne Halbleiter- scheibe eine weitere Verringerung der Bruchgefahr realisiert werden. Somit können die Halbleiterscheiben besonders schädigungsarm markiert werden. Zudem ist die beschriebene Weise des Lackauftrags einfacher und aufwandsgünstiger, als jede der Halbleiterscheiben einzeln zu markieren. In der Praxis hat es sich bewährt, den Markierungslack zumindest über 8/10 der Höhe der Halbleitersäule hinweg aufzubringen.
Gemäß einer bevorzugten Weiterbildung wird ein Teil des Markierungslackes in Gestalt paralleler Geraden aufgebracht.
In einer vorteilhaften Weiterbildung wird zumindest ein Teil der parallelen Geraden als Strichcode ausgeführt. Strichcodes sind aus dem Stand der Technik bekannte opto-elektronisch auslesbare Kennzeichnungen. Auf diese Weise kann eine Auslesbar- keit einer in der Markierung enthaltenen herstellungstechnischen Information mit an sich bekannten und bewährten Mitteln, insbesondere mit sogenannten Strichcodelesern, erfolgen.
In einer vorteilhaften Ausführungsform wird ein Teil des Mar- kierungslackes in Gestalt einer ersten gegenüber einer Vorzugsachse der Halbleitersäule geneigten Geraden aufgebracht. Durch die Neigung der Geraden gegenüber der Vorzugachse erhält jede der Halbleiterscheiben eine individuelle Markierung, aus welcher auf eine Position der jeweiligen Halbleiterscheibe in der Halbleitersäule vor dem Zersägen der Halbleitersäule in die Halbleiterscheiben geschlossen werden kann. Vorzugsweise verläuft die Vorzugsachse parallel zu einer Kristallisationsrichtung der Halbleitersäule . Aus den Halbleiterscheiben ge- fertigte Halbleiterbauelemente wie Solarzellen können sodann anhand ihrer jeweiligen Position in der jeweils zugehörigen Halbleitersäule und/oder im zugehörigen Block sortiert oder klassifiziert werden. Bei der Modulherstellung kann im Weiteren auf die Solarzellen der jeweils geeigneten Klassifizierung zurückgegriffen werden. Beispielsweise können Solarzellen, welche in der jeweils zugehörigen Halbleitersäule eine ähnliche Position einnahmen, zu einem Solarzellenmodul zusammenge- fasst werden. Dies ist vorteilhaft, da solche Solarzellen im Regelfall ähnliche Eigenschaften aufweisen, was wiederum die Fertigung verbesserter Solarzellenmodule ermöglicht. Insbesondere können solche Solarzellen ähnliche elektrische Eigenschaften und/oder ein ähnliches Degradationsverhalten bei Beleuchtung zeigen. Bei einer bevorzugten Ausführungsvariante wird ein Teil des Markierungslackes in Gestalt einer weiteren Geraden, welche sowohl gegenüber der Vorzugsachse der Halbleitersäule, als auch gegenüber der ersten geneigten Geraden geneigt ist, aufgebracht. Durch das Aufbringen der weiteren Geraden wird eine weitere individuelle Markierung auf der Kantenfläche einer jeden der Halbleiterscheiben ausgebildet. Aus dieser weiteren individuellen Markierung kann auf die Position der jeweiligen Halbleiterscheibe in der Halbleitersäule vor dem Zersägen der Halbleitersäule in die Halbleiterscheiben rückgeschlossen wer- den. Somit wird auf einfache Weise eine Redundanz dieser bereits in der ersten geneigten Geraden enthaltenen Information hergestellt. Diese Redundanz ermöglicht eine erhöhte Auslesesicherheit der Information, da durch das Vorhandensein zweier Geraden ein gegenseitiger Abgleich der in den geigten Geraden enthaltenen Information ermöglicht wird. Zum anderen wird im Falle einer etwaigen Unauslesbarkeit einer der beiden geneigten Geraden eine größere Ausfallsicherheit des Auslesens erreicht. Diese Unauslesbarkeit kann beispielsweise durch Vor- gänge während der Prozessierung der Halbleiterscheiben, welche beispielsweise chemisch, thermisch oder mechanisch auf die Markierung einwirkt, verursacht werden.
Vorteilhafterweise verläuft die Vorzugachse der Halbleitersäu- le parallel zu einer Längskante der Mantelfläche der Halbleitersäule. Die Halbleitersäule kann somit zur Aufbringung des Markierungslackes auf besonders einfache Weise, nämlich durch Anlegen der Längskante an eine Referenzkante, ausgerichtet werden .
In einer vorteilhaften Weiterbildung wird als Markierungslack ein fluorider Silikonlack verwendet. Fluorider Silikonlack hat sich in der Praxis bewährt, insbesondere bei Silizium- Halbleitermaterialien und deren Weiterverarbeitung zu Solar- zellen.
Bei einer vorteilhaften Variante wird vor dem Aufbringen des Markierungslackes auf die Kantenfläche ein gegenüber dem Ätzmedium beständiger und farblich von dem Markierungslack ver- schiedener Lack auf zumindest einen Teil der Kantenfläche, vorzugsweise auf alle Kantenflächen, aufgebracht und bei einer Prozessierung der Halbleiterscheiben als Diffusionsbarriere verwendet. Besonders bevorzugt wird dieser Lack vor dem Zersägen der Halbleitersäule auf deren gesamte Mantelfläche aufge- bracht. Durch die farbliche Verschiedenheit des Lackes gegenüber dem Markierungslack wird eine einfache Auslesbarkeit, insbesondere eine opto-elektronische Auslesbarkeit, erreicht. Vorteilhafterweise kann der Lack als Diffusionsbarriere während einer Prozessierung der Halbleiterscheiben zu Solarzellen verwendet werden. Auf einen sonst erforderlichen Schritt der Isolation der Kantenflächen der Halbleiterscheiben kann sodann verzichtet werden, sodass eine Reduktion des Fertigungsaufwands möglich ist.
In einer vorteilhaften Weiterbildung werden bei einem Ätzen der Halbleiterscheiben mittels des Ätzmediums in von dem Markierungslack bedeckten Bereichen Vorsprünge ausgebildet. Die Vorsprünge heben sich dabei gegenüber der übrigen Kantenfläche der Halbleiterscheiben ab. So kann auf besonders einfache Weise eine Defektierbarkeit der Markierung und ein Auslesen der in dieser enthaltenen Information, beispielsweise durch eine Konturerkennung, von der Vorder- und/oder Rückseite der Halbleiterscheiben aus erreicht werden. Dies ist insbesondere dann von Vorteil, wenn die Kantenfläche, beispielsweise während eines Fertigungsschrittes, nicht optisch erfassbar ist. Das derart ermöglichte Auslesen der Information von der Vorder- und/oder Rückseite der Halbleiterscheiben aus ist dann von besonderem Vorteil, wenn die Halbleiterscheiben derart zu einem Endprodukt zusammengebaut werden, dass die Kantenfläche verdeckt und folglich optisch oder anderweitig nicht erfassbar ist. In der Praxis hat es sich besonders bewährt die Vorsprünge derart auszubilden, dass sie sich von angrenzenden Bereichen der Kantenfläche um 4pm bis 40pm abheben.
In einer vorteilhaften Ausgestaltungsvariante wird eine in der Markierung der Halbleiterscheiben oder den Vorsprüngen enthaltene Information ausgelesen und eine zweite Markierung auf eine Vorderseite oder eine Rückseite der Halbleiterscheiben auf- gebracht, welche diese Information ebenfalls enthält. Die zweite Markierung kann mittels Druckverfahren oder Laserstrahlverdampfung, beispielsweise in Gestalt eines Strichcodes oder eines zweidimensionalen Matrixcodes, aufgebracht werden. Infolgedessen kann die dergestalt aufgebrachte zweite Markierung mit an sich bekannten technischen Mitteln, beispielsweise mit einem Strich- oder Matrixcodeleser, erfasst und ausgelesen werden. Dies ist insbesondere dann besonders vorteilhaft, wenn die in den Vorsprüngen enthaltene Information infolge von Vorgängen während der Prozessierung der Halbleiterscheiben zu Halbleiterbauelementen nicht mehr optisch oder anderweitig erfassbar ist . Gegenstand der Erfindung ist außerdem eine Halbleiterscheibe mit einer Kantenfläche. Die erfindungsgemäße Halbleiterscheibe weist eine sich gegenüber der übrigen Kantenfläche abhebende Struktur auf, aus welcher eine herstellungstechnische Information auslesbar ist. Eine sich abhebende Struktur liegt dann vor, wenn die Struktur sich im Sinne einer Erhebung beziehungsweise eines Materialüberstandes von der Kantenfläche abhebt. Die herstellungstechnische Information kann beispielsweise einen Rückschluss auf eine Lage und eine Position der Halbleiterscheibe in einer Halbleitersäule, aus welcher die Halbleiterscheibe beispielsweise mittels Zersägens der Halbleitersäule gewonnen wurde, zulassen. Die Struktur kann so eine eindeutige Identifizierbarkeit und eine RückVerfolgbarkeit der Halbleiterscheibe oder eines etwaigen aus der Halbleiterscheibe hergestellten Produktes ermöglichen. Dies ermöglicht eine Qualitätssicherung und Prozessüberwachung, die sich über mehrere Fertigungs- beziehungsweise Prozessierungsschritte hinweg erstreckt. Grundsätzlich kann aber auch jede beliebige andere die Herstellungsgeschichte oder weitere Verarbeitung betreffende Information in der Struktur enthalten und somit auslesbar sein. Die Struktur kann, da sie sich von der Kantenfläche abhebt, kerbwirkungsfrei , oder im Vergleich zu anderen Technologien zumindest mit deutlich verringerter Kerbwirkung, auf der Kantenfläche der Halbleiterscheibe ausgebildet sein. Infolgedessen ist die Bruchanfälligkeit der Halbleiterscheibe verringert. Somit kann unter anderem die Bruchgefahr während eines von der Halbleiterscheibe durchlaufenen Fertigungsprozesses vermindert werden, was infolge einer verminderten Ausschussrate eine Reduktion des Fertigungsaufwands mit sich bringt .
In einer vorteilhaften Ausführungsform ist die Struktur aus mindestens einem Vorsprung gebildet, welcher vorzugsweise aus Material der Halbleiterscheibe besteht. Der mindestens eine Vorsprung kann mittels eines chemischen oder mechanischen Materialabtrags an der Kantenfläche, beispielsweise mittels Ätzens mit einem die Halbleiterscheibe ätzenden Ätzmedium, ausgebildet werden. Der mindestens eine Vorsprung hebt sich im oben beschriebenen Sinn gegenüber der übrigen Kantenfläche der Halbleiterscheibe ab. Infolgedessen kann die Markierung auf besonders einfache Weise von der Vorder- und/oder Rückseite der Halbleiterscheibe aus detektiert und die enthaltene Information ausgelesen werden. Dies ist insbesondere dann von Vorteil, wenn die Kantenfläche der Halbleiterscheibe, beispiels- weise während eines Fertigungsschrittes, verdeckt und deshalb nicht optisch oder anderweitig erfassbar ist. Das Auslesen der Information von der Vorder- und/oder Rückseite der Halbleiterscheibe aus ist außerdem dann vorteilhaft, wenn die Halbleiterscheibe derart in einem Produkt, beispielsweise in einem Solarzellenmodul, angeordnet ist, dass die Kantenfläche verdeckt und folglich optisch oder anderweitig nicht erfassbar ist. In der Praxis haben sich Strukturen, welche sich um 4pm bis 40pm gegenüber den angrenzenden Bereichen der Kantenfläche abheben, besonders bewährt.
In einer vorteilhaften Variante ist die Struktur aus einem Markierungslack gebildet. Der Markierungslack weist in einer bevorzugten Ausführungsvariante eine insoweit hinreichende Beständigkeit gegenüber einem oder mehreren bei der Prozessie- rung der Halbleiterscheiben eingesetzten Ätzmedien auf, dass er als Ätzbarriere während eines Ätzens der Halbleiterscheiben verwendbar ist. Besonders bevorzugt kann der Markierungslack ein fluorider Silikonlack sein.
Bei einer vorteilhaften Ausgestaltung ist der Markierungslack auf einer die Kantenfläche bedeckenden Lackschicht aufgebracht und der Markierungslack und die Lackschicht sind optisch unterscheidbar. Der Markierungslack und die Lackschicht können z.B. auf Grund unterschiedlicher Farben, insbesondere anhand unterschiedlicher Reflexions- und/oder Absorptionsvermögen, optisch unterscheidbar sein. Die Lackschicht bedeckt vorzugsweise alle Kantenflächen der Halbleiterscheibe. Auf diese Weise kann sie während einer Prozessierung der Halbleiterscheibe als Diffusionsbarriere verwendet werden. Auf eine sonst erforderliche Isolation der Kantenfläche kann somit verzichtet werden, was eine Aufwandseinsparung bei der Fertigung solch einer Halbleiterscheibe, beziehungsweise eines die Halbleiterscheibe aufweisenden Halbleiterbauelementes, wie beispielsweise einer Solarzelle, darstellt.
Vorteilhafterweise ist die Halbleiterscheibe als Halbleiterbauelement, vorzugsweise als Solarzelle und besonders bevorzugt als Siliziumsolarzelle ausgeführt. Dies hat sich bei al- len beschriebenen und/oder beanspruchten Ausführungsvarianten der Halbleiterscheiben bewährt.
Gegenstand der Erfindung ist des Weiteren eine Halbleitersäule mit einer Mantelfläche, wobei die Halbleitersäule eine sich gegenüber der übrigen Mantelfläche abhebende Struktur aufweist, aus welcher eine herstellungstechnische Information auslesbar ist. Die Struktur hebt sich wiederum im Sinne einer Erhebung beziehungsweise eines Materialüberstandes von der Kantenfläche ab. Die Struktur kann, da sie sich von der Man- telfläche abhebt, kerbwirkungsfrei , oder im Vergleich zu anderen Technologien zumindest mit deutlich verringerter Kerbwirkung, auf der Mantelfläche der Halbleitersäule ausgebildet sein. Infolgedessen ist die Bruchanfälligkeit der Halbleiter- Scheiben, welche üblicherweise mittels Zersägens aus der Halbleitersäule gewonnnen werden, verringert. Der Begriff der herstellungstechnischen Information ist in dem im Zusammenhang mit der oben beschriebenen Halbleiterscheibe erläuterten Sinn zu verstehen. Eine herstellungstechnische Information kann zum Beispiel einen Rückschluss auf einer Fertigung der Halbleitersäule zugrunde gelegte Fertigungsparameter zulassen. Die Halbleitersäule kann einen zylindrischen, insbesondere kreiszylindrischen, oder rechteckigen Querschnitt besitzen. Die
Stirnseiten dieses Querschnitts werden durch die Mantelfäche der Halbleitersäule verbunden.
In einer vorteilhaften Weiterbildung ist auf der Mantelfläche ein Markierungslack zumindest teilweise in Gestalt paralleler Geraden angeordnet. Der Markierungslack weist vorzugsweise ei- ne Beständigkeit gegenüber üblichen die Halbleitersäule ätzenden Ätzmitteln auf, sodass er als Ätzbarriere während eines Ätzens verwendet werden kann. Eine Ätzbarriere liegt dann vor, wenn unter der Markierung (befindliche) angeordnete Bereiche von aus der Halbleitersäule gewonnenen Halbleiterscheiben vor einer Einwirkung des Ätzmediums geschützt werden, sodass in diesem Bereichen kein oder ein signifikant verringerter Materialabtrag erfolgt. Es ist dennoch nicht zwingend erforderlich, dass der Markierungslack vollständig inert gegenüber dem Ätzmedium ist. Ein fluorider Silikonlack hat sich in der Pra- xis bewährt. Der Markierungslack kann mit an sich bekannten, einfachen technischen Mitteln, beispielsweise mit Druck- zerstäubungs- oder Rollendruckvorrichtungen, in Gestalt paralleler Geraden aufgebracht werden. Die Ausbildung der Markierung kann somit besonders aufwandsgünstig realisiert werden. Um eine Auslesen der herstellungstechnischen Information mit an sich bekannten Mitteln zu ermöglichen, hat es sich in der Praxis bewährt, zumindest ein Teil der parallelen Geraden als Strichcode anzuordnen.
Vorteilhafterweise ist ein Teil des Markierungslackes in Gestalt einer ersten gegenüber einer Vorzugsachse der Halbleitersäule geneigten Geraden angeordnet. Wird die Halbleitersäule, wie zur Herstellung von Halbleiterscheiben üblich, zersägt, erlaubt die Position eines auf der Kantenfläche einer jeweiligen Halbleiterscheibe verbleibenden Abschnitts der ersten Geraden Rückschlüsse auf die ursprüngliche Position der Halbleiterscheibe innerhalb der Halbleitersäule . Diese für die Quali- täts- und Prozessüberwachung wichtige Information ist bei der beschriebenen Halbleitersäule einfach aufbringbar und in besonders einfacher Weise auf die aus der Halbleitersäule gefertigten Halbleiterscheiben übertragbar. In einer vorteilhaften Weiterbildung ist ein Teil des Markierungslackes in Gestalt einer weiteren Geraden, welche sowohl gegenüber der Vorzugsachse der Halbleitersäule als auch gegenüber der ersten geneigten Geraden geneigt ist, angeordnet. Die weitere Gerade stellt eine weitere individuelle Markierung dar, aus welcher nach einem üblichen Zersägen der Halbleitersäule in Halbleiterscheiben auf eine Position der jeweiligen Halbleiterscheibe in der Halbleitersäule vor dem Zersägen der Halbleitersäule in die Halbleiterscheiben rückgeschlossen werden kann. Somit wird auf einfache Weise eine Redundanz dieser bereits in der ersten geneigten Geraden enthaltenen Information hergestellt. Diese Redundanz ermöglicht eine erhöhte Auslesesicherheit der Information, da durch das Vorhandensein zweier Geraden ein Abgleich der in den geigten Geraden enthaltenen Information ermöglicht wird. Zum anderen wird im Falle einer etwaigen Unauslesbarkeit einer der gegenüber einer der beiden geneigten Geraden eine größere Ausfallsicherheit des Auslesens erreicht. Diese Unauslesbarkeit kann beispielsweise durch die Prozessierung der Halbleiterscheiben verursacht werden.
Im Weiteren wird die Erfindung anhand von Figuren näher erläutert. Soweit zweckdienlich, sind hierin gleich wirkende Elemente mit gleichen Bezugszeichen versehen. Die Erfindung ist nicht auf die in den Figuren dargestellten Ausführungsbeispie- le beschränkt - auch nicht in Bezug auf funktionale Merkmale. Die bisherige Beschreibung wie auch die nachfolgende Figurenbeschreibung enthalten zahlreiche Merkmale, die in den abhängigen Unteransprüchen teilweise zu mehreren zusammengefasst wiedergegeben sind. Diese Merkmale wie auch alle übrigen oben und in der nachfolgenden Figurenbeschreibung offenbarten Merkmale wird der Fachmann jedoch auch einzeln betrachten und zu sinnvollen weiteren Kombinationen zusammenfügen. Insbesondere sind diese Merkmale jeweils einzeln und in beliebiger geeigneter Kombination mit dem Verfahren, der Halbleiterscheibe und der Halbleitersäule des jeweiligen unabhängigen Anspruchs kombinierbar .
Es zeigen: Figur 1 Eine Prinzipdarstellung eines Ausführungsbeispiels des erfindungsgemäßen Verfahrens,
Figur 2 eine schematische Darstellung einer perspektivischen
Ansicht einer Halbleitersäule gemäß dem Ausführungs- beispiel der Figur 1,
Figur 3 eine schematische Darstellung einer Seitenansicht einer Halbleiterscheibe mit einer mittels einem Markierungslack ausgebildeten Markierung, Figur 4 schematische Teildarstellung einer Draufsicht Halbleiterscheibe aus Figur 3,
Figur 5 eine Detailansicht der Draufsicht aus Figur 4,
Figur 6 eine der Darstellung der Figur 5 entsprechende Detailansicht einer Halbleiterscheibe, bei welcher Vorsprünge mittels Ätzens ausgebildet wurden, in einer schematischen Darstellung,
Figur 7 eine Prinzipdarstellung eines weiteren Ausführungsbeispiels des erfindungsgemäßen Verfahrens,
Figur 8 eine schematische Teildarstellung einer Draufsicht einer Halbleiterscheibe gemäß dem Ausführungsbeispiel der Figur 7 und
Figur 9 eine Detailansicht der Draufsicht aus Figur 8.
Figur 1 erläutert in einer Prinzipdarstellung ein Ausführungsbeispiel des erfindungsgemäßen Verfahrens. Detaildarstellungen einzelner Aspekte dieses Ausführungsbeispiels finden sich in den Figuren 2 bis 6. Bei dem Ausführungsbeispiel der Figur 1 wird ein Markierungslack 20 auf eine Mantelfläche 22 einer Halbleitersäule 24 aufgebracht, beispielsweise mittels eines Druckverfahrens. Diese Halbleitersäule 24 ist in einer perspektivischen Ansicht schematisch in Figur 2 dargestellt.
Wie Figur 2 entnommen werden kann, ist der Markierungslack 20 zumindest über einen Teil einer Höhe H der Halbleitersäule 24 hinweg aufgetragen. Der Markierungslack 20 ist unter anderem in Gestalt mehrerer zueinander paralleler Geraden 28 aufgetragen. Die parallelen Geraden 28 sind als Strichcode 30 ausge- führt. Außerdem ist ein Teil des Markierungslackes 20 in Gestalt einer ersten gegenüber einer Vorzugsachse 32 geneigten Geraden 34 aufgebracht. Die Vorzugsachse 32 verläuft im vorliegenden Ausführungsbeispiel parallel zu einer Kristallisati- onsrichtung der Halbleitersäule 24. Ein weiterer Teil des Markierungslackes 20 ist in Gestalt einer weiteren Geraden 36, welche sowohl gegenüber der Vorzugsachse 32, als auch gegenüber der ersten geneigten Geraden 34 geneigt ist, aufgebracht. Der dergestalt aufgebrachte Markierungslack 20 bildet eine Struktur auf der Mantelfläche 22 der Halbleitersäule 24 und enthält eine auslesbare herstellungstechnische Information, beispielsweise eine eindeutige Identifizierungsnummer der Halbleitersäule . Im dargestellten Ausführungsbeispiel ist der Markierungslack 20 unmittelbar auf die Halbleitersäule 24 auf- gebracht .
In einem weiteren Verfahrenschritt wird die Halbleitersäule 24 gemäß Figur 1 in Halbleiterscheiben 38 zersägt 12. Das Resultat dieses Verfahrensschrittes ist schematisch in Figur 2 il- lustriert, indem oberhalb der Halbleitersäule 24 mehrere Halbleiterscheiben 38 angeordnet sind. Bei dem Zersägen 12 der Halbleitersäule 24 in die Halbleiterscheiben 38 bleiben der Strichcode 30 und die geneigten Geraden 34 und 36 abschnittsweise auf den Halbleiterscheiben 38 erhalten. Die herstel- lungstechnische Information wird somit allein durch den Verfahrensschritt des Zersägens 12 auf die Halbleiterscheiben 38 übertragen, ohne dass hierfür ein zusätzlicher Verfahrensschritt erforderlich wäre. Zur Verdeutlichung der geometrischen Zusammenhänge zwischen
Figur 2 und den nachfolgend beschriebenen Figuren enthält Figur 2 zwei Blickrichtungsangaben. Die Blickrichtung A-A ist normal zur Mantelfläche 22 der Halbleitersäule 24 ausgerich- tet . Die weitere Blickrichtung B-B verläuft parallel zur Vorzugsachse 32 der Halbleitersäule 24.
Eine Seitenansicht in Blickrichtung A-A einer einzelnen Halb- leiterscheibe 38a der Halbleiterscheiben 38 ist schematisch in Figur 3 dargestellt. Diese Seitenansicht zeigt eine Kantenfläche 42 der Halbleiterscheibe 38a. Wie Figur 3 entnommen werden kann, liegt eine Übertragung der herstellungstechnischen Information in Gestalt eines Strichcodeabschnitts 44, eines Ab- Schnitts 46 ersten Geraden 34 und eines Abschnitts 48 der weiteren Geraden 36 auf der Kantenfläche 42 der Halbleiterscheibe 38a vor. Dabei sei der Vollständigkeit wegen angemerkt, dass die Halbleiterscheibe 38a aus Gründen der Darstellbarkeit mit einem überhöhten Verhältnis ihrer Höhe zu ihrer Breite abge- bildet ist. D.h. in der Realität ist üblicherweise eine Neigung der Abschnitte 46 und 48 nicht mehr ohne weiteres erkennbar .
Anhand der Position der Abschnitte 46 und 48 der geneigten Ge- raden 34 und 36 auf der Kantenfläche 42 kann die ursprüngliche Position der Halbleiterscheibe 38a in der Halbleitersäule 24 vor dem Zersägen 12 bestimmt werden. Der Strichcodeabschnitt 44 kann beispielsweise mittels einer geeigneten optoelektronischen Lesevorrichtung, welche auf die Kantenfläche 42 der Halbleiterscheibe 38a gerichtet sein kann, gelesen und zum Zwecke der Fertigungs- und Qualitätsüberwachung ausgewertet werden .
Figur 4 zeigt eine Teildarstellung einer Draufsicht der in Fi- gur 3 schematisch dargestellten Halbleiterscheibe in Blickrichtung B-B. Hierin ist eine Vorderseite 50 der Halbleiterscheibe 38a erkennbar. Eine vergrößerte Darstellung eines Detailbereichs D zeit Figur 5. Wie dieser Figur 5 entnommen werden kann, weist die Halbleiterscheibe 38a eine sich gegenüber der Kantenfläche 42 abhebende Struktur 52 auf, welche durch den im Verfahrensschritt 10 aufgebrachten Markierungslack 20 gebildet wird. Im Gegen- satz zu einer mittels Laserstrahlverdampfung aufgebrachten
Struktur bewirkt die Struktur 52 keine mechanische Schädigung oder Kerbwirkung. Somit werden lokale Spannungsüberhöhungen der Halbleiterscheibe 38a vermieden und eine Bruchgefahr verringert .
In einem weiteren Verfahrensschritt 14 des Ausführungsbeispiels der Figur 1 werden die Halbleiterscheiben 38, und insbesondere deren Kantenflächen, mittels eines Ätzmediums geätzt 14. Dabei wird der Markierungslack 20 als Ätzbarriere verwen- det und infolgedessen werden Vorsprünge 54 ausgebildet. Figur 6 zeigt die Halbleiterscheibe 38a nach einem Durchlaufen des Verfahrensschrittes 14. Aus Gründen der Vergleichbarkeit sind die in Figur 5 und Figur 6 gewählten Ansichten der schematischen Darstellungen identisch orientiert und skaliert.
Figur 6 zeigt die mittels Ätzens ausgebildeten Vorsprünge 54 auf der geätzten Kantenfläche 42a der Halbleiterscheibe 38a. Die Vorsprünge 54 stellen Erhebungen dar, heben sich in dieser Weise von der übrigen Kantenfläche 42a ab und bilden eine ge- genüber der geätzten Kantenfläche 42a erhabene Struktur 52a aus. In der Praxis hat es sich bewährt, die Vorsprünge mit einer Höhe von 4pm bis 40pm auszubilden. Im vorliegenden Ausführungsbeispiel ist der Markierungslack 20 nach dem Ätzen vollständig abgetragen, was aber nicht zwingend der Fall sein muss, um die Vorsprünge 54 beziehungsweise die Struktur 52a zweckmäßig auszubilden. Abweichend hiervon kann der Markierungslack 20 nach dem Ätzen noch teilweise oder vollständig vorhanden sein. Während der Ausbildung 14 der Vorsprünge 54 werden zumindest zeitweise lediglich diejenigen Abschnitte der Kantenfläche 42a geätzt und abgetragen, welche nicht mit dem Markierungslack 20 belegt sind. Auf diese Weise kommt es zu einer Übertragung der in dem Strichcodeabschnitt 44 und den Abschnitten 46 und 48 der geneigten Geraden 34 und 36 enthal- tenen herstellungstechnischen Information auf die Vorsprünge 54. Die derart ausgebildeten Vorsprünge 54 sind mit an sich bekannten Mitteln, beispielsweise mit Einrichtungen zur Konturerkennung, sowohl in Blickrichtung auf die Vorderseite 50 der Halbleiterscheibe 38a, wie auch in Blickrichtung auf die Kantenfläche 42a detektierbar und die enthaltene herstellungstechnische Information kann in beiden Blickrichtungen ausgelesen werden.
Figur 7 erläutert in einer Prinzipdarstellung ein weiteres Ausführungsbeispiel des erfindungsgemäßen Verfahrens. Detaildarstellungen einzelner Aspekte dieses Ausführungsbeispiels finden sich in den Figuren 8 und 9. Bei dem Ausführungsbeispiel der Figur 7 wird ein Lack in Gestalt einer Lackschicht 56 auf eine Mantelfläche einer Halbleitersäule aufgebracht 16, beispielsweise aufgesprüht. In einem weiteren Verfahrensschritt wird ein Markierungslack 20a auf die Lackschicht 56 aufgebracht 18, beispielsweise aufgedruckt. In einem weiteren Verfahrenschritt wird die Halbleitersäule gemäß Figur 7 in Halbleiterscheiben zersägt 12a. Eine dergestalt hergestellte Halbleiterscheibe 38b ist in Figur 8 dargestellt.
Figur 8 zeigt eine schematische Teildarstellung der Halbleiterscheibe 38b in Blickrichtung B-B auf eine Vorderseite 50a der Halbleiterscheibe 38b. Hierin ist die zwischen einer Kan- tenfläche 42b und dem Markierungslack 20a angeordnete Lackschicht 56 erkennbar. Die Lackschicht 56 bedeckt die Kantenfläche 42b der Halbleiterscheibe 38b vollständig. Auf diese Weise kann sie während einer Prozessierung der Halbleiter- scheibe 38b als Diffusionsbarriere verwendet werden. Eine vergrößerte Darstellung eines Detailbereichs E zeigt Figur 9.
Wie dieser Figur 9 entnommen werden kann, weist die Halblei- terscheibe 38b eine sich gegenüber der Kantenfläche 42b abhebende Struktur 52b auf, welche durch den im Verfahrensschritt 18 aufgebrachten Markierungslack 20a ausgebildet ist. Der Markierungslack 20a und die Lackschicht 56 besitzen unterschiedliche Farben und sind deshalb optisch komfortabel unterscheid- bar.
Bezugs zeichenliste
10 Aufbringen Markierungslack auf Mantelfläche einer Halbleitersäule
12 Zersägen der Halbleitersäule in Halbleiterscheiben
12a Zersägen der Halbleitersäule in Halbleiterscheiben
14 Ätzen der Halbleiterscheiben unter Verwendung des Markierungslackes als Ätzbarriere und Ausbildung von Vorsprüngen
16 Aufbringen Lackschicht auf Mantelfläche einer Halbleiter- säule
18 Aufbringen Markierungslack auf Lackschicht
20 Markierungslack
20a Markierungslack
22 Mantelfläche
24 Halbleitersäule
28 parallele Geraden
30 Strichcode
32 Vorzugsachse
34 erste geneigte Gerade
36 weitere geneigte Gerade
38 Halbleiterscheiben
38a Halbleiterscheibe
38b Halbleiterscheibe
42 Kantenfläche
42a geätzte Kantenfläche
42b Kantenfläche
44 Strichcodeabschnitt
46 Abschnitt der ersten geneigten Geraden 34
48 Abschnitt der weiteren geneigten Geraden 36
50 Vorderseite
50a Vorderseite
52 Struktur
52a Struktur
52b Struktur 54 Vorsprünge
56 Lackschicht
A-A Blickrichtung
B-B Blickrichtung
D Detailansicht
E Detailansicht
H Höhe der Halbleitersäule

Claims

Patentansprüche
Verfahren zum Markieren von Halbleiterscheiben (38), bei welchem auf einer Kantenfläche (42) der Halbleiterscheiben (38) eine Markierung ausgebildet wird,
d a d u r c h g e k e n n z e i c h n e t , dass
— zur Ausbildung der Markierung ein gegenüber einem die Halbleiterscheiben (38) ätzenden Ätzmedium beständiger Markierungslack (20) auf die Kantenfläche (42) der Halbleiterscheiben (38) aufgebracht (10) wird, und
— zumindest diejenige Kantenfläche (42) der Halbleiterscheiben (38), auf welche der Markierungslack (20) aufgebracht wurde, nachfolgend mittels des Ätzmediums geätzt und hierbei der aufgebrachte Markierungslack als Ätzbarriere verwendet wird.
Verfahren nach Anspruch 1,
d a d u r c h g e k e n n z e i c h n e t ,
dass einer Halbleitersäule (24) entstammende Halbleiterscheiben (38) markiert werden, indem der Markierungslack (20) zumindest über einen Teil einer Höhe (H) der Halblei tersäule (24) hinweg auf eine Mantelfläche (22) der Halbleitersäule (22) in Gestalt von mindestens einer Geraden aufgebracht wird und nachfolgend die Halbleitersäule (24) in Halbleiterscheiben (38) zersägt (12) wird.
3. Verfahren nach Anspruch 2,
d a d u r c h g e k e n n z e i c h n e t ,
dass der Markierungslack (20) zumindest über 8/10 der Höhe
(H) der Halbleitersäule (24) hinweg aufgebracht wird.
4. Verfahren nach Anspruch 2 bis 3,
d a d u r c h g e k e n n z e i c h n e t , dass - zumindest ein Teil des Markierungslackes (20) in Gestalt paralleler Geraden (28) aufgebracht wird und
- zumindest ein Teil der parallelen Geraden (28) als
Strichcode (30) ausgeführt wird.
5. Verfahren nach Anspruch 2 bis 4,
d a d u r c h g e k e n n z e i c h n e t ,
dass ein Teil des Markierungslackes (20) in Gestalt einer ersten gegenüber einer Vorzugsachse (32) der Halbleitersäule (24) geneigten Geraden (34) aufgebracht wird, wobei die Vorzugsachse (32) vorzugsweise parallel zu einer Kristallisationsrichtung der Halbleitersäule (24) verläuft.
6. Verfahren nach Anspruch 5,
d a d u r c h g e k e n n z e i c h n e t ,
dass ein Teil des Markierungslackes (20) in Gestalt einer weiteren Geraden (36), welche sowohl gegenüber der Vorzugsachse (32) der Halbleitersäule (24) als auch gegenüber der ersten geneigten Geraden (34) geneigt ist, aufgebracht wird .
7. Verfahren nach einem der vorgenannten Ansprüche,
d a d u r c h g e k e n n z e i c h n e t ,
dass vor dem Aufbringen (10) des Markierungslackes auf die Kantenfläche (42) ein gegenüber dem Ätzmedium beständiger und farblich von dem Markierungslack (20) verschiedener Lack auf zumindest einen Teil der Kantenfläche (42), vorzugsweise auf alle Kantenflächen, aufgebracht und bei einer Prozessierung der Halbleiterscheiben (38) als Diffusionsbarriere verwendet wird.
8. Verfahren nach Anspruch 1 bis 6,
d a d u r c h g e k e n n z e i c h n e t ,
dass bei einem Ätzen der Halbleiterscheiben (38) mittels des Ätzmediums in von dem Markierungslack (20) bedeckten Bereichen Vorsprünge (54) ausgebildet werden, welche sich von angrenzenden Bereichen der Kantenfläche (42a) vorzugsweise um 4pm bis 40pm abheben.
9. Verfahren nach einem der vorgenannten Ansprüche,
d a d u r c h g e k e n n z e i c h n e t ,
dass eine in der Markierung der Halbleiterscheiben (38) oder den Vorsprüngen (54) enthaltene Information ausgelesen und eine zweite Markierung auf eine Vorderseite (50) oder eine Rückseite der Halbleiterscheiben (38) aufgebracht wird, welche diese Information ebenfalls enthält.
10. Halbleiterscheibe (38a) mit einer Kantenfläche (42, 42a) g e k e n n z e i c h n e t d u r c h
eine sich gegenüber der übrigen Kantenfläche (42, 42a) ab- hebende Struktur (52, 52a), aus welcher eine herstellungstechnische Information auslesbar ist.
11. Halbleiterscheibe (38a) nach Anspruch 10,
d a d u r c h g e k e n n z e i c h n e t , dass
— die Struktur (52a) aus mindestens einem Vorsprung (54) gebildet ist, welcher vorzugsweise aus Material der Halbleiterscheibe (38a) besteht, und
— die Struktur (52a) sich um 4pm bis 40pm gegenüber den angrenzenden Bereichen der Kantenfläche (42a) abhebt.
12. Halbleiterscheibe (38a) nach Anspruch 10,
d a d u r c h g e k e n n z e i c h n e t ,
dass die Struktur (52) aus einem Markierungslack (20) gebildet ist.
13. Halbleiterscheibe (38b) nach Anspruch 12,
d a d u r c h g e k e n n z e i c h n e t , dass — der Markierungslack (20a) auf einer die Kantenfläche (42b) bedeckenden Lackschicht (56) aufgebracht ist und
— der Markierungslack (20a) und die Lackschicht (56) optisch unterscheidbar sind.
Halbleiterscheibe (38a) nach einem der Ansprüche 10 bis 13, d a d u r c h g e k e n n z e i c h n e t ,
dass die Halbleiterscheibe (38a) als Halbleiterbauelement, vorzugsweise als Solarzelle und besonders bevorzugt als Siliziumsolarzelle ausgeführt ist.
Halbleitersäule (24) mit einer Mantelfläche (22)
g e k e n n z e i c h n e t d u r c h
eine sich gegenüber der übrigen Mantelfläche (22) abhebende Struktur, aus welcher eine herstellungstechnische Information auslesbar ist.
Halbleitersäule (24) nach Anspruch 15,
d a d u r c h g e k e n n z e i c h n e t , dass
— auf der Mantelfläche (22) ein Markierungslack (20) zumindest teilweise in Gestalt paralleler Geraden (28) angeordnet ist,
— zumindest ein Teil der parallelen Geraden (28) als
Strichcode (30) angeordnet ist,
— ein Teil des Markierungslackes (20) in Gestalt einer ersten gegenüber einer Vorzugsachse (32) der Halbleitersäule (24) geneigten Geraden (34) angeordnet ist und
— ein Teil des Markierungslackes (20) in Gestalt einer weiteren Geraden (36), welche sowohl gegenüber der Vorzugsachse (32) der Halbleitersäule (24) als auch gegenüber der ersten geneigten Geraden (34) geneigt ist, angeordnet ist .
PCT/DE2015/100297 2014-07-21 2015-07-13 Verfahren zum markieren von halbleiterscheiben sowie halbleiterscheibe und halbleitersäule WO2016012004A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102014110248.7 2014-07-21
DE102014110248.7A DE102014110248A1 (de) 2014-07-21 2014-07-21 Verfahren zum Markieren von Halbleiterscheiben sowie Halbleiterscheibe

Publications (1)

Publication Number Publication Date
WO2016012004A1 true WO2016012004A1 (de) 2016-01-28

Family

ID=53765015

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2015/100297 WO2016012004A1 (de) 2014-07-21 2015-07-13 Verfahren zum markieren von halbleiterscheiben sowie halbleiterscheibe und halbleitersäule

Country Status (2)

Country Link
DE (1) DE102014110248A1 (de)
WO (1) WO2016012004A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114161596A (zh) * 2021-12-23 2022-03-11 西安奕斯伟材料科技有限公司 一种用于生产硅片的系统、方法及单晶硅棒

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4847183A (en) * 1987-09-09 1989-07-11 Hewlett-Packard Company High contrast optical marking method for polished surfaces
US6432796B1 (en) * 2000-06-28 2002-08-13 Micron Technology, Inc. Method and apparatus for marking microelectronic dies and microelectronic devices
US20050003633A1 (en) * 2003-07-02 2005-01-06 Texas Instruments Incorporated Method for reducing stress concentrations on a semiconductor wafer by surface laser treatment
US7007855B1 (en) * 2000-03-17 2006-03-07 International Business Machines Corporation Wafer identification mark
US20080057677A1 (en) * 2006-09-06 2008-03-06 International Business Machines Corporation Chip location identification
WO2008151649A1 (en) * 2007-06-13 2008-12-18 Conergy Ag Method for marking wafers
US20090286357A1 (en) * 2008-05-19 2009-11-19 Infineon Technologies Ag Method of manufacturing a semiconductor structure

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7192791B2 (en) * 2003-06-19 2007-03-20 Brooks Automation, Inc. Semiconductor wafer having an edge based identification feature
US6797585B1 (en) * 2003-10-07 2004-09-28 Lsi Logic Corporation Nonintrusive wafer marking
US20070163634A1 (en) * 2005-07-14 2007-07-19 Kyocera Corporation Solar cell, manufacturing method and manufacturing management system thereof, and solar cell module
WO2010138764A2 (en) * 2009-05-29 2010-12-02 Applied Materials, Inc. Substrate side marking and identification

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4847183A (en) * 1987-09-09 1989-07-11 Hewlett-Packard Company High contrast optical marking method for polished surfaces
US7007855B1 (en) * 2000-03-17 2006-03-07 International Business Machines Corporation Wafer identification mark
US6432796B1 (en) * 2000-06-28 2002-08-13 Micron Technology, Inc. Method and apparatus for marking microelectronic dies and microelectronic devices
US20050003633A1 (en) * 2003-07-02 2005-01-06 Texas Instruments Incorporated Method for reducing stress concentrations on a semiconductor wafer by surface laser treatment
US20080057677A1 (en) * 2006-09-06 2008-03-06 International Business Machines Corporation Chip location identification
WO2008151649A1 (en) * 2007-06-13 2008-12-18 Conergy Ag Method for marking wafers
US20090286357A1 (en) * 2008-05-19 2009-11-19 Infineon Technologies Ag Method of manufacturing a semiconductor structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114161596A (zh) * 2021-12-23 2022-03-11 西安奕斯伟材料科技有限公司 一种用于生产硅片的系统、方法及单晶硅棒
CN114161596B (zh) * 2021-12-23 2024-04-09 西安奕斯伟材料科技股份有限公司 一种用于生产硅片的系统、方法及单晶硅棒

Also Published As

Publication number Publication date
DE102014110248A1 (de) 2016-01-21

Similar Documents

Publication Publication Date Title
DE69428528T2 (de) Flüssigkristall-anzeigevorrichtung und verfahren zur herstellung einer anzahl von flüssigkristall-anzeigevorrichtungen
DE1106368B (de) Verfahren zur Herstellung einer Schaltmatrize
DE102016107301A1 (de) Halbleitersubstrat und verfahren zu dessen herstellung
DE3029667A1 (de) Traegerelement fuer einen ic-baustein
EP3134907B1 (de) Verfahren zum herstellen eines induktionsbauteils
DE60207282T2 (de) Verkapselung des anschlusslots zur aufrechterhaltung der genauigkeit der anschlussposition
DE69029936T2 (de) Diodenmatrixtrennung
WO2016012004A1 (de) Verfahren zum markieren von halbleiterscheiben sowie halbleiterscheibe und halbleitersäule
DE102006001601A1 (de) Halbleiterwafer mit Rückseitenidentifizierung und Verfahren zur Herstellung desselben
DE69032740T2 (de) Informationscodierungsverfahren zur Chipidentifizierung unter Verwendung von schrittlitografischen Methoden
DE19604405C2 (de) Verfahren zum Vereinzeln von in einem Körper enthaltenen elektronischen Elementen
WO2020043466A1 (de) Bauelement und verfahren zur herstellung eines bauelements
WO2015176821A1 (de) Verfahren zur herstellung einer leiterplatte und leiterplatte
DE102015105752B4 (de) Halbleiteranordnung mit Reservoir für Markermaterial
EP3724948B1 (de) Verfahren und vorrichtung zur bestückung einer antennenstruktur mit einem elektronischen bauelement
DE2718781C2 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen
DE102019100794A1 (de) Laservorrichtung und verfahren zur herstellung einer laservorrichtung
DE3507703C2 (de) Informationsträger
DE10254927A1 (de) Verfahren zur Herstellung von leitfähigen Strukturen auf einem Träger
EP3217428B1 (de) Mehrfachsubstrat sowie verfahren zu dessen herstellung
WO2000017095A1 (de) Kontrollstruktur zur herstellung von hohlräumen oder unterätzungsbereichen in mikromechanischen und/oder mikroelektronischen bauelementen
DE3939527A1 (de) Band aus metall zur verwendung in der halbleiterfertigung und verfahren zu seiner herstellung
DE102010060695B4 (de) Verfahren zur Markierung von Halbleiterwafern
DE102016114478A1 (de) Verfahren zum herstellen eines trägers für ein optoelektronisches bauelement
DE202009016959U1 (de) Stufenschablone für den technischen Siebdruck

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15744872

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 15744872

Country of ref document: EP

Kind code of ref document: A1