-
Die vorliegende Offenbarung betrifft die Herstellung von Halbleiterchips.
-
Viele Mikrochips werden aus Siliziumkristallen hergestellt. Üblicherweise wird der Kristall dann zu Scheiben, den so genannten Wafern, zerschnitten. Diese Wafer werden dann in Chargen („Batches”) weiterverarbeitet, zum Beispiel einem Batch zu je 25 Wafern, wobei dieses Wafer-Batch dann als Los bezeichnet wird. Bei der Weiterverarbeitung des Wafers werden mehrere Instanzen von integrierten Schaltungen auf jedem Wafer des Loses gebildet. Jede integrierte Schaltung definiert dabei einen Aktivbereich auf dem Wafer. Somit werden mehrere Aktivbereiche auf dem Wafer gebildet. In einem späteren Schritt bei der Weiterverarbeitung des Wafers wird Wafermaterial aus einigen der Zwischenräumen zwischen den Aktivbereichen entfernt, wodurch Gräben, so genannte Trennlinien, in der Waferoberfläche gebildet werden. Üblicherweise werden die mehreren auf dem Wafer gebildeten integrierten Schaltungen schlussendlich durch Brechen, Sägen oder Schneiden des Wafers entlang der Trennlinien voneinander getrennt, wodurch jede integrierte Schaltung dann einen so genannten Die bildet. Nachdem die Vielzahl von auf dem Wafer gebildeten integrierten Schaltungen voneinander getrennt wurden, werden die Dies beispielsweise einzeln in einen Die-Rahmen eingesetzt, in dem der Die während weiterer Schritte zur Herstellung des Mikrochips festgehalten wird.
-
Einige Zeit nach der Herstellung des Mikrochips können bei diesem jedoch Störungen auftreten. Die Ursache der Störung muss unter Umständen untersucht werden, zum Beispiel im Hinblick auf die Vermeidung künftiger Störungen bei ähnlichen Produkten und/oder zur Behebung einer Ursache für diese Störung bei ähnlichen Produkten, die erst noch gefertigt werden, und/oder zur Bestimmung einer Einrichtung, die für die Störung verantwortlich zu machen ist. Es besteht jedoch keine Möglichkeit, die genaue Ursache der Störung insoweit zu bestimmen, dass sie in einem bestimmten Wafer-Los und/oder an einer bestimmten Position auf einem Wafer aufgetreten ist.
-
In einer Hinsicht umfasst ein Verfahren zur Verwendung bei der Herstellung von Halbleiterchips ein Bereitstellen eines Wafers, der mehrere Aktivbereiche aufweist. Jeder Aktivbereich ist in einem separaten Die-Bereich geschaffen. Das Verfahren umfasst, für jeden Aktivbereich, ein Schaffen eines Codemusters außerhalb des Aktivbereichs, wobei das Codemuster dem Die-Bereich zugeordnet ist.
-
In einer Hinsicht umfasst ein Verfahren zur Verwendung bei der Herstellung von Halbleiterchips ein Bereitstellen eines Wafers, der mehrere Aktivbereiche aufweist, wobei jeder Aktivbereich in einem separaten Die-Bereich geschaffen ist. Des Weiteren umfasst das Verfahren die Bildung von Trennlinien, die die Die-Bereiche umgeben. Die Bildung einer Trennlinie erfolgt in mehreren Zyklen. Dabei beinhaltet jeder Zyklus eine Phase mit isotropem Plasmaätzen, auf die eine Passivierungsphase folgt. Das Verfahren umfasst das Variieren der Zeitdauer einiger der Phasen mit isotropem Plasmaätzen. Mindestens ein Effekt dabei kann sein, dass ein Codemuster in eine Seitenwand jedes Die-Bereichs eingeätzt wird. Einige Ausführungsformen umfassen ein Zertrennen des Wafers in eine Vielzahl separater Dies. Mindestens ein Effekt dabei kann sein, dass einzelne Dies, in einigen Fällen sogar jeder Die, das Codemuster enthalten, welches Information zu dem Die bereitstellt.
-
In einer Hinsicht umfasst eine Herstellungsvorrichtung eine Ätzvorrichtung, einen Prozessor sowie ein computerlesbares Medium, das Befehle hält, die bei ihrer Ausführung den Prozessor dazu veranlassen, die Ätzvorrichtung derart zu steuern, dass ein Wafer in Empfang genommen wird. Der Wafer kann mehrere Aktivbereiche umfassen, wobei jeder Aktivbereich in einem separaten Die-Bereich geschaffen ist. Ferner können die Befehle den Prozess dazu veranlassen, die Ätzvorrichtung derart zu steuern, dass Material vom Wafer entfernt wird, um so einen oder mehrere Trennliniengraben bzw. -gräben zwischen den Die-Bereichen zu bilden. Somit kann ein Codemuster außerhalb der Aktivbereiche gebildet werden, wenn das Material entfernt wird.
-
In einer Hinsicht umfasst ein Halbleitergerät ein Die-Substrat, das von einem Ursprungswafer stammt, einen Aktivbereich, der an einer Oberfläche des Die-Substrats angeordnet ist, und ein Codemuster, das auf einer Seitenwand des Die-Substrats angeordnet ist. Das Codemuster stellt Information bereit, die auf ein Los bezogen ist, das den Ursprungswafer enthalten hat, oder auf eine Position des Die-Substrats in dem Ursprungswafer, oder auf eine Einrichtung, bei der der Wafer hergestellt wurde, oder auf eine Kombination derselben.
-
In einer Hinsicht umfasst ein Verfahren das Erfassen eines Codemusters von einer Seitenwand eines Halbleiter-Dies. Der Halbleiter-Die umfasst einen integrierten Schaltkreis, ein diskretes Element oder ein MEMS-Gerät. Das Verfahren umfasst ferner das Analysieren des Codemusters, um Information bezüglich des Loses zu erhalten, das einen Ursprungswafer enthalten hat, oder bezüglich einer Position des Halbleiter-Dies in dem Ursprungswafer oder bezüglich einer Einrichtung, bei der der Wafer hergestellt wurde, oder bezüglich einer Kombination derselben.
-
Die unabhängigen Ansprüche definieren die Erfindung in verschiedener Hinsicht. Die abhängigen Ansprüche geben Ausführungsformen gemäß der Erfindung in verschiedener Hinsicht an.
-
Die beiliegenden Zeichnungen sind vorgesehen, um ein besseres Verständnis der vorliegenden Erfindung zu vermitteln, und sie sind mit dieser Beschreibung verbunden und bilden einen festen Bestandteil derselben. Die Zeichnungen stellen Ausführungsformen der vorliegenden Erfindung dar und dienen zusammen mit der Beschreibung zur Erläuterung der Prinzipien der Erfindung.
-
Es zeigen
-
1 ein Diagramm, das schematisch eine Seitenansicht im Schnitt eines Abschnitts eines Wafers 100 gemäß einigen Ausführungsformen darstellt.
-
2 ein Diagramm, das schematisch eine Seitenansicht im Schnitt von Die-Substraten darstellt, die aus einem Wafer gemäß einigen Ausführungsformen ausgeschnitten wurden.
-
3 ein Diagramm, das schematisch eine Seitenansicht von Die-Substraten darstellt, die von einem Wafer gemäß einigen Ausführungsformen abgetrennt wurden.
-
4 ein Diagramm, das schematisch eine Aufsicht auf einen Wafer gemäß einigen Ausführungsformen darstellt.
-
5 eine Seitenansicht im Schnitt, die schematisch das Durchführen einer Mustererfassung bei einem Die-Substrat wie in 2 gezeigt gemäß einigen Ausführungsformen darstellt.
-
6 eine Darstellung eines Codes gemäß einigen Ausführungsformen.
-
7 eine Seitenansicht im Schnitt, die schematisch das Durchführen einer Mustererfassung bei einem Die-Substrat wie in 3 gezeigt gemäß einigen Ausführungsformen darstellt.
-
8 eine Seitenansicht im Schnitt, die schematisch das Durchführen einer Mustererfassung bei einem Die-Substrat wie in 3 gezeigt gemäß einigen Ausführungsformen darstellt.
-
9 eine Seitenansicht im Schnitt, die schematisch das Durchführen einer Mustererfassung bei einem Die-Substrat wie in 3 gezeigt gemäß einigen Ausführungsformen darstellt.
-
10 ein Diagramm, das schematisch eine Seitenansicht von oben auf das Die-Substrat darstellt, das von einem Wafer wie in 4 gezeigt gemäß einiger Ausführungsformen abgetrennt wurde.
-
11A und 11B Barcodes gemäß einigen Ausführungsformen.
-
Die hierin verwendeten Ausdrücke bezeichnen in der Beschreibung durchgehend dieselben Elemente.
-
Die Elemente der Zeichnungen sind nicht unbedingt maßstabsgetreu zueinander dargestellt. Gleiche Bezugsziffern bezeichnen entsprechend gleichartige Teile. Da Komponenten von Ausführungsformen gemäß vorliegender Erfindung in mehreren verschiedenen Ausrichtungen positioniert werden können, können Richtungsbezeichnungen zu Zwecken der Veranschaulichung verwendet werden, die die Erfindung jedoch, soweit nicht anderweitig angegeben, in keinster Weise einschränken.
-
Andere Ausführungsformen gemäß vorliegender Erfindung und zahlreiche der angestrebten Vorteile der vorliegenden Erfindung ergeben sich ohne Weiteres nach deren besserem Verständnis unter Bezugnahme auf die nachfolgende ausführliche Beschreibung. Es versteht sich jedoch, dass auch andere Ausführungsformen verwendet und auch strukturelle oder logische Veränderungen vorgenommen werden können, ohne dabei vom Umfang der vorliegenden Erfindung abzuweichen. Die nachstehende ausführliche Beschreibung ist daher nicht in einschränkendem Sinne zu interpretieren, und der Umfang der vorliegenden Erfindung ist durch die angehängten Ansprüche definiert.
-
Nachstehend sind Ausführungsformen, Implementierungen und damit verbundene Auswirkungen unter Bezugnahme auf die beiliegenden Zeichnungen offenbart.
-
1 ist ein Diagramm, das schematisch eine Schnittansicht eines Abschnitts eines Wafers 100 gemäß einigen Ausführungsformen darstellt. Der Wafer ist aus einem Halbleitermaterial wie Silizium, Siliziumcarbid, Galliumnitrid oder Galliumarsenid hergestellt. Bei einigen Ausführungsformen ist der Wafer aus einer Plastikfolie oder einer Metallfolie hergestellt, umfasst eine solche Plastik- oder Metallfolie oder enthält eine solche im Wesentlichen. Der in 1 dargestellte Wafer 100 wurde Verarbeitungsschritten unterzogen, um eine Anzahl strukturell identischer integrierter Schaltungen in Chipabschnitten zu bilden.
-
Zum Zwecke der Veranschaulichung enthält der dargestellte Abschnitt von Wafer 100 zwei Chipabschnitte, die im vorliegenden Text auch als integrierte Schaltungs-(IC-)Abschnitte 110, 120 bezeichnet werden. Es versteht sich jedoch, dass der Wafer 100, entlang einem Querschnitt, in Abhängigkeit von der Länge des Querschnitts und der Größe eines individuellen Chipsubstrats, Chipabschnitte in zweistelliger Anzahl oder sogar hunderte Chipabschnitte bereitstellen kann. Da das Substrat ursprünglich von dem Wafer stammt, ist das Substratmaterial das des Wafers. Im Anschluss an die Bildung der integrierten Schaltungen wurden die IC-Abschnitte 110, 120 mit einer Maskenschicht 130 überzogen. Bei einigen Ausführungsformen wird die Maskenschicht 130 durch Fotolack gebildet. Bei einigen Ausführungsformen wurden unter Verwendung einer Lithographiemaske ausgewählte Abschnitte des Fotolacks, d. h. diejenigen Abschnitte, die die IC-Abschnitte 110, 120 abdecken, belichtet, um sie für die nachfolgenden Schritte des Ätzprozesses widerstandsfähig zu machen.
-
Ausführungsformen der Erfindung betreffen integrierte Schaltungen mit zahlreichen Transistoren, beispielsweise tausende oder millionen, die miteinander verbunden sind, um jede beliebige Art von Gerät zu bilden, beispielsweise Prozessoren, Controller oder dergleichen. Andererseits betrifft die Erfindung gleichermaßen Ausführungsformen, bei denen lediglich ein einziger Transistor vorhanden ist, beispielsweise ein Leistungs-MOSFET. Im Grunde genommen können bei dem Gerät auch überhaupt keine Transistoren erforderlich sein, wie beispielsweise bei einem MEMS-Gerät.
-
Als nächstes wurde bei einigen Implementierungen die resistive Schicht 130 des Wafers 100 einem Ätzvorgang unterzogen, wie es in 1 durch Pfeile 140 angedeutet ist. Diese Abschnitte der resistiven Schicht 130 wurden belichtet und dadurch widerstandsfähig gegen das Ätzen gemacht, und widerstanden dem Ätzen. Im Gegensatz dazu widerstanden andere Abschnitte der widerstandsfähigen Schicht 130, die nicht zuvor belichtet worden waren, dem Ätzvorgang nicht. Infolgedessen wurde in diesen Abschnitten die Maske 130 entfernt, und es bildeten sich Gräben 150 mit einem Boden 190 und Seitenwänden 180. Wie es nachstehend noch ausführlicher beschrieben wird, definieren gemäß einigen Implementierungen Gräben 150 Trennlinien, an denen entlang der Wafer 100 dann in einzelne Chips zertrennt wird.
-
Bei einigen Ausführungsformen erfolgt das Ätzen in Form von anisotropem Plasmaätzen. Bei einigen Ausführungsformen erfolgt das anisotrope Plasmaätzen durch wiederholten Wechsel zwischen einer ersten Prozessphase und einer zweiten Prozessphase. Die erste Prozessphase ist eine Plasmaätzphase, die bei einigen Implementierungen im Wesentlichen isotrop ist. In der zweiten Prozessphase wird eine Passivierungsschicht aufgebracht, die das Substrat vor chemischer Aktivität infolge von reaktiven Ionen schützen [soll], welche während der Plasmaätzphase zugeführt wurden. Bei einigen Ausführungsformen ist die Passivierungsschicht chemisch inert. Bei einigen Implementierungen wird während der Plasmaätzphase das Substrat mit gerichteten Ionen beschossen, wobei die Passivierungsschicht am Boden 190 der Gräben 150 stärker angegriffen wird als die Seitenwände 180 der Gräben.
-
Daher wird die Passivierungsschicht am Boden 190 der Gräben schnell entfernt, während die Passivierungsschicht an den Seitenwänden 180 im Wesentlichen die Seitenwände 180 für eine Zeitdauer der Plasmaätzphase, die vorbestimmt ist, vor dem Ätzen schützt, wie nachstehend noch ausführlicher erklärt wird. Folglich wird ein anisotropes Ätzen durchgeführt, d. h. am Boden der Gräben 150 wird mit einer vertikalen Ätzrate vertikal geätzt, und an den Wänden 180 der Gräben 150 wird mit einer seitlichen Ätzrate seitlich geätzt. Die seitliche Ätzrate ist eine andere als die vertikale Ätzrate. Bei einigen Implementierungen wird die vertikale Ätzrate so geregelt, dass sie höher ist als das seitliche Ätzen. Bei einigen Implementierungen wird die vertikale Ätzrate so geregelt, dass sie mehr als eine Größenordnung über der seitlichen Ätzrate liegt. Zum Beispiel wird eine DRIE-Technik (Deep Reactive Ion Etching, reaktives Ionentiefenätzen) angewandt, wie etwa eine Technologie, die unter dem Begriff Bosch-Prozess bekannt ist.
-
Bei einigen Implementierungen wird zwischen der Passivierungsphase und der Ätzphase mehrmals pro Minute hin- und hergewechselt. Insbesondere die Länge der Passivierungsphase bestimmt, neben anderen Faktoren, die Dicke der Passivierungsschicht. Ebenso bestimmt die Länge der Ätzphase, neben anderen Faktoren, ein Ausmaß, in dem die Passivierungsschicht entfernt wird. Wie oben beschrieben wird am Boden 190 der Gräben 150 die Passivierungsschicht schnell entfernt, so dass für den Großteil der Dauer der Ätzphase ein vertikales Ätzen stattfindet. An den Seitenwänden 180 der Gräben 150 wird bei einigen Ausführungsformen jedoch die Passivierungsschicht langsam entfernt, so dass während der Ätzphase kaum ein lateraler Ätzvorgang stattfindet. Nach Entfernen der Passivierungsschicht von den Seitenwänden 180 geht jedoch das seitliche Ätzen an den Seitenwänden weiter.
-
Gemäß der hierin offenbarten Lehre wird bei einigen Implementierungen die Dauer der Ätzphasen selektiv derart gesteuert, dass bei einigen der Ätzphasen ein seitliches Ätzen stattfindet, um Nuten, so genannte Wellungen 181, 182, 183, ..., in den Seitenwänden 180 zu bilden. Während jeder Ätzphase wird eine Wellung 181, 182, 183, ..., in den Seitenwänden 180 derjenigen Gräben 150 gebildet, die dem Ätzvorgang ausgesetzt sind.
-
Gemäß einigen Ausführungsformen erfolgt eine selektive Regelung des seitlichen Ätzens, um einen Code in einer Seitenwand 180 zu bilden. Bei einigen Implementierungen stellt der Code Information dar, die das Los angibt, zu dem der verarbeitete Wafer gehört. Bei einer anderen Implementierung könnte der Code auch eine Einrichtung (eine „fab”) darstellen, bei der der Wafer hergestellt wurde. In dem in 1 gezeigten Beispiel wird der Code durch eine Sequenz von Wellungen unterschiedlicher Größe dargestellt, die in vertikaler Richtung, d. h. in einer Richtung von der Oberfläche zum Boden der Gräben 150, vorgesehen sind. Wie 1 zeigt, können durch Modulieren der Ätzphasen, d. h. durch selektives Regeln der Dauer jeder Ätzphase, Wellungen unterschiedlicher Größe gebildet werden. Zum Beispiel werden bei einigen Ausführungsformen Wellungen mit zwei unterschiedlichen Größen gebildet, beispielsweise größere Wellungen, zum Beispiel Wellung 181, und kleinere Wellungen, zum Beispiel Wellungen 182 und 183.
-
Für die Zwecke der Codierung stellt beispielsweise bei einer Implementierung eine kleinere Wellung einen Bitwert Null dar, und eine größere Wellung einen Bitwert Eins. Bei einer anderen Implementierung stellt eine größere Wellung einen Bitwert Null dar, und eine kleinere Wellung einen Bitwert Eins dar. Es versteht sich, dass die hierin offenbarte Lehre nicht auf die Bildung von Wellungen zweier verschiedener Größen beschränkt ist; der Fachmann auf dem Gebiet könnte auch die Lehre durch Bilden von Wellungen mit mehr als zwei unterschiedlichen Größen implementieren, wobei jeder Größe ein jeweils unterschiedlicher Wert zugeordnet ist.
-
Im Beispiel von 1 erfolgte der anisotrope Ätzvorgang in acht Ätzphasen, wobei die erste Phase und eine fünfte Phase länger andauerten, um größere Wellungen 181 zu bilden, und die anderen Phasen, beispielsweise die zweite und die dritte Phase, kürzer waren, um kleinere Wellungen 182, 183 zu bilden. Somit wurde in dem in 1 dargestellten Beispiel, das – von oben nach unten – eine größere Wellung, drei kleinere Wellungen, eine weitere größere Wellung, und drei weitere kleinere Wellungen zeigt, eine 8-Bit-Sequenz (10001000) oder (01110111) in die Seitenwand 180 eincodiert. Es versteht sich jedoch, dass der Fachmann auf dem Gebiet die Länge der in die Seitenwand 180 eincodierten Bit-Sequenz auch kürzer wählen könnte, zum Beispiel 4 Bit, oder auch länger, zum Beispiel 16 Bit. In der Praxis wird der Fachmann auf dem Gebiet aufgrund von strukturellen wie auch prozesstechnischen Erwägungen zu einer geeigneten Wahl von Codierung durch Bildung von Wellungen in den Seitenwänden 180 gelangen.
-
Bei einigen Implementierungen erfolgt die Codierung mit Wellungen in einem Abschnitt der Seitenwand 180, der die integrierte Schaltung umschließt, während ein Abschnitt der Seitenwand 180, der das Substrat unter der integrierten Schaltung umschließt, „frei” bleibt. Bei einigen Ausführungsformen umschließt der Abschnitt der Seitenwand 180 die integrierte Schaltung zumindest insoweit, wie die integrierte Schaltung auf dem Substrat gebildet ist. In diesem Zusammenhang bedeutet der Ausdruck ,frei”, dass auf der Oberfläche keine Information eincodiert ist. Bei einigen Implementierungen wird eine Wellungscodierung auch in dem Abschnitt der Seitenwand 180 gebildet, der das Substrat umschließt. Mindestens ein Effekt dabei kann sein, dass eine zur Codierung zur Verfügung stehende Oberfläche größer ist, so dass mehr Information eincodiert werden kann. Ein Effekt dabei kann sein, dass zur Eincodierung einer gegebenen Menge an Information die Abmessungen der Wellung, insbesondere eine Wellungsbreite, weniger präzise sein müssen.
-
Während in diesem Beispiel das anisotrope Ätzen über den gesamten Wafer hinweg gleich durchgeführt wird, ist die Durchführung des anisotropen Ätzens bei einigen Implementierungen auf vorbestimmte Art ortsabhängig. Zum Beispiel kann man sich die Waferoberfläche in vier Quadranten unterteilt vorstellen, und der voranstehend bezüglich der gesamten Waferoberfläche beschriebene Codierungsvorgang könnte jeweils von Quadrant zu Quadrant unterschiedlich durchgeführt werden, zum Beispiel durch längere Belichtung des Fotolacks in einem Quadranten als in den anderen Quadranten.
-
Es wird nunmehr die Weiterverarbeitung gemäß einigen Ausführungsformen unter Bezugnahme auf 2 beschrieben, die ein Diagramm zeigt, das eine Seitenansicht von Substraten darstellt, die aus einem Wafer gemäß einigen Ausführungsformen geschnitten wurden. Nachdem der Wafer 100 dem voranstehend beschriebenen Prozess unterzogen wurde, wird der Wafer 100 gemäß 1 weiter verarbeitet. Zum Beispiel wird die Fotolackschicht 130 entfernt (wobei ihre ursprüngliche Lage in 2 durch eine gestrichelte Linie dargestellt ist). Bei einigen Ausführungsformen beinhaltet die Weiterverarbeitung ein Trennen der mit dem Wafer 100 bereitgestellten Chips, um Chipsubstrate 310, 320 zu erhalten, die die jeweils im IC-Abschnitt 110 bzw. 120 enthaltene integrierte Schaltung enthalten. Bei einigen Implementierungen wird der Wafer 100 an den Gräben 150 entlang zerschnitten, wie es durch Pfeil 250 in 2 angedeutet wird. Das Zerschneiden des Wafers erfolgt beispielsweise mittels Laser-Dicing, mechanischem Dicing oder Stealth-Dicing.
-
Die Weiterverarbeitung gemäß einigen anderen Ausführungsformen wird nunmehr unter Bezugnahme auf 3 beschrieben, die ein Diagramm zeigt, welches eine schematische Seitenansicht von Substraten darstellt, die aus einem Wafer gemäß einigen Ausführungsformen geschnitten wurden. Nachdem der Wafer 100 einer Implementierung des voranstehend unter Bezugnahme auf 1 beschriebenen Vorgangs unterzogen wurde, wird der in 1 dargestellte Wafer 100 weiter verarbeitet. Gemäß den in 3 dargestellten Implementierungen verbleibt nach Durchführung der weiter oben im Zusammenhang mit 1 beschriebenen Wellungscodierung die Fotolackschicht 130 an Ort und Stelle, und es wird ein Ätz-Dicing-Vorgang durchgeführt, wobei wiederum anisotropes Ätzen zum Einsatz kommt. Bei einigen Ausführungsformen wird zuerst eine weitere Passivierungsphase durchgeführt.
-
Als nächstes folgt eine weitere Ätzphase. Mit dieser weiteren Ätzphase wird ein Graben 350 in das Substrat des Wafers 100 bis unter ein Niveau 330 einer untersten Schicht integrierter Schaltungen vertieft, die in den IC-Abschnitten 110, 120 enthalten ist. Bei diesem Vorgang werden erste Schnittwellungen 351 in den Seitenwänden 180 von Gräben 150 gebildet. Wie voranstehend im Zusammenhang mit der Bildung der Wellungscodierung 181, 182, 183, ..., beschrieben, werden die Passivierungsphase und die Ätzphase abwechselnd wiederholt durchgeführt. Bei einigen Implementierungen des Ätz-Dicings findet diese Wiederholung so lange statt, bis das gesamte Wafer-Substrat, das nicht von der Maske 130 bedeckt ist, weggeätzt ist. Zu diesem Zeitpunkt sind das Chipsubstrat 210 und das Chipsubstrat 220 dann voneinander getrennt. Bei einigen Implementierungen wird das Ätzen in größeren Schritten durchgeführt als bei den voranstehend beschriebenen Implementierungen des Codeätzens.
-
Dadurch fallen, wie in 3 gezeigt, bei einigen Implementierungen die beim Ätz-Dicing-Vorgang erzeugten Schnittwellungen 351, 352, 353, ..., größer aus als die während des Randcodierungsprozesses erzeugten Codewellungen 181, 182, .... Mindestens ein Effekt davon kann sein, dass sich dadurch die Dauer des für den Abschluss des Ätz-Dicings erforderlichen Ätzvorgangs verringert. Somit kann ein Effekt davon eine Effizienzsteigerung sein.
-
4 ist ein Diagramm, das schematisch eine Aufsicht auf beispielhafte Substratabschnitte zeigt, die abgeschnitten werden sollen, zum Beispiel von dem in 1 gezeigten Wafer 100, um dadurch IC-Chip-Substrate zu erhalten. Der Wafer 100 besteht aus mehreren IC-Abschnitten, die im vorliegenden Text als aktive Abschnitte 410, 420, 430, 440, ..., bezeichnet werden. Die aktiven Abschnitte 410, 420, 430, 440, ..., sind durch seitlich verlaufende Schnittfugenabschnitte 460, 470 voneinander getrennt. Insbesondere verläuft in dem dargestellten Beispiel ein erster Schnittfugenabschnitt 460 in X-Richtung, und ein zweiter Schnittfugenabschnitt 470 verläuft in Y-Richtung, welche senkrecht zur X-Richtung verläuft. Somit bilden die Schnittfugenabschnitte 460, 470 eine Anordnung auf dem Wafer 100. Der erste Schnittfugenabschnitt 460 und der zweite Schnittfugenabschnitt 470 kommen an einer Schnittfugenverbindungsstelle 480 zusammen. Somit bildet die Anordnung rechteckige Felder, wobei jedes Feld einen aktiven Abschnitt 410, 420, 430, 440, ... umfasst. Es versteht sich, dass für den Fachmann auf dem Gebiet auch andere Arten, Möglichkeiten und Formen zur Aufteilung des Wafers 100 in IC-Chipsubstrate denkbar sind. Ferner versteht sich, dass 4 lediglich einen beispielhaften Abschnitt des Wafers 100 darstellt. Bei einigen Ausführungsformen beherbergt der Wafer 100 hunderte, bisweilen sogar tausende aktiver Abschnitte 410, 420, 430, 440, ..., von denen jeder zu einem individuellen Mikrochipsubstrat wird, das hierin auch als IC-Die oder kurz Die bezeichnet wird.
-
Bei einigen Ausführungsformen umfasst jeder aktive Abschnitt 410, 420, 430, 440, ..., eine integrierte Schaltung. Bei einigen Implementierungen ist die integrierte Schaltung jedes aktiven Abschnitts 410, 420, 430, 440, ..., die gleiche. Bei einigen Implementierungen wird der Wafer 100 zur Herstellung von Substraten verwendet, die mehr als eine Art von integrierter Schaltung enthalten. Folglich enthält bei derartigen Implementierungen nicht jeder aktive Abschnitt die gleiche integrierte Schaltung. Bei der Darstellung von 4 sind die aktiven Abschnitte 410, 420, 430, 440, ..., mit einer Maske abgedeckt, und infolgedessen ist darin nichts von der integrierten Schaltung des jeweiligen aktiven Abschnitt gezeigt. Bei einigen Ausführungsformen wird die Maske durch einen Fotolack gebildet, wie es voranstehend beispielsweise im Zusammenhang mit 1 beschrieben ist.
-
In den Schnittfugenabschnitten, unmittelbar außerhalb der aktiven Abschnitte 410, 420, 430, 440, ..., sind Wellungen gebildet. Bei einigen Ausführungsformen grenzen [diese] an den aktiven Abschnitt 410, 420, 430, 440 an. Betrachtet man beispielsweise den unteren linken Quadranten von 4, so ist der Abschnitt des Wafers 100, der den aktiven Abschnitt 430 enthält, mit Wellungen 431, 432, 433, ..., versehen, die in X-Richtung in dem Schnittfugenabschnitt 460 geformt sind. Noch immer den unteren linken Quadranten von 4 betrachtend erkennt man, dass der Abschnitt des Wafers 100, der den aktiven Abschnitt 430 enthält, mit Wellungen 436, 437, 438, ..., versehen ist, die in Y-Richtung im Schnittfugenabschnitt 470 geformt sind. Bei einigen Ausführungsformen sind die Wellungen mit einer von zwei verschiedenen Breiten ausgeführt, d. h. die Wellungen sind entweder schmal oder breit. Zum Beispiel sind in dem ersten Schnittfugenabschnitt 460 eine erste Wellung 431 und eine zweite Wellung 432 schmale Wellungen, und eine dritte Wellung 433 ist eine breite Wellung.
-
Entsprechend sind – um ein weiteres Beispiel zu nennen – im zweiten Schnittfugenabschnitt 470 eine erste Wellung 436 und eine zweite Wellung 437 schmale Wellungen, und eine dritte Wellung 438 ist eine breite Wellung. Somit bilden die Wellungen ein erstes binäres Muster, das an den aktiven Abschnitt 430 angrenzend in Richtung des ersten Schnittfugenabschnitts 460 gebildet ist, und ein zweites binäres Muster, das an den aktiven Abschnitt 430 in Richtung des zweiten Schnittfugenabschnitts 470 gebildet ist. Wie 4 zeigt, ist die Anzahl von Wellungen, die in einer Richtung an einen aktiven Abschnitt angrenzen, nicht auf drei beschränkt, sondern kann größer sein, wobei Bit-Sequenzen größer als drei durch eine Sequenz von Wellungen dargestellt werden können. Obwohl dies nicht in 4 gezeigt ist, kann bei einigen Ausführungsformen eine zur Bildung der Wellungen verfügbare Anzahl von Breiten größer als zwei sein, zum Beispiel können Wellungen mit kleiner, mittlerer oder großer Breite gebildet werden, wobei eine Wellung mehr Information codieren kann, als sich durch ein Bit repräsentieren lässt.
-
Bei einigen Ausführungsformen, wie dem in 4 dargestellten Beispiel, ist eine Sequenz enger und breiter Wellungen 431, 432, 433 und 441, 442, 443, die an aktive Abschnitte 410 und 430 angrenzend gebildet sind, welche sich in derselben Spalte von Feldern der Anordnung auf dem Wafer 100 befinden, für alle aktiven Abschnitte 410 und 430 in derselben Spalte die selbe, während sie für alle anderen aktiven Abschnitte 420 und 440 eine andere ist. Ebenso ist eine Sequenz enger und breiter Wellungen 416, 417, 418 und 426, 427, 428, die an aktive Abschnitte 410 und 420 angrenzend gebildet sind, welche sich in derselben Reihe von Feldern der Anordnung auf dem Wafer 100 befinden, für alle aktiven Abschnitte 410 und 420 in derselben Reihe die selbe, während sie für alle anderen aktiven Abschnitte 430 und 440 eine andere ist. Mindestens ein Effekt dabei kann sein, dass jeder aktive Abschnitt, der benachbarten Sequenzen von Wellungen zugeordnet ist, nicht nur eindeutig durch die Sequenzen benachbarter Wellungen gekennzeichnet ist, sondern seine Position in der auf dem Wafer 100 gebildeten Anordnung von Feldern ist in den Sequenzen von Wellungen codiert. Unter der Voraussetzung, dass der Code bekannt ist, lässt sich somit eine Position eines aktiven Abschnitts 410 auf dem Wafer 100 aus den Sequenzen breiter und enger Wellungen, die an den aktiven Abschnitt 410 angrenzend gebildet sind, „ablesen”.
-
4 zeigt, dass sich die engen und breiten Wellungen 416, 417, 418 und 426, 427, 428 seitlich am Rand der Dies erstrecken. Dies kann durch herkömmliche Verfahrenstechniken der Photolithographie erzielt werden. Diese Ausführungsform könnte beispielsweise dazu nützlich sein, die Einrichtung zu identifizieren, bei der die Wafern hergestellt werden. Mit anderen Worten, die zur Festlegung der Trennlinien verwendete Lithographiemaske könnte so modifiziert werden, dass sie einen Code enthält, wie in 4 gezeigt. Dabei könnten die Formen zur Erzeugung eines Codes Wellungen sein, wie dargestellt, oder auch jede andere Form haben.
-
Es versteht sich, dass die in 4 dargestellte Ausführungsform auch eine Ausführungsform wie in 1 gezeigt sein kann. Mittels des in 4 gezeigten Musters lässt sich einem vereinzelten Die dessen ursprüngliche Position auf dem Wafer vor dem Dicing zuordnen. Ein Effekt dabei kann sein, dass – in Kombination mit dem dem Wafer-Los zugeordneten modulierten Ätzmuster – der Die nahezu eindeutig identifizierbar ist. In jedem Fall ist die Ausführungsform von 4, selbst ohne ein durch moduliertes Ätzen eingebrachtes vertikales Muster, durch das Anspruchselement abgedeckt, dass für jeden Aktivbereich ein Codemuster außerhalb des Aktivbereichs bereitgestellt wird, wobei das Codemuster der integrierten Schaltung (innerhalb des Aktivbereichs) zugeordnet ist.
-
Es wird nunmehr das Auslesen von in den Seitenwänden eincodierter Information, insbesondere die Erkennung von Information, unter Bezugnahme auf 5 beschrieben, welche eine Seitenansicht im Schnitt zeigt, in der das Chipsubstrat 210 gemäß einigen Ausführungsformen dargestellt ist, die sich aus der Weiterverarbeitung des Wafers 100 ergeben, wie es voranstehend unter Bezugnahme auf 2 beschrieben ist. Das Chipsubstrat 210 hat eine untere Fläche 211 und ist mit einem Schaltungsabschnitt 110 mit einer oberen Fläche 212 versehen. Eine Grenze zwischen dem Chipsubstrat 210 und dem Schaltungsabschnitt 110 ist durch eine gestrichelten Linie 213 dargestellt; es versteht sich jedoch, dass das Chipsubstrat 210 mit dem darauf geformten IC-Abschnitt 110 im Wesentlichen als Monolith bereitgestellt wird. Bei dem Chipsubstrat 210 bilden die Seitenwände 251 eine im Wesentlichen „freie” Oberflächenwand des Chipsubstrats 210, d. h. in die Oberfläche der Seitenwand ist keine Information eincodiert. Wie voranstehend beschrieben, entstehen die Seitenwände 251 durch mechanisches Dicing des Wafers 100, beispielsweise beim Zerschneiden des Wafers 100 entlang der Trennlinien, zum Beispiel beim Schneiden entlang des Grabens 150 (siehe 1). Bei dem IC-Abschnitt 110 werden die Seitenwände 180 mit Wellungscode gebildet, wie es voranstehend unter Bezugnahme auf 1 beschrieben ist.
-
Die Erkennung des Wellungscodes erfolgt gemäß einigen Ausführungsformen mechanisch. Bei einigen Implementierungen kommt dabei ein Profilometer 500 zum Einsatz, bei dem ein nadelförmiger Taster 510 an einem Arm 520 befestigt ist. Bei einigen Ausführungsformen wird das Profilometer 500 in der Nähe der Seitenwand 180 angesetzt. Bei einigen Ausführungsformen ist das Profilometer 500 derart konfiguriert, dass es eine Entfernung zwischen der Spitze des nadelförmigen Tasters 510 und der Oberfläche der Seitenwand 180 erfasst, und ein diesen Abstand anzeigendes Signal zur Verarbeitung in einer (nicht dargestellten) Profildetektionseinheit des Profilometers 500 ausgibt. Bei einigen Ausführungsformen ist das Profilometer 500 derart konfiguriert, dass es die Oberfläche der Seitenwand 180 erfasst, indem es den Abstand zwischen der Spitze des nadelförmigen Tasters 510 und der Oberfläche der Seitenwand 180 konstant hält, während das Profilometer in eine Richtung geführt wird, die quer, beispielsweise senkrecht, zu den Längsachsen der in der Seitenwand 180 gebildeten Wellungen 181, 182, 183, ..., verläuft. Bei einigen Ausführungsformen ist das Profilometer 500 derart konfiguriert, dass es das Substrat relativ zum nadelförmigen Taster 510 bewegt. Zur Antriebssteuerung des Profilometer 500 verwendete Steuersignale spiegeln das Oberflächenprofil der Seitenwandoberfläche 180 wider. Das Profilometer 500 gibt die Steuersignale oder von den Steuersignalen abgeleitete Signale zur Weiterverarbeitung in der Profildetektionseinheit aus. Die Profildetektionseinheit oder eine andere Verarbeitungseinheit, die das erfasste Profil repräsentierende Daten empfängt, extrahiert aus dem erfassten Profil Information über eine Sequenz von Wellungen 181, 182, 183, ..., und die jeweilige Wellungsbreite, um daraus einen Barcode abzuleiten, der in der Seitenwand 180 gebildet ist.
-
Ein Beispiel eines Barcodes ist in 6 dargestellt, die eine Abbildung eines Barcodes gemäß einigen Ausführungsformen zeigt. Der Barcode stellt die 8-Bit-Sequenz (10001000) dar, die hier beispielsweise die Bezugsziffer 600 trägt. Wie es weiter oben im Zusammenhang mit 1 erläutert wurde, stellt die 8-Bit-Sequenz eine Kennung zur Identifizierung des Loses dar, zu dem der Wafer gehörte, aus dem das untersuchte Substrat stammte und herausgeschnitten wurde. Andere Codes könnte ebenfalls implementiert werden, zum Beispiel ist die Länge der Bit-Sequenz nicht auf acht beschränkt, und/oder die Darstellung durch Nullen und Einsen könnte auch umgekehrt und/oder in umgekehrter Reihenfolge sein.
-
Die Detektion der in die Seitenwände eincodierten Information, wie sie unter Bezugnahme auf 5 beschrieben wurde, kann auch mit Ausführungsformen des IC-Chips erfolgen, der einem Ätz-Dicing unterzogen wurde, wie nunmehr kurz unter Bezugnahme auf 7 beschrieben wird, die eine Seitenansicht im Schnitt zeigt, welche das Chipsubstrat 310 gemäß einigen Ausführungsformen darstellt, die sich aus der Weiterverarbeitung des Wafers 100 wie oben unter Bezugnahme auf 3 beschrieben ergeben. Dabei versteht es sich, dass, obwohl die das Substrat 310 einschließenden Seitenwände 351 Wellungen 352 aufweisen, es sich bei diesen Wellungen um Artefakte handelt, die durch das Ätz-Dicing entstanden sind. Daher enthalten die Wellungen 352 keine codierte Information.
-
Die Detektion des Wellungscodes ist gemäß einigen Ausführungsformen daher auf den Abschnitt 180 der Seitenwände beschränkt, der Wellungen 181, 182, 183, ..., aufweist, die Information codieren. Die Detektion des Wellungscodes erfolgt mechanisch, wie oben bereits unter Bezugnahme auf 5 beschrieben, zur Ausgabe von Daten, die das erfasste Profil darstellen, an eine (in 7 nicht dargestellte) Profildetektionseinheit oder eine andere Verarbeitungseinheit, und zur Extraktion – aus dem erfassten Profil – von Information über eine Sequenz von Wellungen 181, 182, 183, ..., und über eine jeweilige Wellungsbreite, um daraus einen Barcode abzuleiten, wie er beispielsweise in 6 dargestellt ist, der in der Seitenwand 180 gebildet ist.
-
Die 8 ist ein Diagramm, das schematisch die Detektion eines auf einem Substrat 310 gemäß einigen Ausführungsformen gebildeten Codes dargestellt, wobei eine optische Detektionsvorrichtung 800 für die Detektion des Wellungscodes zum Einsatz kommt. Die optische Vorrichtung 800 umfasst eine – bzw. ist gekoppelt mit – einer (in 8 nicht dargestellten) Lichtquelle und einem Objektiv 810, das zur Fokussierung eines von der Lichtquelle empfangenen Lichtstrahls 820 auf einen Fokalpunkt 840 konfiguriert ist. Ferner umfasst die optische Vorrichtung 800 einen (in 8 nicht dargestellten) Lichtdetektor, der zur Detektion von auf den Lichtdetektor einfallendem Licht konfiguriert ist, insbesondere zur Detektion von Licht, das von einem Pfad über das Objektiv 810 empfangen wird. Die optische Detektionsvorrichtung 800 ist mit einer (nicht dargestellten) Steuereinheit gekoppelt, die operativ die optische Detektionsvorrichtung 800 steuert. Bei einigen Ausführungsformen ist die Steuereinheit derart konfiguriert, dass sie die optische Detektionsvorrichtung 800 derart steuert, dass diese Licht auf einen vorbestimmten Fokalpunkt 840 fokussiert. Bei einigen Ausführungsformen ist die Steuereinheit derart konfiguriert, dass sie eine Bewegung des Objektivs 810 in seitlicher Richtung bezüglich des Substrats 310 steuert und/oder ausführt. Bei einigen Ausführungsformen ist die optische Detektionsvorrichtung 800 derart konfiguriert, dass sie das Substrat relativ zum Objektiv 810 bewegt.
-
Es folgt eine kurze Beschreibung der Wellungscodedetektion gemäß einigen Implementierungen unter Verwendung des Lichtdetektors, wobei immer noch auf 8 Bezug genommen wird. Die optische Vorrichtung wird mit dem Objektiv 810 in die Nähe der Seitenwand 180 des Substrats 310 gebracht. Insbesondere wird dabei das Objektiv über der Oberfläche angeordnet, wo die Seitenwand 180 die auf dem Substrat 310 geformte integrierte Schaltung umschließt. Die Steuereinheit wird dazu verwendet, die optische Detektionsvorrichtung 800 zur Lichtfokussierung derart zu steuern, dass sich ein Fokalpunkt ergibt, der im Wesentlichen in einer Ebene mit der Oberfläche der Seitenwand 180 liegt. Auf die Oberfläche der Seitenwand 180 einfallendes Licht wird reflektiert und in Abhängigkeit von den Eigenschaften des Substratmaterials sowie den Oberflächeneigenschaften über das Objektiv 810 wieder zum Lichtdetektor zurück reflektiert. Der Lichtdetektor wird so betrieben, dass er Licht einfängt, welches von dem Objektiv 810 an den Lichtdetektor zurückreflektiert wurde.
-
Das Objektiv 810 wird im Wesentlichen in einer Richtung 830 über die Oberfläche gefahren, die senkrecht zu Achsen der in der Seitenwand 180 geformten Codewellungen verläuft. Beim Lauf des Objektivs über die Wellungen hinweg verändert sich die Oberflächenlichtreflexion auf eine charakteristische Weise an der Oberfläche entlang dem Wellungsquerschnitt, da sich die Oberflächenneigung verändert und/oder der Fokalpunkt 820 außerhalb der Ebene mit der Oberfläche liegt, die von den Kuppen zwischen den Wellungen nach unten zu den Böden der Wellungen verläuft. Bei einigen Implementierungen wird erfasstes Licht und/oder ein aus dem erfassten Licht abgeleitetes Signal, das das erfasste Profil repräsentiert, an eine (in 8 nicht dargestellte) Profildetektionseinheit oder an eine andere Verarbeitungseinheit ausgegeben, um aus dem erfassten Profil Information über eine Sequenz von Wellungen 181, 182, 183, ..., und über die jeweilige Wellungsbreite zu extrahieren, um daraus den in der Seitenwand 180 geformten Barcode abzuleiten, wie er beispielsweise in 6 dargestellt ist.
-
Bei einer weiteren Ausführungsform kann anstelle der Detektion eines binären Codes die Codeinformation auch durch visuelles Analysieren des Musters der Reflexion extrahiert werden. Dieses Verfahren ist insbesondere dann nützlich, wenn nur eine geringe Anzahl von Auswahlmöglichkeiten erfasst werden müssen, beispielsweise die ursprüngliche Fertigungseinrichtung.
-
9 ist ein Diagramm, das schematisch die Erfassung eines auf dem Substrat 310 gebildeten Codes darstellt, wie voranstehend zum Beispiel unter Bezug auf 3 beschrieben, gemäß einigen Ausführungsformen, wobei eine optische Detektionsvorrichtung 900 zur Erfassung des Wellungscodes verwendet wird. Die optische Vorrichtung 900 umfasst eine oder ist gekoppelt mit einer Lichtquelle 910 und Lichtdetektoreinheit 920. Die Lichtquelle 910 ist derart konfiguriert, dass sie einen Lichtstrahl 930 auf eine zu untersuchende Oberfläche richtet. Bei einigen Ausführungsformen ist die optische Vorrichtung derart konfiguriert, dass der Lichtstrahl 930 unter einem anderen Winkel als im rechten Winkel auf die Oberfläche fällt. Bei einigen Ausführungsformen ist die Lichtquelle 930 derart konfiguriert, dass sie im Wesentlichen monochromatisches Licht ausstrahlt. Bei einigen Ausführungsformen ist die Lichtquelle 930 ein Laser.
-
Die Lichtdetektoreinheit 920 ist derart konfiguriert, dass sie Licht 940 erfasst, welches von der Oberfläche gestreut wird, auf die der Lichtstrahl 930 fällt. Die optische Detektionsvorrichtung 900 ist mit einer (nicht dargestellten) Steuereinheit gekoppelt, die operativ die optische Detektionsvorrichtung 900 steuert. Bei einigen Implementierungen wird erfasstes Licht und/oder ein aus dem erfassten Licht abgeleitetes Signal, das das erfasste Profil darstellt, an eine (in 9 nicht dargestellte) Profildetektionseinheit oder eine andere Verarbeitungseinheit ausgegeben, um aus dem erfassten Profil Information über eine Sequenz von Wellungen 181, 182, 183, ..., und über die jeweilige Wellungsbreite zu extrahieren, um daraus den in der Seitenwand 180 gebildeten Barcode abzuleiten, wie er beispielsweise in 6 gezeigt ist.
-
Es wird nun kurz der Betrieb der optischen Detektionsvorrichtung 900 gemäß einigen Implementierungen beschrieben, wobei noch immer auf 9 Bezug genommen wird. Die Lichtquelle 910 wird so auf das Substrat 310 eingestellt, dass der Lichtstrahl 930 unter einem anderen Winkel als einem rechten Winkel auf die Seitenwand 180 fällt. Die Oberfläche der Seitenwand 180 mit den Wellungen 181, 182, 183, ..., reflektiert das Licht als Streulicht 940 zum Lichtdetektor 920. Der Lichtdetektor leitet daraus ein Erfassungssignal ab und gibt dieses an eine (nicht dargestellte) Verarbeitungseinheit aus, die mit der optischen Detektionsvorrichtung 900 gekoppelt ist. Die Verarbeitungseinheit verarbeitet das Erfassungssignal, um daraus die in den Wellungen 181, 182, 183, ..., codierte Bitsequenz zu extrahieren.
-
Bei einigen Implementierungen ist die optische Detektionsvorrichtung 900 statisch, d. h. wenn die Vorrichtung erst einmal derart eingestellt ist, dass sie die Oberfläche der Seitenwand 180 mit Licht bestrahlt, wird der Lichtstrahl 930 nicht relativ zum Substrat 310 bewegt. Bei einigen Implementierungen ist die optische Detektionsvorrichtung 900 dynamisch, d. h. die Lichtquelle 910 und/oder der Lichtdetektor 920 sind derart konfiguriert, dass sie relativ zur Oberfläche der Seitenwand 180 bewegt werden, während Streulicht 940 erfasst wird, und/oder zwischen separaten „Bildern” des Streulichts 940, die am Lichtdetektor 920 gemacht werden. Bei einigen Implementierungen wird ein Signal von erfassten Licht abgeleitet und an die (in 9 nicht dargestellte) Profildetektionseinheit ausgegeben, um aus dem Signal Information über eine Sequenz von Wellungen 181, 182, 183, ..., und den Barcode, wie beispielsweise in 6 gezeigt, zu extrahieren, den die Wellungen in der Seitenwand 180 bilden, zu extrahieren.
-
Es folgt nun eine Beschreibung der Erfassung von Positionsinformation, die in der Nähe der aktiven Abschnitte 410, 420, 430, 440 eincodiert ist, unter Bezugnahme auf 10, die eine Aufsicht auf das Chipsubstrat mit dem aktiven Abschnitt 440 gemäß einigen Ausführungsformen, wie voranstehend unter Bezug auf 4 beschrieben, darstellt.
-
Bei einigen Implementierungen, wie sie voranstehend unter Bezug auf den Wellungscode beschrieben wurden, der in der Seitenwand 180 gebildet ist, um beispielsweise eine Kennung des Loses zu codieren, zu dem der Ursprungswafer 100 des Chipsubstrats mit dem aktiven Abschnitt 440 gehörte, erfolgt die Erfassung des Wellungscodes mechanisch. Zum Beispiel wird in einem ersten Schritt (A) das Profilometer 500 zur Erfassung der Sequenz von Wellungen 441, 442, 443, ..., und der jeweiligen Wellungsbreite verwendet, um daraus einen ersten Barcode abzuleiten; in einem zweiten Schritt (B) wird das Profilometer 500 dazu verwendet, die Sequenz von Wellungen 446, 447, 448, ..., und die jeweilige Wellungsbreite zu erfassen, um daraus einen zweiten Barcode abzuleiten (siehe 11B), der in der Nähe des aktiven Abschnitts 440 gebildet ist, um die Zeile in der Anordnung zu repräsentieren, die auf dem Ursprungswafer 100 vorgesehen ist, zu dem der aktive Abschnitt 440 gehörte. Bei einigen Implementierungen werden der erste Schritt (A) und der zweite Schritt (B) gleichzeitig durchgeführt. Bei einigen Implementierungen wird der erste Schritt (A) vor oder nach dem zweiten Schritt (B) durchgeführt. Es versteht sich, dass jegliche der voranstehend im Zusammenhang mit der Erfassung von in der Seitenwand des Chipsubstrats 210, 310 ausgebildeten Wellungen beschriebenen Detektionsvorrichtungen und -verfahren auch für die Erfassung von Wellungen eingesetzt werden können, die in der Nähe des aktiven Abschnitts 410, 420, 430, 440 gebildet sind, um das Feld der Anordnung der auf dem Ursprungswafer 100 vorgesehenen aktiven Abschnitte zu codieren.
-
Die 11A und 11b zeigen Barcodes gemäß einigen Ausführungsformen. Ein Beispiel des ersten Barcodes ist in 11A dargestellt. Der erste Barcode repräsentiert die 6-Bit-Sequenz (100111), wie sie beispielhaft unter der Bezugsziffer 106 gezeigt ist. Wie oben im Zusammenhang mit 4 beschrieben, stellt die 6-Bit-Sequenz eine Kennung zur Identifizierung der Spalte in der auf dem Wafer 100 enthaltenen Anordnung dar, zu der der aktive Abschnitt 440 vor dem Abtrennen von dem Wafer 100 gehörte. Insbesondere können bei einigen Ausführungsformen des voranstehend unter Bezug auf 9 beschriebenen Streulichtverfahrens ein Wellungscode, der Information über das Wafer-Los codiert, in dem der Ursprungswafer enthalten war, und ein Wellungscode, der Information über die Position des untersuchten IC-Chipsubstrats auf dem Ursprungswafer codiert, gleichzeitig erfasst werden.
-
Ein Beispiel des zweiten Barcodes ist in 11B dargestellt. Der zweite Barcode stellt die 5-Bit-Sequenz (11100) dar, wie sie beispielsweise unter der Bezugsziffer 107 gezeigt ist. Wie voranstehend unter Bezugnahme auf 4 beschrieben, stellt die 6-Bit-Sequenz eine Kennung zur Identifizierung der Spalte in der Anordnung auf dem Wafer 100 dar, zu der der aktive Abschnitt 440 vor dessen Abtrennung vom Wafer 100 gehört hatte.
-
Wie oben beschrieben könnten auch andere Codes implementiert werden; zum Beispiel ist die Länge der Bitsequenz nicht auf fünf bzw. sechs beschränkt und/oder die Darstellung von Nullen und Einsen könnte beispielsweise auch umgekehrt und/oder in umgekehrter Reihenfolge sein.
-
Nachstehend sind weitere Ausführungsformen, Implementierungen und damit verbundene Effekte offenbart.
-
Die vorliegende Beschreibung beschreibt, in einer Hinsicht gemäß einigen Ausführungsformen, ein Verfahren zur Verwendung bei der Herstellung von IC-Chips. Einige Implementierungen des Verfahrens umfassen die Aufnahme eines Wafers mit einer Vielzahl von integrierten Schaltungen, die in Aktivbereichen darauf vorgesehen sind, welche im vorliegenden Text auch als aktive Abschnitte bezeichnet werden. Das Verfahren umfasst das Versehen der integrierten Schaltungen mit einer Signatur, die im vorliegenden Text auch als Codemuster bezeichnet wird. Bei einigen Ausführungsformen ist das Codemuster auch außerhalb des Aktivbereichs vorgesehen.
-
Bei einigen Ausführungsformen umfasst das Verfahren das Entfernen von Material vom Wafer zur Bildung eines oder mehrerer Trennliniengrabens bzw. gräben, im vorliegenden Text auch als Trennlinien bezeichnet, außerhalb des Aktivbereichs, um die Aktivbereiche voneinander zu trennen. Mindestens ein Effekt dabei kann sein, dass das Codemuster zur Darstellung von Information verwendet werden kann, die spezifisch für den Herstellprozess ist, beispielsweise eine Kennung eines Loses, zu dem der Wafer, vorliegend auch als Ursprungswafer bezeichnet, gehört hatte, und/oder eine Kennung einer Spalte in einer auf dem Ursprungswafer gebildeten Anordnung, in der der Aktivbereich enthalten war, und/oder eine Kennung einer Zeile in der auf dem Ursprungswafer gebildeten Anordnung, in der der Aktivbereich enthalten war.
-
Bei einigen Ausführungsformen des Verfahrens ist das Codemuster auf einer Seitenwand der einen oder mehreren Trennlinie(n) vorgesehen. Bei einigen Ausführungsformen erfolgt das Entfernen des Materials durch anisotropes Ätzen. Bei einigen Implementierungen wird das Material mittels Trockenätzens entfernt. Bei einigen Ausführungsformen handelt es sich bei dem Trockenätzen um reaktives Ionenätzen. Bei einigen Ausführungsformen umfasst das Verfahren während des Entfernens des Materials zur Bildung des Codemusters das Variieren einer Materialentfernungsrate pro Zeiteinheit. Mindestens ein Effekt dabei kann sein, dass durch dieses Variieren ein Signal auf die Entfernungsrate angelegt, d. h. aufmoduliert werden kann, wodurch durch das Signal dargestellte Information in einem Relief, im Vorliegenden auch als Silhouette bezeichnet, codiert werden kann, welches in der Seitenwand als Ergebnis der Materialentfernung geschaffen und/oder gebildet wird. Dementsprechend umfasst bei einigen Implementierungen das Verfahren das Steuern der Materialentfernungsrate derart, dass das Codemuster unterschiedliche Materialentfernungsraten zu unterschiedlichen Zeiten während des Entfernens von Material darstellt. Bei einigen Ausführungsformen stellt das Codemuster Information zu einem Wafer-Los dar, das den Wafer enthält.
-
Bei einigen Ausführungsformen wird ein Laser für die Beschriftung der Seitenwand mit dem Codemuster verwendet. Bei einigen Ausführungsformen wird ein Eindringkörper, insbesondere ein Mikro-Eindringkörper, zum Einprägen des Codemusters auf den Die außerhalb des Aktivbereichs, zum Beispiel auf die Seitenwand, verwendet. Bei einigen Ausführungsformen wird ein Lithographieverfahren zur Bildung des Codemusters auf dem Die außerhalb des Aktivbereichs verwendet, zum Beispiel in oder auf der Seitenwand.
-
Mindestens ein Effekt beim Vorsehen des Codemusters außerhalb des Aktivbereichs kann sein, dass bei der Arbeit mit und/oder der Verarbeitung von Wafern aus verschiedenen Fertigungslosen die Herstellungsvorrichtung unterschiedliche Codemuster bilden kann, wobei die unterschiedlichen Codemuster den verschiedenen Fertigungslosen zugeordnet sind. Somit kann das Codemuster ein Fertigungslos bezeichnen und zur Identifizierung des Ursprungsloses eines gegebenen Dies herangezogen werden. Bei einigen Implementierungen des Verfahrens stellt das Codemuster Information dar, die den Wafer angibt, welcher – aus der Perspektive des Dies – zum Ursprungswafer für diesen Die wird. Bei einigen Implementierungen ist das Codemuster einer Position des Dies auf dem Wafer zugeordnet.
-
Bei einigen Ausführungsformen repräsentiert das Codemuster Information, die mindestens eine Spaltenpositionskoordinate oder eine Zeilenposition in einer Anordnung von auf dem Wafer vorgesehenen Aktivbereichen angibt. Bei einigen Implementierungen sollen die Felder in der Anordnung voneinander getrennt werden und zu IC-Chip-Dies werden. Mindestens ein Effekt dabei kann sein, dass die Position des Dies auf dem Wafer sich auch dann noch identifizieren lässt, wenn der Die bereits von dem Wafer getrennt wurde. Bei einer Implementierung, bei der auf dem Die sowohl das Wafer-Los als auch die Die-Position eincodiert sind, identifiziert diese Information den Die eindeutig als Teil eines bestimmten Wafer-Loses, der an einer Position eines Wafers dieses Loses bearbeitet worden war.
-
Diese Beschreibung beschreibt in einer Hinsicht gemäß einigen Ausführungsformen ein computerlesbares Medium, auf dem Befehle gespeichert sind, deren Ausführung einen Prozessor (z. B. einen Mikroprozessor) dazu veranlassen, Schritte zur Steuerung eines Fertigungswerkzeugs zur Anwendung des voranstehend beschriebenen Verfahrens auszuführen. In einer Hinsicht gemäß einigen Ausführungsformen beschreibt die Beschreibung ein computerlesbares Medium, auf dem Befehle gespeichert sind, bei deren Ausführung ein Prozessor zur Steuerung der Ausführung der folgenden Schritte eines Fertigungswerkzeugs veranlasst wird: Halten eines Wafers umfassend eine Vielzahl von integrierten Schaltungen, die in Aktivbereichen vorgesehen sind; Entfernen von Material vom Wafer zur Bildung eines oder mehrerer Trennliniengrabens bzw. -gräben zwischen Aktivbereichen; und Vorsehen eines Codemusters außerhalb Aktivbereichen.
-
Die Implementierung kann unter Verwendung eines digitalen Speichermediums erfolgen, beispielsweise einer Floppy Disk, einer DVD, einer Blue-Ray, einer CD, eines ROM-, eines PROM-, eines EPROM-, eines EEPROM- oder eines FLASH-Speichers, auf dem elektronisch lesbare Steuersignale gespeichert sind, die für die Durchführung von Verfahrensschritten mit einem programmierbaren Computersystem kooperieren (oder zum Kooperieren fähig sind).
-
Eine Ausführungsform enthält eine Verarbeitungsvorrichtung, zum Beispiel einen Computer, oder einen programmierbaren Logikbaustein, der zur Steuerung der Durchführung eines der hierin beschriebenen Verfahren konfiguriert oder konzipiert ist.
-
Diese Beschreibung beschreibt in einer weiteren Hinsicht gemäß einigen Ausführungsformen eine Herstellungsvorrichtung, im vorliegenden Text auch als Halbleiterherstellungsvorrichtung bezeichnet, die als Werkzeug zur Verwendung bei der Herstellung von Halbleiter-IC-Chips konfiguriert ist. Die Herstellungsvorrichtung ist derart konfiguriert, dass sie einen Wafer in Empfang nimmt und Material von dem Wafer entfernt, um Gräben zwischen Aktivbereichen zu bilden. Die Halbleiterherstellungsvorrichtung ist des Weiteren derart konfiguriert, dass sie Codemuster außerhalb der Aktivbereiche bereitstellt. Bei einigen Ausführungsformen soll das Codemuster auf einer Grabenseitenwand gebildet werden.
-
Bei einigen Ausführungsformen ist die Halbleiterherstellungsvorrichtung derart konfiguriert, dass sie zum Entfernen des Materials einen anisotropen Ätzvorgang durchführt. Bei einigen Implementierungen erfolgt das anisotrope Ätzen mittels Plasmaätzen. Bei einigen Ausführungsformen ist die Halbleiterherstellungsvorrichtung dazu konfiguriert, eine Rate der Materialentfernung pro Zeiteinheit zu variieren. Mindestens ein Effekt dabei kann sein, dass – unter der Voraussetzung einer geeigneten Steuerung des Vorgangs zum Entfernen von Material – das Codemuster dadurch gebildet werden kann. Bei einigen Ausführungsformen ist die Herstellungsvorrichtung derart konfiguriert, dass sie die Rate der Materialentfernung derart steuert, dass ein Codemuster gebildet wird, welches verschiedene Raten der Materialentfernung zu verschiedenen Zeiten während des Entfernens von Material gemäß dem Codemuster reflektiert, um Information zu repräsentieren, die einem Wafer-Los zugeordnet ist, das den einer Verarbeitung durch die Halbleiterherstellungsvorrichtung unterzogenen Wafer enthält.
-
Mindestens ein Effekt dabei kann sein, dass bei der Verarbeitung und/oder Arbeit an Wafern aus verschiedenen Fertigungslosen die Halbleiterherstellungsvorrichtung unterschiedliche Codemuster erzeugen kann, wobei die unterschiedlichen Codemuster den verschiedenen Fertigungslosen zugeordnet sind. Somit kann ein Codemuster einen Hinweis auf ein Fertigungslos geben und zur Identifizierung des Ursprungsloses eines bestimmten IC-Chip-Dies herangezogen werden. Bei einigen Implementierungen wird die von dem Codemuster codierte Information gemäß einem Standard dargestellt. Bei einigen Implementierungen ist der Standard ein SEMI(R)-Standard. Bei einigen Implementierungen wird die Information gemäß einer Vorgabe der SEMI-Publikation „Serial Alphanumeric Marking of the Front Surface of Wafers", beispielsweise dem SEMI M12-0706-Standard, dargestellt. Bei einigen Implementierungen wird im Codemuster codierte Information, zum Beispiel Information, die das Ursprungs-Los kennzeichnet, zu dem das Die-Substrat vor dem Schritt der Zerteilung des Ursprungs-Wafers zu Dies gehört hatte, gemäß einem JEDEC(R)-Standard dargestellt.
-
Bei einigen Ausführungsformen umfasst das Verfahren des Weiteren mindestens eine Dicing-Schritt, wobei Material entfernt wird, um die Trennliniengräben zu vertiefen, bis der Wafer in separate Die-Substrate aufgeteilt ist. Bei einigen Ausführungsformen werden Musterwellungen in einem Seitenwandabschnitt des Dies gebildet, der den Aktivbereich einfasst. Bei einigen Ausführungsformen des Verfahrens, bei dem anisotropes Ätzen zum Aufteilen des Wafers in Die-Substrate zum Einsatz kommt, umfasst das Verfahren das Bilden von Schnittwellungen in der Die-Seitenwand, die ein Die-Substrat unter einem Niveau der integrierten Schaltung auf dem Die-Substrat einfassen. Bei einigen Ausführungsformen weisen die Musterwellungen eine geringere Breite auf als die Schnittwellungen.
-
Bei einigen Implementierungen repräsentiert das Codemuster Information, die einen Hinweis auf den Wafer gibt. Bei einigen Implementierungen ist das Codemuster einer Position des Dies auf dem Wafer zugeordnet. Mindestens ein Effekt dabei kann sein, dass sich eine Position des Dies auf dem Wafer selbst nach Trennung des Dies vom Wafer noch ermitteln lässt. Bei einer Implementierung, bei der beide Informationen, also sowohl Wafer-Los als auch Die-Position, auf dem Die codiert sind, kann zum Die ermittelt werden, dass er Teil eines Wafer-Loses war und an einer Position eines Wafers aus diesem Fertigungslos bearbeitet wurde. Mindestens ein Effekt dabei kann sein, dass bei einer Betriebsstörung eines IC-Chips eine Position des IC-Chip-Dies im Ursprungswafer und/oder das bestimmte Fertigungslos, zu dem der Ursprungswafer gehörte, ermittelt werden können.
-
Diese Beschreibung beschreibt in einer weiteren Hinsicht gemäß einigen Ausführungsformen einen Wafer umfassend eine oder mehrere Trennlinie(n), welche zur Verwendung beim Zerteilen des Wafer in eine Vielzahl von Dies konfiguriert sind, wobei die eine oder mehreren Trennlinie(n) als Graben mit Seitenwänden gebildet sind, und wobei die Seitenwände ein Muster tragen. Bei einigen Implementierungen codiert das Muster Information. Bei einigen Ausführungsformen gibt die Information einen Hinweis auf ein Fertigungslos, zu dem der Wafer während der Verarbeitung des Wafers gehörte. Bei einigen Ausführungsformen gibt die Information einen Hinweis auf eine Position des Dies auf dem Wafer während der Verarbeitung des Wafers.
-
In einer weiteren Hinsicht gemäß einigen Ausführungsformen beschreibt die Beschreibung einen integrierten Schaltungs-(IC)Chip, welcher eine integrierte Schaltung umfasst und von einem Ursprungswafer stammt, der eine Vielzahl derselben integrierten Schaltungen enthielt, wobei der IC-Die ein Muster umfasst, das mindestens einen Code einer Gruppe von Codes repräsentiert, bestehend aus: einem Code, der einem Los zugeordnet ist, das den Ursprungswafer enthielt, einen Code, der eindeutig eine Position des IC-Dies auf dem Ursprungswafer identifiziert, einen Code, der eindeutig eine Reihe identifiziert, in der der IC-Die in einer Anordnung identischer integrierter Schaltungen auf dem Ursprungswafer enthalten war, einen Code, der eindeutig eine Spalte identifiziert, in der der IC-Die in der Anordnung identischer IC-Schaltungen auf dem Ursprungswafer enthalten war, einen Code, der eindeutig eine Entfernung der Position des IC-Dies von einer Mitte des Ursprungswafers identifiziert, und einen Code, der eindeutig einen Drehwinkel der Position des IC-Dies auf dem Ursprungswafer identifiziert.
-
In einer Hinsicht gemäß einigen Ausführungsformen wird vorliegend eine Lithographiemaske zur Verwendung in einem Herstellungsverfahren zur Herstellung einer Vielzahl integrierter Schaltungssubstrate mit gleicher integrierter Schaltung auf einem Wafer offenbart, wobei die Maske derart konfiguriert ist, dass jeder IC-Chip mit einem Muster versehen wird, das mindestens einen Code einer Gruppe von Codes repräsentiert, bestehend aus: einem Code, der einem Los zugeordnet ist, das den Ursprungswafer enthielt, einem Code, der eindeutig eine Position des IC-Dies auf dem Ursprungswafer identifiziert, einem Code, der eindeutig eine Reihe identifiziert, in der der IC-Die in einer Anordnung identischer integrierter Schaltungen auf dem Ursprungswafer enthalten war, einem Code, der eindeutig eine Spalte identifiziert, in der der IC-Die in der Anordnung identischer IC-Schaltungen auf dem Ursprungswafer enthalten war, einem Code, der eindeutig eine Entfernung der Position des IC-Dies von einer Mitte des Ursprungswafers identifiziert, und einem Code, der eindeutig einen Drehwinkel der Position des IC-Dies auf dem Ursprungswafer identifiziert.
-
In einer weiteren Hinsicht gemäß einigen Ausführungsformen beschreibt die Beschreibung einen IC-Chip mit einem Substrat, das von einem Ursprungswafer stammte, wobei das Substrat eine integrierte Schaltung und ein Codemuster enthält, das einem Fertigungslos zugeordnet ist, welches den Ursprungswafer enthielt.
-
Es versteht sich, dass die Merkmale der hierin verschiedenen beschriebenen Ausführungsformen auch miteinander kombiniert werden können, soweit nicht ausdrücklich etwas anderes vermerkt ist.
-
Obwohl hierin spezifische Ausführungsformen dargestellt und beschrieben wurden, versteht es sich für den Durchschnittsfachmann auf dem Gebiet, dass eine Vielzahl von alternativen und/oder gleichwertigen Implementierungen anstelle der spezifischen dargestellten und beschriebenen Ausführungsformen verwendet werden können, ohne dabei vom Umfang der vorliegenden Erfindung abzuweichen. Die Anmeldung soll jedwede Adaptionen oder Variationen der hierin erläuterten Ausführungsformen abdecken.
-
Andere Umsetzungen und Kombinationen der voranstehend offenbarten Konzepte werden ebenfalls als im Umfang der Offenbarung liegend betrachtet. Die Offenbarung beinhaltet alle derartigen Modifikationen und Änderungen und ist nur durch den Umfang der nachstehenden Ansprüche begrenzt. Insbesondere im Hinblick auf die verschiedenen Funktionen, die die voranstehend beschriebenen Komponenten (z. B. Elemente und/oder Mittel) erfüllen, sollen die zur Beschreibung dieser Komponenten verwendeten Begriffe – soweit nichts anderes angegeben ist – auch jedweder Komponente entsprechen, die die angegebene Funktion der beschriebenen Komponente erfüllt (z. B. die funktional gleichwertig ist), auch wenn sie der offenbarten Struktur, die die Funktion in den hierin dargestellten beispielhaften Implementierungen der Offenbarung erfüllt, vom Aufbau her nicht gleichwertig ist.
-
Obwohl ein bestimmtes Merkmal der Offenbarung möglicherweise bezüglich nur einer von mehreren Implementierungen offenbart wurde, kann dieses Merkmal auch mit einem oder mehreren anderen Merkmal(en) der anderen Implementierungen kombiniert werden, wie es für eine gegebene oder bestimmte Anwendung erwünscht und vorteilhaft sein kann.
-
Diese Erfindung soll nur durch die Ansprüche und deren Äquivalente beschränkt sein.
-
Bei den hierin erörterten beispielhaften Implementierungen/Ausführungsformen können diverse Komponenten beieinander angeordnet sein; es versteht sich jedoch, dass die Komponenten der Anordnungen zu einer oder mehreren Vorrichtungen kombiniert werden können.
-
Die vorliegenden Implementierungen werden anhand beispielhafter Ausführungsformen beschrieben. Es versteht sich jedoch, dass einzelne Aspekte der Implementierungen separat beansprucht werden können, und dass eines oder mehrere der Merkmale der verschiedenen Ausführungsformen kombiniert werden können.
-
In einigen Fällen wurden wohlbekannte Merkmale aus Gründen der Klarheit der Beschreibung der beispielhaften Implementierungen weggelassen oder vereinfacht.
-
Bei der voranstehenden Beschreibung beispielhafter Implementierungen wurden für die Zwecke der Erläuterung spezifische Zahlen, Materialkonfigurationen und andere Einzelheiten angegeben, um die beanspruchte Erfindung besser zu erläutern. Für den Fachmann auf dem Gebiet ist es jedoch offensichtlich, dass die beanspruchte Erfindung auch unter Verwendung anderer Details als der hierin beschriebenen beispielhaften praktisch umgesetzt werden kann.
-
Die Erfinder haben die beschriebenen beispielhaften Ausführungsformen/Implementierungen vorwiegend als Beispiele gedacht. Es liegt nicht in der Absicht der Erfinder, dass der Umfang der angehängten Ansprüche durch diese beispielhaften Ausführungsformen/Implementierungen eingeschränkt werden soll. Vielmehr ist es Absicht der Erfinder, dass die beanspruchte Erfindung auch auf andere Art und Weise ausgeführt und implementiert werden kann, in Verbindung mit anderen aktuellen oder künftigen Technologien.
-
Der hier verwendete Begriff „beispielhaft” hat die Bedeutung „als Beispiel, Fall oder zur Veranschaulichung dienend”. Jedweder Aspekt oder Design, der bzw. das hierin als „beispielhaft” bezeichnet wird, ist nicht unbedingt als bevorzugt oder vorteilhaft gegenüber anderen Aspekten oder Designs auszulegen. Vielmehr sollen durch die Verwendung des Begriffes „beispielhaft” Konzepte und Techniken auf konkrete Art und Weise präsentiert werden. Der Begriff „Techniken” kann sich beispielsweise auf ein oder mehrere Gerät(e), Vorrichtung(en), System(e), Verfahren, Herstellungsartikel und/oder computerlesbare Befehle beziehen, wie es durch den hierin beschriebenen Kontext angegeben ist.
-
Der hier verwendete Begriff „oder” soll eher ein inklusives „oder” als ein exklusives „oder” bezeichnen. Das heißt, soweit nicht ausdrücklich anderweitig angegeben oder aus dem Kontext eindeutig erkennbar, soll „X verwendet A oder B” jedwede der natürlicherweise inklusiven Möglichkeiten bedeuten. Das heißt, für „X verwendet A”; „X verwendet B”, oder „X verwendet sowohl A als auch B„ soll in allen voranstehenden Fällen „X verwendet A oder B” genügen.
-
Der hierin verwendeten Artikel „ein/e” sollen allgemein „ein oder mehrere” bezeichnen, soweit nicht ausdrücklich etwas anderes angegeben ist, oder aus dem Kontext eindeutig hervorgeht, dass sich der Artikel auf die Singularform bezieht.
-
Die Reihenfolge, in der die Ausführungsformen/Implementierungen und Verfahren/Prozesse beschrieben sind, soll nicht als Einschränkung ausgelegt werden, und die beschriebenen Implementierungen und Prozesse können in jedweder Anzahl kombiniert werden.
-
Die hier verwendeten Begriffe „gekoppelt” und „verbunden” wurden möglicherweise dazu verwendet, um zu beschreiben, wie diverse Elemente miteinander verbunden sind. Soweit nicht ausdrücklich anderweitig angegeben oder zumindest angedeutet ist, kann eine derartige Verbindung verschiedener Elemente entweder direkt oder indirekt sein.
-
Die hier verwendeten Begriffe „hat”, „beinhaltet”, „weist auf”, „mit” oder Varianten davon sowie ähnliche Begriffe sind offene Begriffe, die als inklusiv zu betrachten sind. Diese Begriffe bezeichnen das Vorhandensein genannter Elemente oder Merkmale, schließen jedoch weitere Elemente oder Merkmale nicht aus.
-
Die hier verwendeten Richtungsbezeichnungen wie „oben”, „unten”, „vorne”, „hinten”, „vorder”, „hinter” usw. werden in Bezug auf die Ausrichtung der jeweils beschriebenen Zeichnung(en) verwendet.
-
Die hier verwendeten Begriffe wie „erste/r”, „zweite/r” und dergleichen werden ebenfalls zur Beschreibung verschiedener Elemente, Bereiche, Abschnitte usw. verwendet und sind ebenfalls nicht als Einschränkung gedacht.
-
Der hier verwendete Ausdruck „Information, die X zugeordnet ist” und der Ausdruck „Information, die einen Hinweis auf X gibt” werden als Synonyme verwendet, die bedeuten, dass die Information zur Bestimmung von X verwendet werden kann. Bei einigen Ausführungsformen ist X selbst die Information, bei einigen Ausführungsformen kann unter Verwendung der Information X abgeleitet werden. Wenn beispielsweise ein Codemuster die Information repräsentieren soll, ist die Kenntnis einer Regel, wie die Information zur Bildung des Codemusters codiert ist, zur Ableitung von X erforderlich.
-
ZITATE ENTHALTEN IN DER BESCHREIBUNG
-
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
-
Zitierte Nicht-Patentliteratur
-
- SEMI-Publikation „Serial Alphanumeric Marking of the Front Surface of Wafers” [0081]
- SEMI M12-0706-Standard [0081]
