DE102015116092B4 - Verfahren zum Herstellen eines optoelektronischen Bauelements - Google Patents

Verfahren zum Herstellen eines optoelektronischen Bauelements Download PDF

Info

Publication number
DE102015116092B4
DE102015116092B4 DE102015116092.7A DE102015116092A DE102015116092B4 DE 102015116092 B4 DE102015116092 B4 DE 102015116092B4 DE 102015116092 A DE102015116092 A DE 102015116092A DE 102015116092 B4 DE102015116092 B4 DE 102015116092B4
Authority
DE
Germany
Prior art keywords
carrier
metallization
semiconductor chip
optoelectronic semiconductor
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015116092.7A
Other languages
English (en)
Other versions
DE102015116092A1 (de
Inventor
Christoph Walter
Roland Enzmann
Markus Horn
Jan Seidenfaden
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102015116092.7A priority Critical patent/DE102015116092B4/de
Priority to JP2018514853A priority patent/JP6779283B2/ja
Priority to US15/761,585 priority patent/US10454240B2/en
Priority to PCT/EP2016/071847 priority patent/WO2017050636A1/de
Publication of DE102015116092A1 publication Critical patent/DE102015116092A1/de
Application granted granted Critical
Publication of DE102015116092B4 publication Critical patent/DE102015116092B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02375—Positioning of the laser chips
    • H01S5/0238—Positioning of the laser chips using marks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H01S5/02461—Structure or details of the laser chip to manipulate the heat flow, e.g. passive layers in the chip with a low heat conductivity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0075—Processes relating to semiconductor body packages relating to heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)
  • Led Device Packages (AREA)

Abstract

Verfahren zum Herstellen eines optoelektronischen Bauelements (100) mit den folgenden Schritten:
- Bereitstellen eines Trägers (200) mit einer Oberseite (201) ;
- Anlegen eines gegenüber einem Montagebereich (210) der Oberseite (201) vertieften Bereichs (220) an der Oberseite (201) des Trägers (200), wobei zwischen dem Montagebereich (210) und dem vertieften Bereich (220) eine Stufe (230) ausgebildet wird;
- Anordnen einer sich über den Montagebereich (210) und den vertieften Bereich (220) erstreckenden Metallisierung (250) an der Oberseite (201) des Trägers (200);
- Anlegen einer Trennspur (270) in der Metallisierung (250), wobei die Metallisierung (250) in dem Montagebereich (210) zumindest abschnittsweise vollständig durchtrennt wird und in dem vertieften Bereich (220) zumindest nicht vollständig durchtrennt wird;
- Anordnen eines optoelektronischen Halbleiterchips (110) über dem Montagebereich (210) der Oberseite (201), wobei der optoelektronische Halbleiterchip (110) an der Trennspur (270) ausgerichtet wird.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen eines optoelektronischen Bauelements gemäß Patentanspruch 1.
  • Es ist bekannt, Laserchips derart auf Trägern anzuordnen, dass eine Emissionsfacette des Laserchips über eine Außenkante des Trägers übersteht. Hierdurch kann eine unerwünschte Kontamination der Emissionsfacette mit Lot verhindert werden. Der Überstand darf dabei allerdings nicht zu groß gewählt werden, um eine ausreichende Kühlung des Laserchips zu gewährleisten. Eine zuverlässige Platzierung des Laserchips bei automatisierter Chipmontage hat sich als schwierig erwiesen.
  • Eine Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zum Herstellen eines optoelektronischen Bauelements anzugeben. Diese Aufgabe wird durch ein Verfahren mit den Merkmalen des Anspruchs 1 gelöst. In den abhängigen Ansprüchen sind verschiedene Weiterbildungen angegeben.
  • Ein Verfahren zum Herstellen eines optoelektronischen Bauelements umfasst Schritte zum Bereitstellen eines Trägers mit einer Oberseite, zum Anlegen eines gegenüber einem Montagebereich der Oberseite vertieften Bereichs an der Oberseite des Trägers, wobei zwischen dem Montagebereich und dem vertieften Bereich eine Stufe ausgebildet wird, zum Anordnen einer sich über den Montagebereich und den vertieften Bereich erstreckenden Metallisierung an der Oberseite des Trägers, zum Anlegen einer Trennspur in der Metallisierung, wobei die Metallisierung in dem Montagebereich zumindest abschnittsweise vollständig durchtrennt wird und in dem vertieften Bereich zumindest nicht vollständig durchtrennt wird, und zum Anordnen eines optoelektronischen Halbleiterchips über dem Montagebereich der Oberseite, wobei der optoelektronische Halbleiterchip an der Trennspur ausgerichtet wird.
  • Vorteilhafterweise ergibt sich bei diesem Verfahren ein deutlicher optischer Kontrast zwischen dem im Bereich der Trennspur im Montagebereich freigelegten Material des Trägers und der im Bereich der Trennspur im vertieften Bereich nicht vollständig durchtrennten Metallisierung. Dadurch wird eine kontrastreiche Justagemarkierung gebildet. Diese erlaubt eine zuverlässige automatisierte Positionierung des optoelektronischen Halbleiterchips über dem Montagebereich der Oberseite des Trägers.
  • In einer Ausführungsform des Verfahrens wird der optoelektronische Halbleiterchip über die Stufe überstehend angeordnet. Vorteilhafterweise wird dadurch ein Risiko reduziert, dass der überstehend angeordnete Teil des optoelektronischen Halbleiterchips während des Anordnens des optoelektronischen Halbleiterchips über dem Montagebereich der Oberseite des Trägers durch ein zum Verbinden des optoelektronischen Halbleiterchips mit dem Träger verwendetes Verbindungsmaterial kontaminiert wird.
  • In einer Ausführungsform des Verfahrens umfasst das Ausrichten an der Trennspur ein optisches Erfassen einer Position einer Grenze zwischen der zumindest abschnittsweise vollständig durchtrennten Metallisierung im Montagebereich und der zumindest nicht vollständig durchtrennten Metallisierung im vertieften Bereich. Vorteilhafterweise entsteht bei diesem Verfahren zwischen dem im Bereich der zumindest abschnittsweise vollständig durchtrennten Metallisierung im Montagebereich freigelegten Material des Trägers und der zumindest nicht vollständig durchtrennten Metallisierung im vertieften Bereich ein ausgeprägter optischer Kontrast, der sich zuverlässig automatisiert erfassen lässt, beispielsweise mittels eines optischen Bilderkennungssystems. Dadurch lässt sich die Position der Grenze präzise erfassen. Gleichzeitig ist die Position dieser Grenze durch die Trennspur präzise festgelegt, sodass insgesamt eine präzise Ausrichtung des optoelektronischen Halbleiterchips mit nur geringen Ungenauigkeiten ermöglicht wird.
  • In einer Ausführungsform des Verfahrens wird die Trennspur geradlinig und senkrecht zur Stufe angelegt. Vorteilhafterweise wird dadurch eine besonders einfache und genaue Ausrichtung des optoelektronischen Halbleiterchips ermöglicht. Außerdem ist ein geradliniges Anlegen der Trennspur vorteilhafterweise besonders einfach möglich.
  • In einer Ausführungsform des Verfahrens wird der Träger in einem Trägerverbund bereitgestellt. Nach dem Anlegen der Trennspur wird der Trägerverbund zerteilt, um den Träger zu vereinzeln. Dabei wird durch das Zerteilen eine Außenkante des Trägers gebildet. Der vertiefte Bereich grenzt so an die Außenkante an, dass die Stufe parallel zu der Außenkante orientiert ist. Vorteilhafterweise ermöglicht das Verfahren dadurch eine parallele Herstellung einer Mehrzahl von Trägern in gemeinsamen Arbeitsgängen. Dadurch werden die Herstellungskosten pro Träger und die zur Herstellung eines Trägers benötigte Zeit reduziert. Ein weiterer Vorteil besteht darin, dass sich die an dem Trägerverbund vorgenommenen Prozessschritte wegen der größeren Abmessungen des Trägerverbunds einfacher und mit höherer Genauigkeit durchführen lassen. Der an die Außenkante des Trägers angrenzende vertiefte Bereich stellt vorteilhafterweise sicher, dass der Träger an seiner Oberseite im Bereich der Außenkante keine Grate aufweist, die eine präzise Ausrichtung und Montage des optoelektronischen Halbleiterchips erschweren oder verhindern.
  • In einer Ausführungsform des Verfahrens erfolgt das Anlegen der Trennspur durch Sägen oder mittels eines Lasers. Vorteilhafterweise ermöglichen diese Verfahren ein schnelles, einfaches und reproduzierbares Anlegen der Trennspur mit präzise festgelegter Spurtiefe und Spurbreite.
  • In einer Ausführungsform des Verfahrens wird die Trennspur so angelegt, dass die Metallisierung im vertieften Bereich nicht durchtrennt wird. Vorteilhafterweise wird dadurch ein besonders deutlicher Kontrast zwischen der im Montagebereich zumindest abschnittsweise vollständig durchtrennten Metallisierung und der im vertieften Bereich nicht durchtrennten Metallisierung an der Trennspur erzielt.
  • In einer Ausführungsform des Verfahrens wird vor dem Anordnen des optoelektronischen Halbleiterchips ein Lot auf der Metallisierung auf dem Montagebereich der Oberseite angeordnet. Dann wird der optoelektronische Halbleiterchip auf dem Lot angeordnet. Das Lot kann dabei zur mechanischen Befestigung des optoelektronischen Halbleiterchips und zur elektrischen Kontaktierung des optoelektronischen Halbleiterchips dienen.
  • In einer Ausführungsform des Verfahrens ist der optoelektronische Halbleiterchip ein Laserchip. Das optoelektronische Bauelement ist dann ein Laserbauelement.
  • In einer Ausführungsform des Verfahrens wird der Laserchip derart angeordnet, dass eine Emissionsfacette des Laserchips über die Stufe übersteht. Vorteilhafterweise wird dadurch sichergestellt, dass während des Anordnens des Laserchips über dem Montagebereich der Oberseite des Trägers kein zur Befestigung des Laserchips verwendetes Verbindungsmaterial, beispielsweise Lot, auf die Emissionsfacette des Laserchips gelangt.
  • In einer Ausführungsform des Verfahrens wird ein Anodenkontakt des Laserchips der Oberseite des Trägers zugewandt. Ein Emissionsbereich des Laserchips kann dadurch besonders nahe an der Oberseite des Trägers angeordnet sein, wodurch eine wirksame Kühlung des Laserchips erreicht werden kann.
  • Die oben beschriebenen Eigenschaften, Merkmale und Vorteile dieser Erfindung sowie die Art und Weise, wie diese erreicht werden, werden klarer und deutlicher verständlich im Zusammenhang mit der folgenden Beschreibung der Ausführungsbeispiele, die im Zusammenhang mit den Zeichnungen näher erläutert werden. Dabei zeigen in jeweils schematisierter Darstellung
    • 1 eine Aufsicht auf eine Oberseite eines in einem Trägerverbund angeordneten Trägers;
    • 2 eine geschnittene Seitenansicht des Trägers; und
    • 3 eine geschnittene Seitenansicht eines den Träger und einen optoelektronischen Halbleiterchip umfassenden optoelektronischen Bauelements.
  • 1 zeigt in schematischer Darstellung eine Aufsicht auf einen Träger 200. 2 zeigt eine geschnittene Seitenansicht des Trägers 200. Die Schnittebene, an der der Träger 200 in der Darstellung der 2 geschnitten ist, ist in 1 eingezeichnet. Der Träger 200 kann auch Submount bezeichnet werden.
  • Der Träger 200 ist als im Wesentlichen flache Scheibe mit einer Oberseite 201 ausgebildet. Der Träger 200 kann ein elektrisch isolierendes Material aufweisen, beispielsweise Silizium oder eine Keramik.
  • Der Träger 200 kann in einem Trägerverbund 300 bereitgestellt werden. Der Trägerverbund 300 ist in der Darstellung der 1 angedeutet. Der Trägerverbund 300 umfasst eine Mehrzahl gleichartiger Träger 200, die in einer Ebene nebeneinander angeordnet und einstückig zusammenhängend miteinander verbunden sind. Die einzelnen Träger 200 können beispielsweise jeweils eine rechteckige Form aufweisen und in dem Trägerverbund 300 in einem Rechteckgitter angeordnet sein.
  • Der Trägerverbund 300 ermöglicht eine parallele Herstellung einer Mehrzahl von Trägern 200 in gemeinsamen Arbeitsgängen.
  • Erst nach Abschluss der gemeinsamen Bearbeitungsschritte werden die einzelnen Träger 200 vereinzelt, indem der Trägerverbund 300 entlang von Trennebenen 310 zerteilt wird. Das Zerteilen des Trägerverbunds 300 entlang der Trennebenen 310 kann beispielsweise durch einen Sägeprozess erfolgen.
  • Die Oberseite 201 des Trägers 200 umfasst einen Montagebereich 210 und einen gegenüber dem Montagebereich 210 vertieften Bereich 220. An der Grenze zwischen dem vertieften Bereich 220 und dem Montagebereich 210 ist eine Stufe 230 gebildet, an der sich die Höhe der Oberseite 201 des Trägers 200 ändert.
  • Der vertiefte Bereich 220 der Oberseite 201 des Trägers 200 ist so angeordnet, dass der vertiefte Bereich 220 nach dem Zerteilen des Trägerverbunds 300 entlang der Trennebenen 310 an eine an einer Trennebene ausgebildete Außenkante 240 des Trägers 200 angrenzt. Dies bedeutet, dass der vertiefte Bereich 220 in einem Randbereich der Oberseite 201 des Trägers 200 angeordnet ist. Es ist zweckmäßig, wenn sowohl die an der Trennebene 310 gebildete Außenkante 240 des Trägers 200 als auch die zwischen dem vertieften Bereich 220 und dem Montagebereich 210 gebildete Stufe 230 geradlinig verlaufen und parallel zueinander orientiert sind.
  • Der vertiefte Bereich 220 kann durch Bearbeiten der Oberseite 201 des Trägers 200 angelegt worden sein, indem in dem vertieften Bereich 220 ein Teil des Materials des Trägers 200 entfernt worden ist, beispielsweise mittels eines Ätzverfahrens oder mittels eines Trennverfahrens, etwa eines Sägeverfahrens. Dabei können gleichzeitig die vertieften Bereiche 220 mehrerer Träger 200 des Trägerverbunds 300 angelegt worden sein. Es können auch mehrere vertiefte Bereiche 220 pro Träger 200 angelegt worden sein, beispielsweise an einander gegenüberliegenden Außenkanten des jeweiligen Trägers 200, wie im Beispiel der 1 und 2 dargestellt.
  • Nach dem Anlegen des vertieften Bereichs 220 ist eine Metallisierung 250 an der Oberseite 201 des Trägers 200 angeordnet worden. Die Metallisierung 250 erstreckt sich sowohl über den vertieften Bereich 220 als auch über den Montagebereich 210 der Oberseite 201 des Trägers 200. Die Metallisierung 250 kann beispielsweise Titan, Platin und/oder Gold aufweisen. Die Metallisierung 250 weist eine senkrecht zur Oberseite 201 des Trägers 200 bemessene Dicke auf, die geringer als die Tiefe des vertieften Bereichs 220 ist. Beispielsweise kann die Metallisierung 250 eine Dicke von 1 µm aufweisen.
  • Nach dem Anordnen der Metallisierung 250 an der Oberseite 201 des Trägers 200 ist eine Trennspur 270 in der Metallisierung 250 an der Oberseite 201 des Trägers 200 angelegt worden. Die Trennspur 270 ist geradlinig ausgebildet und erstreckt sich senkrecht zu der Stufe 230 zwischen dem vertieften Bereich 220 und dem Montagebereich 210 und damit auch senkrecht zu der während des Zerteilens des Trägerverbunds 300 gebildeten Außenkante 240 des Trägers 200. Dabei erstreckt sich die Trennspur 270 sowohl über den Montagebereich 210 als auch über den vertieften Bereich 220 der Oberseite 201 des Trägers 200.
  • Im Montagebereich 210 der Oberseite 201 des Trägers 200 ist die Metallisierung 250 im Bereich der Trennspur 270 zumindest abschnittsweise vollständig durchtrennt, sodass im Bereich der Trennspur 270 im Montagebereich 210 das Material des Trägers 200 zumindest teilweise freigelegt ist. Im vertieften Bereich 220 der Oberseite 201 des Trägers 200 ist die Metallisierung 250 in der Trennspur 270 dagegen zumindest nicht vollständig durchtrennt. Somit ist im vertieften Bereich 220 der Oberseite 201 des Trägers 200 im Bereich der Trennspur 270 das Material des Trägers 200 nicht freigelegt, sondern weiter durch die Metallisierung 250 bedeckt. Es ist möglich, die Trennspur 270 so anzulegen, dass die Metallisierung 250 im vertieften Bereich 220 der Oberseite 201 des Trägers 200 überhaupt nicht durch die Trennspur 270 durchtrennt wird. Die Trennspur 270 weist damit in zur Oberseite 201 des Trägers 200 senkrechte Richtung zweckmäßigerweise eine Tiefe auf, die größer als die Dicke der Metallisierung 250 ist, jedoch geringer als die Summe aus der Dicke der Metallisierung 250 und der Tiefe, um die der vertiefte Bereich 220 gegenüber dem Montagebereich 210 vertieft ist. Die Trennspur 270 kann beispielsweise eine Tiefe von einigen µm aufweisen.
  • Die Trennspur 270 kann beispielsweise durch Sägen oder mittels eines Lasers angelegt worden sein. Falls die Trennspur 270 durch Sägen angelegt worden ist, so kann die Trennspur 270 auch als Sägespur bezeichnet werden.
  • Es ist möglich, die Trennspur 270 in gemeinsamen Bearbeitungsschritten für alle Träger 200 des Trägerverbunds 300 anzulegen.
  • Im in 1 und 2 gezeigten Beispiel ist ein Lot 260 auf der Metallisierung 250 an der Oberseite 201 des Trägers 200 angeordnet worden. Das Anordnen des Lots 260 kann vor oder nach dem Anlegen der Trennspur 270 erfolgt sein. Das Lot 260 erstreckt sich über einen Teil des Montagebereichs 210 der Oberseite 201 des Trägers 200 und kann sich auch über einen Teil des vertieften Bereichs 220 der Oberseite 201 des Trägers 200 erstrecken. Das Lot 260 erstreckt sich jedoch nicht über jenen Teil der Oberseite 201 des Trägers 200, in dem die Trennspur 270 verläuft. Auf das Anordnen des Lots 260 kann verzichtet werden, wenn der nachfolgend über der Oberseite 201 des Trägers 200 angeordnete optoelektronische Halbleiterchip auf andere Weise befestigt und elektrisch kontaktiert wird.
  • 3 zeigt eine schematische geschnittene Seitenansicht des Trägers 200 in einem der Darstellung der 1 und 2 zeitlich nachfolgenden Bearbeitungsstand.
  • Über der Oberseite 201 des Trägers 200 ist ein optoelektronischer Halbleiterchip 110 angeordnet worden. Der Träger 200 und der optoelektronische Halbleiterchip 110 bilden gemeinsam ein optoelektronisches Bauelement 100. Der optoelektronische Halbleiterchip 110 kann beispielsweise ein Laserchip sein. In diesem Fall ist das optoelektronische Bauelement 100 ein Laserbauelement.
  • Der optoelektronische Halbleiterchip 110 ist über dem Montagebereich 210 der Oberseite 201 des Trägers 200 angeordnet worden. Dabei wurde der optoelektronische Halbleiterchip 110 an der Trennspur 270 ausgerichtet, um die Position und/oder Orientierung des optoelektronischen Halbleiterchips 110 an der Oberseite 201 des Trägers 200 festzulegen.
  • Zum Ausrichten des optoelektronischen Halbleiterchips 110 relativ zu der Trennspur 270 wurde die Position einer Grenze 280 zwischen der zumindest abschnittsweise vollständig durchtrennten Metallisierung 250 im Montagebereich 210 und der zumindest nicht vollständig durchtrennten Metallisierung 250 im vertieften Bereich 220 der Oberseite 201 des Trägers 200 erfasst. Diese Erfassung kann beispielsweise optisch erfolgt sein, beispielsweise mittels einer Kamera. An der Grenze 280 zwischen der zumindest abschnittsweise vollständig durchtrennten Metallisierung 250 im Montagebereich 210 und der zumindest nicht vollständig durchtrennten Metallisierung 250 im vertieften Bereich 220 ist ein optisch deutlich erkennbarer Kontrast zwischen der Metallisierung 250 und dem freigelegten Material des Trägers 200 gebildet, der sich gut für eine optische Erfassung eignet und dessen Position relativ zu der Stufe 230 an der Oberseite 201 des Trägers 200 präzise festgelegt ist.
  • Der optoelektronische Halbleiterchip 110 ist so über der Oberseite 201 des Trägers 200 angeordnet worden, dass er über die Stufe 230 übersteht. Die Länge des Überstands konnte durch die Ausrichtung an der Trennspur 270, insbesondere durch die Ausrichtung an der Grenze 280, präzise festgelegt werden.
  • Der optoelektronische Halbleiterchip 110 weist eine Oberseite 111 und eine der Oberseite 111 gegenüberliegende Unterseite 112 auf. Der optoelektronische Halbleiterchip 110 wurde derart über der Oberseite 201 des Trägers 200 angeordnet, dass die Oberseite 111 des optoelektronischen Halbleiterchips 110 der Oberseite 201 des Trägers 200 zugewandt ist. Der optoelektronische Halbleiterchip 110 ist auf dem im Montagebereich 210 der Oberseite 201 des Trägers 200 angeordneten Lot 260 angeordnet und mittels des Lots 260 befestigt. Es ist möglich, auf das Anordnen des Lots 260 an der Oberseite 201 des Trägers 200 zu verzichten und stattdessen beispielsweise ein Lot an der Oberseite 111 des optoelektronischen Halbleiterchips 110 anzuordnen, bevor dieser über der Oberseite 201 des Trägers 200 angeordnet wird. Anstelle des Lots 260 kann zur Befestigung des optoelektronischen Halbleiterchips 110 auch ein Kleber, beispielsweise ein elektrisch leitender Kleber, oder ein anderes Befestigungsmaterial verwendet werden.
  • An der Oberseite 111 des optoelektronischen Halbleiterchips 110 kann ein elektrischer Kontakt des optoelektronischen Halbleiterchips 110 ausgebildet sein, beispielsweise ein Anodenkontakt 120. Der Anodenkontakt 120 ist in diesem Fall mittels des Lots 260 elektrisch leitend mit der Metallisierung 250 des Trägers 200 verbunden. Dies ermöglicht es, den optoelektronischen Halbleiterchip 110 über die Metallisierung 250 elektrisch anzusteuern.
  • Falls es sich bei dem optoelektronischen Halbleiterchip 110 um einen Laserchip handelt, so bildet die über die Stufe 230 zwischen dem vertieften Bereich 220 und dem Montagebereich 210 an der Oberseite 201 des Trägers 200 überstehende Seitenfläche des optoelektronischen Halbleiterchips 110 eine Emissionsfacette 130 des optoelektronischen Halbleiterchips 110. Im Betrieb des optoelektronischen Halbleiterchips 110 emittiert dieser einen Laserstrahl an der Emissionsfacette 130 in zur Emissionsfacette 130 senkrechte Richtung. Dabei kann der Austrittspunkt des Laserstrahls nahe an der Oberseite 111 des optoelektronischen Halbleiterchips 110 liegen.
  • Durch den Überstand der Emissionsfacette 130 über die Stufe 230 an der Oberseite 201 des Trägers 200 wird verhindert, dass während der Befestigung des optoelektronischen Halbleiterchips 110 an der Oberseite 201 des Trägers 200 Lot 260 zur Emissionsfacette 130 gelangt und diese kontaminiert. Der an der Oberseite 201 des Trägers 200 angelegte vertiefte Bereich 220 stellt sicher, dass im Bereich der Stufe 230 keine während des Zerteilens des Trägerverbunds 300 an der Außenkante 240 des Trägers 200 gebildeten Grate vorhanden sind, die die Befestigung und Ausrichtung des optoelektronischen Halbleiterchips 110 beeinträchtigen könnten.
  • Die Erfindung wurde anhand der bevorzugten Ausführungsbeispiele näher illustriert und beschrieben. Dennoch ist die Erfindung nicht auf die offenbarten Beispiele eingeschränkt. Vielmehr können hieraus andere Variationen vom Fachmann abgeleitet werden, ohne den Schutzumfang der Erfindung zu verlassen.
  • Bezugszeichenliste
    • 100
    optoelektronisches Bauelement
    110
    optoelektronischer Halbleiterchip
    111
    Oberseite
    112
    Unterseite
    120
    Anodenkontakt
    130
    Emissionsfacette
    200
    Träger
    201
    Oberseite
    210
    Montagebereich
    220
    vertiefter Bereich
    230
    Stufe
    240
    Außenkante
    250
    Metallisierung
    260
    Lot
    270
    Trennspur
    280
    Grenze
    300
    Trägerverbund
    310
    Trennebene

Claims (11)

  1. Verfahren zum Herstellen eines optoelektronischen Bauelements (100) mit den folgenden Schritten: - Bereitstellen eines Trägers (200) mit einer Oberseite (201) ; - Anlegen eines gegenüber einem Montagebereich (210) der Oberseite (201) vertieften Bereichs (220) an der Oberseite (201) des Trägers (200), wobei zwischen dem Montagebereich (210) und dem vertieften Bereich (220) eine Stufe (230) ausgebildet wird; - Anordnen einer sich über den Montagebereich (210) und den vertieften Bereich (220) erstreckenden Metallisierung (250) an der Oberseite (201) des Trägers (200); - Anlegen einer Trennspur (270) in der Metallisierung (250), wobei die Metallisierung (250) in dem Montagebereich (210) zumindest abschnittsweise vollständig durchtrennt wird und in dem vertieften Bereich (220) zumindest nicht vollständig durchtrennt wird; - Anordnen eines optoelektronischen Halbleiterchips (110) über dem Montagebereich (210) der Oberseite (201), wobei der optoelektronische Halbleiterchip (110) an der Trennspur (270) ausgerichtet wird.
  2. Verfahren gemäß Anspruch 1, wobei der optoelektronische Halbleiterchip (110) über die Stufe (230) überstehend angeordnet wird.
  3. Verfahren gemäß einem der vorhergehenden Ansprüche, wobei das Ausrichten an der Trennspur (270) ein optisches Erfassen einer Position einer Grenze (280) zwischen der zumindest abschnittsweise vollständig durchtrennten Metallisierung (250) im Montagebereich (210) und der zumindest nicht vollständig durchtrennten Metallisierung (250) im vertieften Bereich (220) umfasst.
  4. Verfahren gemäß einem der vorhergehenden Ansprüche, wobei die Trennspur (270) geradlinig und senkrecht zur Stufe (230) angelegt wird.
  5. Verfahren gemäß einem der vorhergehenden Ansprüche, wobei der Träger (200) in einem Trägerverbund (300) bereitgestellt wird, wobei der Trägerverbund (300) nach dem Anlegen der Trennspur (270) zerteilt wird, um den Träger (200) zu vereinzeln, wobei durch das Zerteilen eine Außenkante (240) des Trägers (200) gebildet wird, wobei der vertiefte Bereich (220) an die Außenkante (240) angrenzt, wobei die Stufe (230) parallel zu der Außenkante (240) orientiert ist.
  6. Verfahren gemäß einem der vorhergehenden Ansprüche, wobei das Anlegen der Trennspur (270) durch Sägen oder mittels eines Lasers erfolgt.
  7. Verfahren gemäß einem der vorhergehenden Ansprüche, wobei die Trennspur (270) so angelegt wird, dass die Metallisierung (250) im vertieften Bereich (220) nicht durchtrennt wird.
  8. Verfahren gemäß einem der vorhergehenden Ansprüche, wobei vor dem Anordnen des optoelektronischen Halbleiterchips (110) ein Lot (260) auf der Metallisierung (250) auf dem Montagebereich (210) der Oberseite (201) angeordnet wird, wobei der optoelektronische Halbleiterchip (110) auf dem Lot (260) angeordnet wird.
  9. Verfahren gemäß einem der vorhergehenden Ansprüche, wobei der optoelektronische Halbleiterchip (110) ein Laserchip ist.
  10. Verfahren gemäß Ansprüchen 2 und 9, wobei der Laserchip derart angeordnet wird, dass eine Emissionsfacette (130) des Laserchips über die Stufe (230) übersteht.
  11. Verfahren gemäß einem der Ansprüche 9 und 10, wobei ein Anodenkontakt (120) des Laserchips der Oberseite (201) des Trägers (200) zugewandt wird.
DE102015116092.7A 2015-09-23 2015-09-23 Verfahren zum Herstellen eines optoelektronischen Bauelements Active DE102015116092B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102015116092.7A DE102015116092B4 (de) 2015-09-23 2015-09-23 Verfahren zum Herstellen eines optoelektronischen Bauelements
JP2018514853A JP6779283B2 (ja) 2015-09-23 2016-09-15 オプトエレクトロニクス部品の製造方法
US15/761,585 US10454240B2 (en) 2015-09-23 2016-09-15 Method of producing an optoelectronic component
PCT/EP2016/071847 WO2017050636A1 (de) 2015-09-23 2016-09-15 Verfahren zum herstellen eines optoelektronischen bauelements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015116092.7A DE102015116092B4 (de) 2015-09-23 2015-09-23 Verfahren zum Herstellen eines optoelektronischen Bauelements

Publications (2)

Publication Number Publication Date
DE102015116092A1 DE102015116092A1 (de) 2017-03-23
DE102015116092B4 true DE102015116092B4 (de) 2018-06-14

Family

ID=56958912

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015116092.7A Active DE102015116092B4 (de) 2015-09-23 2015-09-23 Verfahren zum Herstellen eines optoelektronischen Bauelements

Country Status (4)

Country Link
US (1) US10454240B2 (de)
JP (1) JP6779283B2 (de)
DE (1) DE102015116092B4 (de)
WO (1) WO2017050636A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017108385A1 (de) 2017-04-20 2018-10-25 Osram Opto Semiconductors Gmbh Laserbarren und Halbleiterlaser sowie Verfahren zur Herstellung von Laserbarren und Halbleiterlasern
DE102020111394A1 (de) 2020-04-27 2021-10-28 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum herstellen einer halbleiterlaseranordnung und halbleiterlaseranordnung
DE102021131795A1 (de) 2021-12-02 2023-06-07 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Laserbauelement und verfahren zur herstellung eines laserbauelements

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040053430A1 (en) * 1999-12-01 2004-03-18 Sharp Kabushiki Kaisha Semiconductor laser device, fabricating method thereof and optical pickup employing the semiconductor laser device
US20060125060A1 (en) * 2004-12-15 2006-06-15 Elpida Memory Inc. Semiconductor chip, and manufacturing method and application of the chip
JP2006185931A (ja) * 2004-12-24 2006-07-13 Tokuyama Corp 半導体レーザー装置およびその製造方法
JP2009212179A (ja) * 2008-03-03 2009-09-17 Sanyo Electric Co Ltd 半導体レーザ素子および半導体レーザ素子の製造方法
US20100140816A1 (en) * 2008-12-09 2010-06-10 Asml Netherlands B.V. Method of forming a marker, substrate having a marker and device manufacturing method
DE102010009455A1 (de) * 2010-02-26 2011-09-01 Osram Opto Semiconductors Gmbh Halbleiterlaservorrichtung mit einem Halbleiterlaserchip und Verfahren zu dessen Herstellung
DE102013223115A1 (de) * 2013-11-13 2015-05-28 Osram Opto Semiconductors Gmbh Laserbauelement und Verfahren zu seiner Herstellung

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63151093A (ja) 1986-12-16 1988-06-23 Fuji Electric Co Ltd 半導体レ−ザ素子のろう付け方法
JPH0272573U (de) * 1988-11-18 1990-06-01
JP2003046181A (ja) * 2001-07-27 2003-02-14 Ricoh Co Ltd サブマウント、半導体装置およびサブマウントの製造方法
US6796480B1 (en) * 2003-04-03 2004-09-28 Spectra-Physics Reliability of heat sink mounted laser diode bars
DE10323857A1 (de) * 2003-05-26 2005-01-27 Osram Opto Semiconductors Gmbh Gehäuse für ein Laserdiodenbauelement, Laserdiodenbauelement und Verfahren zum Herstellen eines Laserdiodenbauelements
JP2008016507A (ja) * 2006-07-03 2008-01-24 Toshiba Tec Corp 電気配線の製造方法
JP4933370B2 (ja) * 2007-07-17 2012-05-16 株式会社リコー アレイ型半導体レーザ装置の組み立て方法
JP2009103915A (ja) * 2007-10-23 2009-05-14 Fuji Xerox Co Ltd 光導波路フィルム及びその製造方法、並びに、光送受信モジュール
KR101284796B1 (ko) * 2011-10-05 2013-07-10 (주)포인트엔지니어링 캔 패지키 타입의 광 디바이스 제조 방법 및 이에 의해 제조된 광 디바이스
JP2015019066A (ja) * 2013-07-10 2015-01-29 エクセリタス カナダ，インコーポレイテッド 成形境界を制御したｌｌｃ組立における光半導体デバイス及びこれを形成するための方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040053430A1 (en) * 1999-12-01 2004-03-18 Sharp Kabushiki Kaisha Semiconductor laser device, fabricating method thereof and optical pickup employing the semiconductor laser device
US20060125060A1 (en) * 2004-12-15 2006-06-15 Elpida Memory Inc. Semiconductor chip, and manufacturing method and application of the chip
JP2006185931A (ja) * 2004-12-24 2006-07-13 Tokuyama Corp 半導体レーザー装置およびその製造方法
JP2009212179A (ja) * 2008-03-03 2009-09-17 Sanyo Electric Co Ltd 半導体レーザ素子および半導体レーザ素子の製造方法
US20100140816A1 (en) * 2008-12-09 2010-06-10 Asml Netherlands B.V. Method of forming a marker, substrate having a marker and device manufacturing method
DE102010009455A1 (de) * 2010-02-26 2011-09-01 Osram Opto Semiconductors Gmbh Halbleiterlaservorrichtung mit einem Halbleiterlaserchip und Verfahren zu dessen Herstellung
DE102013223115A1 (de) * 2013-11-13 2015-05-28 Osram Opto Semiconductors Gmbh Laserbauelement und Verfahren zu seiner Herstellung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP 2006185931 A (Maschinenübersetzung), AlPN [online] JPO [abgerufen am 01.03.2018] *

Also Published As

Publication number Publication date
US10454240B2 (en) 2019-10-22
WO2017050636A1 (de) 2017-03-30
US20180351324A1 (en) 2018-12-06
JP6779283B2 (ja) 2020-11-04
JP2018527757A (ja) 2018-09-20
DE102015116092A1 (de) 2017-03-23

Similar Documents

Publication Publication Date Title
EP2289113B1 (de) Optoelektronisches bauelement und verfahren zu dessen herstellung
DE102009006580B4 (de) Verfahren zur Herstellung integrierter Schaltungen und Verfahren zum Vereinzeln eines Halbleiterwafers
DE102015116092B4 (de) Verfahren zum Herstellen eines optoelektronischen Bauelements
DE10152096A1 (de) Halbleiter-Wafer
DE102017223555A1 (de) Herstellungsverfahren für eine Halbleiterpackung
DE102018210393B4 (de) Bearbeitungsverfahren für ein Substrat
DE102013224581A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE112016004419T5 (de) Laserbearbeitungsverfahren
DE102018204668A1 (de) Halbleitervorrichtung und Verfahren einer Herstellung derselben
DE112016003761T5 (de) Laserbearbeitungsvorrichtung und Laserbearbeitungsverfahren
DE102015111492B4 (de) Bauelemente und Verfahren zur Herstellung von Bauelementen
DE102015115824A1 (de) Optoelektronisches Bauelement
DE102017110317A1 (de) Abdeckung für ein optoelektronisches Bauelement und optoelektronisches Bauteil
DE102012217471A1 (de) Chip mit einer füllstruktur
DE112016000806T5 (de) Dicht beabstandete laserdiodenkonfigurationen
DE3509441C2 (de) Halbleiterlaser-Chip
DE102013202910A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE112006003839T5 (de) Verfahren zur Herstellung eines dünnen Halbleiter-Chips
DE102018214408A1 (de) Multiklinge und bearbeitungsverfahren für ein werkstück
DE102013221788B4 (de) Verfahren zum Herstellen eines Kontaktelements und eines optoelektronischen Bauelements
DE102013216527A1 (de) Laserbauelement und Verfahren zum Herstellen eines Laserbauelements
DE102017127597A1 (de) Optoelektronisches bauelement und verfahren zum herstellen eines optoelektronischen bauelements
WO2017144691A1 (de) Optoelektronisches bauteil mit einem leiterrahmenabschnitt
DE102012207593A1 (de) Verfahren zum herstellen von bauteilen, bauteile und formwerkzeug
DE102013223115A1 (de) Laserbauelement und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
R163 Identified publications notified
R012 Request for examination validly filed
R018 Grant decision by examination section/examining division
R020 Patent grant now final