WO2017050636A1 - Verfahren zum herstellen eines optoelektronischen bauelements - Google Patents

Verfahren zum herstellen eines optoelektronischen bauelements Download PDF

Info

Publication number
WO2017050636A1
WO2017050636A1 PCT/EP2016/071847 EP2016071847W WO2017050636A1 WO 2017050636 A1 WO2017050636 A1 WO 2017050636A1 EP 2016071847 W EP2016071847 W EP 2016071847W WO 2017050636 A1 WO2017050636 A1 WO 2017050636A1
Authority
WO
WIPO (PCT)
Prior art keywords
carrier
metallization
semiconductor chip
optoelectronic semiconductor
track
Prior art date
Application number
PCT/EP2016/071847
Other languages
English (en)
French (fr)
Inventor
Christoph Walter
Roland Enzmann
Markus Horn
Jan Seidenfaden
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to US15/761,585 priority Critical patent/US10454240B2/en
Priority to JP2018514853A priority patent/JP6779283B2/ja
Publication of WO2017050636A1 publication Critical patent/WO2017050636A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02375—Positioning of the laser chips
    • H01S5/0238—Positioning of the laser chips using marks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H01S5/02461—Structure or details of the laser chip to manipulate the heat flow, e.g. passive layers in the chip with a low heat conductivity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0075—Processes relating to semiconductor body packages relating to heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials

Definitions

  • the present invention relates to a method for herstel ⁇ len an optoelectronic component according to claim. 1
  • An object of the present invention is to provide a method for producing an optoelectronic component. This object is achieved by a method having the features of claim 1. In the dependent Ansprü ⁇ Chen various developments are given.
  • a method for producing an optoelectronic component comprises steps for providing a carrier with an upper side, for applying a region, which is recessed to a mounting region of the upper side, on the upper side of the carrier, wherein a step is formed between the mounting region and the recessed region, for arranging a Metallization on the upper side of the carrier extending over the mounting region and the recessed region, for applying a separation trace in the metallization, the metallization in the assembly region at least in sections is completely severed and is at least not completely severed in the recessed area, and for Anord ⁇ nen an optoelectronic semiconductor chip over the mounting area of the top, wherein the optoelectronic semiconductor chip is aligned with the separation track.
  • an interpreting ⁇ Licher optical contrast between the exposed area in the separation trace in the assembly area and the material of the carrier is not completely severed in the region of the separation trace in the recessed area metallization.
  • a high-contrast adjustment mark is formed. This allows reliable automated positioning of the optoelectronic rule ⁇ semiconductor chip to the mounting area of the top of the carrier.
  • the method of the opto-electro ⁇ African semiconductor chip on the stage is disposed above standing.
  • this risk is reduced that the over standing arranged part of the optoelectronic semiconductor ⁇ semiconductor chip is contaminated during the placement of the optoelectronic semiconductor chip on the mounting portion of the upper surface of the support by a for connecting the optoelectronic semiconductor chip used with the carrier joining material.
  • the alignment on the separation track comprises an optical detection of a position of a boundary between the at least partially completely severed severed metallization in the assembly area and the at least not completely severed metallization in the recessed area.
  • the material of the carrier exposed in the region of the at least partially completely severed metallization in the mounting area and the at least incompletely severed metallization in the recessed area arise in this method Range a pronounced optical contrast, which can be detected reliably automated, for example by means of an optical image recognition system. This allows precise detection of the position of the boundary.
  • the position of this boundary is precisely defined by the separating track, so that overall precise alignment of the opto ⁇ electronic semiconductor chip with only slight inaccuracies is made possible.
  • the separation track is applied in a straight line and perpendicular to the step.
  • this allows a particularly simple and precise from ⁇ direction of the optoelectronic semiconductor chips.
  • a straight-line application of the separating track is advantageously particularly easy.
  • the carrier is provided in a carrier composite. After applying the separation track, the carrier composite is divided to separate the carrier. In this case, an outer edge of the carrier is formed by the dicing. The recessed portion is adjacent to the outer edge of so that the stage is usernamet parallel to the outer edge ⁇ ori.
  • the method thereby enables a parallel production of a plurality of carriers in common operations. This reduces the manufacturing cost per carrier and the time required to make a carrier.
  • a further advantage is that the process steps taken on the carrier assembly can be carried out more simply and with higher accuracy because of the larger dimensions of the carrier assembly.
  • the recessed area adjoining the outer edge of the carrier advantageously ensures that the carrier has no burrs on its upper side in the region of the outer edge which make it difficult or prevent precise alignment and mounting of the optoelectronic semiconductor chip.
  • the application of the separation track by sawing or by means of a laser. ⁇ advantageous way legally allow this method, a rapid, simple and reproducible ⁇ ches and applying the separating track with precisely defined groove depth and track width.
  • the separation track is applied so that the metallization in the recessed area is not severed.
  • a clear contrast between the at least partially completely severed in the assembly area metallization ⁇ tion and the non-severed in the recessed area metallization on the track separation is achieved.
  • a solder is arranged on the metal ⁇ capitalization on the mounting portion of the top prior to placing the optoelectronic semiconductor chip. Then, the optoelectronic semiconductor chip is arranged on the solder. The solder can serve for mechanical attachment of the optoelectronic semiconductor chip and for electrical contacting of the optoelectronic semiconductor chip.
  • the optoelectronic ⁇ African semiconductor chip is a laser chip.
  • the optoelectronic component is then a laser component.
  • the laser chip is arranged such that an emission facet of the laser chip protrudes beyond the step.
  • ⁇ game as solder ge reached ⁇ on the emission facet of the laser chip.
  • an anode contact of the laser chip faces the top side of the carrier.
  • One Emission range of the laser chip can thereby be arranged particularly close to the top of the carrier, whereby an effective cooling of the laser chip can be achieved.
  • FIG. 1 shows a plan view of an upper side of a carrier arranged in a carrier composite
  • Figure 2 is a sectional side view of the carrier
  • FIG. 3 shows a sectional side view of an optoelectronic component comprising the carrier and an optoelectronic semiconductor chip.
  • FIG. 1 shows a schematic representation of a plan view of a carrier 200.
  • FIG. 2 shows a sectional side view of the carrier 200. The sectional plane on which the carrier 200 is cut in the representation of FIG. 2 is shown in FIG. 1
  • the carrier 200 can also be submount ⁇ records.
  • the carrier 200 is formed as a substantially flat disc with an upper side 201.
  • the carrier 200 may comprise an electrically insulating material, for example silicon or a ceramic.
  • the carrier 200 may be provided in a carrier assembly 300.
  • the carrier assembly 300 is indicated in the illustration of FIG.
  • the carrier assembly 300 comprises a plurality of similar carriers 200, which are in a plane next to each other arranged and integrally connected to each other verbun ⁇ are.
  • the individual carrier 200 may, for example, depending ⁇ wells have a rectangular shape and be disposed within the carrier assembly 300 in a rectangular grid.
  • the carrier assembly 300 enables a parallel production of a plurality of carriers 200 in common operations. Only after completion of the common processing steps the individual carriers 200 are separated by dividing the carrier composite 300 along separating planes 310. The cutting ⁇ share of the carrier composite 300 along the parting lines 310 can be done for example by a sawing process.
  • the top surface 201 of the carrier 200 includes a mounting portion 210 and against the mounting portion 210 recessed portion 220. At the boundary between the recessed portion 220 and the mounting portion 210 is a step ge ⁇ forms 230 on which the height of the top side 201 of the carrier 200 changes.
  • the recessed area 220 of the upper side 201 of the carrier 200 is arranged so that the recessed area 220 adjoins the parting lines 310 after dividing the carrier assembly 300 against an outer edge 240 of the carrier 200 formed on a parting plane. This means that the recessed Be rich ⁇ 220 in an edge region of the top 201 of the carrier
  • the recessed area 220 may be made by machining the top
  • the recessed portions 220 may be a plurality of carriers 200 of the carrier assembly 300 applied wor ⁇ be simultaneous. It is also possible for a plurality of recessed regions 220 to have been applied per carrier 200, for example on opposite outer edges of the respective carrier 200, as shown in the example of FIGS. 1 and 2.
  • a metallization 250 has been arranged on the upper side 201 of the carrier 200.
  • the metallization 250 extends over both the recessed area 220 and the mounting area 210 of the top 201 of the carrier 200.
  • the metallization 250 may include, for example, titanium, platinum, and / or gold.
  • the metallization 250 has a thickness that is perpendicular to the upper surface 201 of the carrier 200, which is less than the depth of the recessed region 220.
  • the metallization 250 may have a thickness of 1 ⁇ m.
  • the separating track 270 is rectilinear and extends perpendicular to the step 230 between the recessed area 220 and the mounting area 210 and thus also perpendicular to the outer edge 240 of the carrier 200 formed during the division of the carrier composite 300. In this case, the separating track 270 extends over both the mounting area 210 as well as over the recessed area 220 of the top 201 of the carrier 200th
  • the metallization 250 in the region of the separating track 270 is completely severed at least in sections so that the material of the carrier 200 is at least partially exposed in the region of the separating track 270 in the assembly region 210.
  • the metal ⁇ tion 250 in the separation track 270 is at least not completely severed.
  • the material of the carrier 200 is not exposed, but is further covered by the metallization 250.
  • separation track 270 it is possible to apply the separation track 270 in such a way that the metallization 250 in the recessed area 220 of the upper side 201 of the carrier 200 is not severed at all by the separation track 270.
  • the separating track 270 thus points towards the top 201 of the carrier
  • the 200 vertical direction expediently has a depth that is greater than the thickness of the metallization 250, but less than the sum of the thickness of the metallization 250 and the depth by which the recessed portion 220 is recessed relative to the mounting portion 210.
  • the separator 270 may track play, have a depth of several ym at ⁇ .
  • the separation track 270 may have been created, for example, by sawing or by means of a laser. If the separation track 270 has been applied by sawing, the separation track 270 may also be referred to as a saw track.
  • a solder 260 has been arranged on the metallization 250 on the upper side 201 of the carrier 200.
  • the placement of the solder 260 may be done before or after applying the separation trace 270.
  • the solder 260 extends over part of the mounting portion 210 of the top 201 of the carrier 200 and can also extend over a part of the recessed portion 220 of the top 201 of the Trä ⁇ gers 200th However, the solder 260 does not extend beyond that part of the upper side 201 of the carrier 200 in which the separating track 270 extends.
  • FIG. 3 shows a schematic sectional side view of the carrier 200 in one of the representation of Figures 1 and 2 temporally subsequent processing status.
  • An optoelectronic semiconductor chip 110 has been arranged above the upper side 201 of the carrier 200.
  • the carrier 200 and the optoelectronic semiconductor chip 110 together form an optoelectronic component 100.
  • the optoelectronic semiconductor chip 110 can be, for example, a laser chip.
  • the optoelectronic component 100 is a laser component.
  • the optoelectronic semiconductor chip 110 has been placed over the Monta ⁇ give 210 reaching the top surface 201 of the carrier 200th In this case, the optoelectronic semiconductor chip 110 was aligned on the separation track 270 in order to determine the position and / or orientation of the optoelectronic semiconductor chip 110 on the upper side 201 of the carrier 200.
  • Contrast between the metallization 250 and the exposed Material of the carrier 200 is formed, which is well suited for op ⁇ table detection and whose position relative to the step 230 at the top 201 of the carrier 200 is precisely fest ⁇ laid.
  • the optoelectronic semiconductor chip 110 has been arranged above the upper side 201 of the carrier 200 in such a way that it projects beyond the step 230.
  • the length of the supernatant could be precisely determined by the alignment at the separation track 270, in particular by the alignment at the boundary 280.
  • the optoelectronic semiconductor chip 110 has an upper side
  • the optoelectronic semiconductor chip 110 is disposed ⁇ art over the top 201 of the carrier 200, the top 111 of the optoelectronic semiconductor chip faces 110 of the top 201 of the carrier 200th
  • the opto-electronic ⁇ semiconductor chip 110 is disposed is arranged on the in Montagebe ⁇ reaching the top 210 of the carrier 201 200 Lot 260, and fixed by means of the solder 260th It is possible to dispense with disposing the solder 260 at the top 201 of the carrier 200 and instead, for example, arrange a solder on the top side 111 of the optoelectronic semiconductor chip 110 before it is placed over the top 201 of the carrier 200.
  • the solder 260 may for fastening of the optoelectronic semiconductor chip 110 and an adhesive, for example an electrically conductive adhesive, or using another fastening material ⁇ the.
  • An electrical contact of the optoelectronic semiconductor chip 110 may be at the top 111 of the optoelectronic semiconductor chip 110 is formed, for example, an anode contact 120.
  • the anode contact 120 is in this case with ⁇ means of the solder 260 electrically conductively connected to the metallization 250 of the carrier 200 connected.
  • the optoelectronic semiconductor chip 110 is a laser chip, thus forming the 200 supernatant sides ⁇ surface of the optoelectronic semiconductor chip 110, a emis- sionsfacette at the top 201 of the carrier over the step 230 between the recessed portion 220 and the mounting portion 210 130 of the optoelectronic semiconductor chip 110.
  • the optoelectronic semiconductor chips 110 emit ⁇ advantage of this a laser beam at the emission facet 130 in the emission facet 130 perpendicular direction. In this case, the exit point of the laser beam can be close to the upper side 111 of the optoelectronic semiconductor chip 110.
  • the projection of the emission facet 130 via the step 230 on the upper side 201 of the carrier 200 prevents solder 260 from reaching the emission facet 130 during the attachment of the optoelectronic semiconductor chip 110 to the upper side 201 of the carrier 200 and contaminating it.
  • the voltage applied to the upper surface 201 of the carrier 200 recessed Be ⁇ rich 220 ensures that no edge during dicing of the carrier assembly 300 on the outside 240 of the carrier 200 burrs formed are present in the region of the step 230 that the attachment and orientation of the could affect optoelectronic semiconductor chip 110.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)
  • Led Device Packages (AREA)

Abstract

Ein Verfahren zum Herstellen eines optoelektronischen Bauelements (100) umfasst Schritte zum Bereitstellen eines Trägers (200) mit einer Oberseite (201), zum Anlegen eines gegenüber einem Montagebereich (210) der Oberseite (201) vertieften Bereichs (220) an der Oberseite (201) des Trägers (200), wobei zwischen dem Montagebereich (210) und dem vertieften Bereich (220) eine Stufe (230) ausgebildet wird, zum Anordnen einer sich über den Montagebereich (210) und den vertieften Bereich (220) erstreckenden Metallisierung (250) an der Oberseite (201) des Trägers (200), zum Anlegen einer Trennspur (270) in der Metallisierung (250), wobei die Metallisierung (250) in dem Montagebereich (210) zumindest abschnittsweise vollständig durchtrennt wird und in dem vertieften Bereich (220) zumindest nicht vollständig durchtrennt wird, und zum Anordnen eines optoelektronischen Halbleiterchips (110) über dem Montagebereich (210) der Oberseite (201), wobei der optoelektronische Halbleiterchip (110) an der Trennspur (270) ausgerichtet wird.

Description

VERFAHREN ZUM HERSTELLEN EINES OPTOELEKTRONISCHEN BAUELEMENTS
BESCHREIBUNG
Die vorliegende Erfindung betrifft ein Verfahren zum Herstel¬ len eines optoelektronischen Bauelements gemäß Patentanspruch 1.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2015 116 092.7, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Es ist bekannt, Laserchips derart auf Trägern anzuordnen, dass eine Emissionsfacette des Laserchips über eine Außen¬ kante des Trägers übersteht. Hierdurch kann eine unerwünschte Kontamination der Emissionsfacette mit Lot verhindert werden. Der Überstand darf dabei allerdings nicht zu groß gewählt werden, um eine ausreichende Kühlung des Laserchips zu ge¬ währleisten. Eine zuverlässige Platzierung des Laserchips bei automatisierter Chipmontage hat sich als schwierig erwiesen.
Eine Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zum Herstellen eines optoelektronischen Bauelements anzugeben. Diese Aufgabe wird durch ein Verfahren mit den Merkmalen des Anspruchs 1 gelöst. In den abhängigen Ansprü¬ chen sind verschiedene Weiterbildungen angegeben.
Ein Verfahren zum Herstellen eines optoelektronischen Bauelements umfasst Schritte zum Bereitstellen eines Trägers mit einer Oberseite, zum Anlegen eines gegenüber einem Montagebereich der Oberseite vertieften Bereichs an der Oberseite des Trägers, wobei zwischen dem Montagebereich und dem vertieften Bereich eine Stufe ausgebildet wird, zum Anordnen einer sich über den Montagebereich und den vertieften Bereich erstreckenden Metallisierung an der Oberseite des Trägers, zum Anlegen einer Trennspur in der Metallisierung, wobei die Metallisierung in dem Montagebereich zumindest abschnittsweise vollständig durchtrennt wird und in dem vertieften Bereich zumindest nicht vollständig durchtrennt wird, und zum Anord¬ nen eines optoelektronischen Halbleiterchips über dem Montagebereich der Oberseite, wobei der optoelektronische Halb- leiterchip an der Trennspur ausgerichtet wird.
Vorteilhafterweise ergibt sich bei diesem Verfahren ein deut¬ licher optischer Kontrast zwischen dem im Bereich der Trennspur im Montagebereich freigelegten Material des Trägers und der im Bereich der Trennspur im vertieften Bereich nicht vollständig durchtrennten Metallisierung. Dadurch wird eine kontrastreiche Justagemarkierung gebildet. Diese erlaubt eine zuverlässige automatisierte Positionierung des optoelektroni¬ schen Halbleiterchips über dem Montagebereich der Oberseite des Trägers.
In einer Ausführungsform des Verfahrens wird der optoelektro¬ nische Halbleiterchip über die Stufe überstehend angeordnet. Vorteilhafterweise wird dadurch ein Risiko reduziert, dass der überstehend angeordnete Teil des optoelektronischen Halb¬ leiterchips während des Anordnens des optoelektronischen Halbleiterchips über dem Montagebereich der Oberseite des Trägers durch ein zum Verbinden des optoelektronischen Halbleiterchips mit dem Träger verwendetes Verbindungsmaterial kontaminiert wird.
In einer Ausführungsform des Verfahrens umfasst das Ausrichten an der Trennspur ein optisches Erfassen einer Position einer Grenze zwischen der zumindest abschnittsweise vollstän- dig durchtrennten Metallisierung im Montagebereich und der zumindest nicht vollständig durchtrennten Metallisierung im vertieften Bereich. Vorteilhafterweise entsteht bei diesem Verfahren zwischen dem im Bereich der zumindest abschnittsweise vollständig durchtrennten Metallisierung im Montagebe- reich freigelegten Material des Trägers und der zumindest nicht vollständig durchtrennten Metallisierung im vertieften Bereich ein ausgeprägter optischer Kontrast, der sich zuverlässig automatisiert erfassen lässt, beispielsweise mittels eines optischen Bilderkennungssystems. Dadurch lässt sich die Position der Grenze präzise erfassen. Gleichzeitig ist die Position dieser Grenze durch die Trennspur präzise festgelegt, sodass insgesamt eine präzise Ausrichtung des opto¬ elektronischen Halbleiterchips mit nur geringen Ungenauigkei- ten ermöglicht wird. In einer Ausführungsform des Verfahrens wird die Trennspur geradlinig und senkrecht zur Stufe angelegt. Vorteilhafterweise wird dadurch eine besonders einfache und genaue Aus¬ richtung des optoelektronischen Halbleiterchips ermöglicht. Außerdem ist ein geradliniges Anlegen der Trennspur vorteil- hafterweise besonders einfach möglich.
In einer Ausführungsform des Verfahrens wird der Träger in einem Trägerverbund bereitgestellt. Nach dem Anlegen der Trennspur wird der Trägerverbund zerteilt, um den Träger zu vereinzeln. Dabei wird durch das Zerteilen eine Außenkante des Trägers gebildet. Der vertiefte Bereich grenzt so an die Außenkante an, dass die Stufe parallel zu der Außenkante ori¬ entiert ist. Vorteilhafterweise ermöglicht das Verfahren dadurch eine parallele Herstellung einer Mehrzahl von Trägern in gemeinsamen Arbeitsgängen. Dadurch werden die Herstellungskosten pro Träger und die zur Herstellung eines Trägers benötigte Zeit reduziert. Ein weiterer Vorteil besteht darin, dass sich die an dem Trägerverbund vorgenommenen Prozess¬ schritte wegen der größeren Abmessungen des Trägerverbunds einfacher und mit höherer Genauigkeit durchführen lassen. Der an die Außenkante des Trägers angrenzende vertiefte Bereich stellt vorteilhafterweise sicher, dass der Träger an seiner Oberseite im Bereich der Außenkante keine Grate aufweist, die eine präzise Ausrichtung und Montage des optoelektronischen Halbleiterchips erschweren oder verhindern. In einer Ausführungsform des Verfahrens erfolgt das Anlegen der Trennspur durch Sägen oder mittels eines Lasers. Vorteil¬ hafterweise ermöglichen diese Verfahren ein schnelles, einfa¬ ches und reproduzierbares Anlegen der Trennspur mit präzise festgelegter Spurtiefe und Spurbreite.
In einer Ausführungsform des Verfahrens wird die Trennspur so angelegt, dass die Metallisierung im vertieften Bereich nicht durchtrennt wird. Vorteilhafterweise wird dadurch ein beson- ders deutlicher Kontrast zwischen der im Montagebereich zumindest abschnittsweise vollständig durchtrennten Metallisie¬ rung und der im vertieften Bereich nicht durchtrennten Metallisierung an der Trennspur erzielt. In einer Ausführungsform des Verfahrens wird vor dem Anordnen des optoelektronischen Halbleiterchips ein Lot auf der Metal¬ lisierung auf dem Montagebereich der Oberseite angeordnet. Dann wird der optoelektronische Halbleiterchip auf dem Lot angeordnet. Das Lot kann dabei zur mechanischen Befestigung des optoelektronischen Halbleiterchips und zur elektrischen Kontaktierung des optoelektronischen Halbleiterchips dienen.
In einer Ausführungsform des Verfahrens ist der optoelektro¬ nische Halbleiterchip ein Laserchip. Das optoelektronische Bauelement ist dann ein Laserbauelement.
In einer Ausführungsform des Verfahrens wird der Laserchip derart angeordnet, dass eine Emissionsfacette des Laserchips über die Stufe übersteht. Vorteilhafterweise wird dadurch si- chergestellt , dass während des Anordnens des Laserchips über dem Montagebereich der Oberseite des Trägers kein zur Befestigung des Laserchips verwendetes Verbindungsmaterial, bei¬ spielsweise Lot, auf die Emissionsfacette des Laserchips ge¬ langt .
In einer Ausführungsform des Verfahrens wird ein Anodenkontakt des Laserchips der Oberseite des Trägers zugewandt. Ein Emissionsbereich des Laserchips kann dadurch besonders nahe an der Oberseite des Trägers angeordnet sein, wodurch eine wirksame Kühlung des Laserchips erreicht werden kann. Die oben beschriebenen Eigenschaften, Merkmale und Vorteile dieser Erfindung sowie die Art und Weise, wie diese erreicht werden, werden klarer und deutlicher verständlich im Zusammenhang mit der folgenden Beschreibung der Ausführungsbeispiele, die im Zusammenhang mit den Zeichnungen näher erläu- tert werden. Dabei zeigen in jeweils schematisierter Darstellung
Figur 1 eine Aufsicht auf eine Oberseite eines in einem Trägerverbund angeordneten Trägers;
Figur 2 eine geschnittene Seitenansicht des Trägers; und
Figur 3 eine geschnittene Seitenansicht eines den Träger und einen optoelektronischen Halbleiterchip umfassenden opto- elektronischen Bauelements.
Figur 1 zeigt in schematischer Darstellung eine Aufsicht auf einen Träger 200. Figur 2 zeigt eine geschnittene Seitenansicht des Trägers 200. Die Schnittebene, an der der Träger 200 in der Darstellung der Figur 2 geschnitten ist, ist in
Figur 1 eingezeichnet. Der Träger 200 kann auch Submount be¬ zeichnet werden.
Der Träger 200 ist als im Wesentlichen flache Scheibe mit ei- ner Oberseite 201 ausgebildet. Der Träger 200 kann ein elektrisch isolierendes Material aufweisen, beispielsweise Silizium oder eine Keramik.
Der Träger 200 kann in einem Trägerverbund 300 bereitgestellt werden. Der Trägerverbund 300 ist in der Darstellung der Figur 1 angedeutet. Der Trägerverbund 300 umfasst eine Mehrzahl gleichartiger Träger 200, die in einer Ebene nebeneinander angeordnet und einstückig zusammenhängend miteinander verbun¬ den sind. Die einzelnen Träger 200 können beispielsweise je¬ weils eine rechteckige Form aufweisen und in dem Trägerverbund 300 in einem Rechteckgitter angeordnet sein.
Der Trägerverbund 300 ermöglicht eine parallele Herstellung einer Mehrzahl von Trägern 200 in gemeinsamen Arbeitsgängen. Erst nach Abschluss der gemeinsamen Bearbeitungsschritte wer¬ den die einzelnen Träger 200 vereinzelt, indem der Trägerver- bund 300 entlang von Trennebenen 310 zerteilt wird. Das Zer¬ teilen des Trägerverbunds 300 entlang der Trennebenen 310 kann beispielsweise durch einen Sägeprozess erfolgen.
Die Oberseite 201 des Trägers 200 umfasst einen Montagebe- reich 210 und einen gegenüber dem Montagebereich 210 vertieften Bereich 220. An der Grenze zwischen dem vertieften Bereich 220 und dem Montagebereich 210 ist eine Stufe 230 ge¬ bildet, an der sich die Höhe der Oberseite 201 des Trägers 200 ändert.
Der vertiefte Bereich 220 der Oberseite 201 des Trägers 200 ist so angeordnet, dass der vertiefte Bereich 220 nach dem Zerteilen des Trägerverbunds 300 entlang der Trennebenen 310 an eine an einer Trennebene ausgebildete Außenkante 240 des Trägers 200 angrenzt. Dies bedeutet, dass der vertiefte Be¬ reich 220 in einem Randbereich der Oberseite 201 des Trägers
200 angeordnet ist. Es ist zweckmäßig, wenn sowohl die an der Trennebene 310 gebildete Außenkante 240 des Trägers 200 als auch die zwischen dem vertieften Bereich 220 und dem Montage- bereich 210 gebildete Stufe 230 geradlinig verlaufen und pa¬ rallel zueinander orientiert sind.
Der vertiefte Bereich 220 kann durch Bearbeiten der Oberseite
201 des Trägers 200 angelegt worden sein, indem in dem ver- tieften Bereich 220 ein Teil des Materials des Trägers 200 entfernt worden ist, beispielsweise mittels eines Ätzverfah- rens oder mittels eines Trennverfahrens, etwa eines Sägever¬ fahrens. Dabei können gleichzeitig die vertieften Bereiche 220 mehrerer Träger 200 des Trägerverbunds 300 angelegt wor¬ den sein. Es können auch mehrere vertiefte Bereiche 220 pro Träger 200 angelegt worden sein, beispielsweise an einander gegenüberliegenden Außenkanten des jeweiligen Trägers 200, wie im Beispiel der Figuren 1 und 2 dargestellt.
Nach dem Anlegen des vertieften Bereichs 220 ist eine Metal- lisierung 250 an der Oberseite 201 des Trägers 200 angeordnet worden. Die Metallisierung 250 erstreckt sich sowohl über den vertieften Bereich 220 als auch über den Montagebereich 210 der Oberseite 201 des Trägers 200. Die Metallisierung 250 kann beispielsweise Titan, Platin und/oder Gold aufweisen. Die Metallisierung 250 weist eine senkrecht zur Oberseite 201 des Trägers 200 bemessene Dicke auf, die geringer als die Tiefe des vertieften Bereichs 220 ist. Beispielsweise kann die Metallisierung 250 eine Dicke von 1 ym aufweisen. Nach dem Anordnen der Metallisierung 250 an der Oberseite 201 des Trägers 200 ist eine Trennspur 270 in der Metallisierung 250 an der Oberseite 201 des Trägers 200 angelegt worden. Die Trennspur 270 ist geradlinig ausgebildet und erstreckt sich senkrecht zu der Stufe 230 zwischen dem vertieften Bereich 220 und dem Montagebereich 210 und damit auch senkrecht zu der während des Zerteilens des Trägerverbunds 300 gebildeten Außenkante 240 des Trägers 200. Dabei erstreckt sich die Trennspur 270 sowohl über den Montagebereich 210 als auch über den vertieften Bereich 220 der Oberseite 201 des Trägers 200.
Im Montagebereich 210 der Oberseite 201 des Trägers 200 ist die Metallisierung 250 im Bereich der Trennspur 270 zumindest abschnittsweise vollständig durchtrennt, sodass im Bereich der Trennspur 270 im Montagebereich 210 das Material des Trägers 200 zumindest teilweise freigelegt ist. Im vertieften Bereich 220 der Oberseite 201 des Trägers 200 ist die Metal¬ lisierung 250 in der Trennspur 270 dagegen zumindest nicht vollständig durchtrennt. Somit ist im vertieften Bereich 220 der Oberseite 201 des Trägers 200 im Bereich der Trennspur 270 das Material des Trägers 200 nicht freigelegt, sondern weiter durch die Metallisierung 250 bedeckt. Es ist möglich, die Trennspur 270 so anzulegen, dass die Metallisierung 250 im vertieften Bereich 220 der Oberseite 201 des Trägers 200 überhaupt nicht durch die Trennspur 270 durchtrennt wird. Die Trennspur 270 weist damit in zur Oberseite 201 des Trägers
200 senkrechte Richtung zweckmäßigerweise eine Tiefe auf, die größer als die Dicke der Metallisierung 250 ist, jedoch geringer als die Summe aus der Dicke der Metallisierung 250 und der Tiefe, um die der vertiefte Bereich 220 gegenüber dem Montagebereich 210 vertieft ist. Die Trennspur 270 kann bei¬ spielsweise eine Tiefe von einigen ym aufweisen.
Die Trennspur 270 kann beispielsweise durch Sägen oder mittels eines Lasers angelegt worden sein. Falls die Trennspur 270 durch Sägen angelegt worden ist, so kann die Trennspur 270 auch als Sägespur bezeichnet werden.
Es ist möglich, die Trennspur 270 in gemeinsamen Bearbeitungsschritten für alle Träger 200 des Trägerverbunds 300 an- zulegen.
Im in Figuren 1 und 2 gezeigten Beispiel ist ein Lot 260 auf der Metallisierung 250 an der Oberseite 201 des Trägers 200 angeordnet worden. Das Anordnen des Lots 260 kann vor oder nach dem Anlegen der Trennspur 270 erfolgt sein. Das Lot 260 erstreckt sich über einen Teil des Montagebereichs 210 der Oberseite 201 des Trägers 200 und kann sich auch über einen Teil des vertieften Bereichs 220 der Oberseite 201 des Trä¬ gers 200 erstrecken. Das Lot 260 erstreckt sich jedoch nicht über jenen Teil der Oberseite 201 des Trägers 200, in dem die Trennspur 270 verläuft. Auf das Anordnen des Lots 260 kann verzichtet werden, wenn der nachfolgend über der Oberseite 201 des Trägers 200 angeordnete optoelektronische Halbleiter¬ chip auf andere Weise befestigt und elektrisch kontaktiert wird . Figur 3 zeigt eine schematische geschnittene Seitenansicht des Trägers 200 in einem der Darstellung der Figuren 1 und 2 zeitlich nachfolgenden Bearbeitungsstand.
Über der Oberseite 201 des Trägers 200 ist ein optoelektroni- scher Halbleiterchip 110 angeordnet worden. Der Träger 200 und der optoelektronische Halbleiterchip 110 bilden gemeinsam ein optoelektronisches Bauelement 100. Der optoelektronische Halbleiterchip 110 kann beispielsweise ein Laserchip sein. In diesem Fall ist das optoelektronische Bauelement 100 ein La- serbauelement .
Der optoelektronische Halbleiterchip 110 ist über dem Monta¬ gebereich 210 der Oberseite 201 des Trägers 200 angeordnet worden. Dabei wurde der optoelektronische Halbleiterchip 110 an der Trennspur 270 ausgerichtet, um die Position und/oder Orientierung des optoelektronischen Halbleiterchips 110 an der Oberseite 201 des Trägers 200 festzulegen.
Zum Ausrichten des optoelektronischen Halbleiterchips 110 re- lativ zu der Trennspur 270 wurde die Position einer Grenze
280 zwischen der zumindest abschnittsweise vollständig durch¬ trennten Metallisierung 250 im Montagebereich 210 und der zumindest nicht vollständig durchtrennten Metallisierung 250 im vertieften Bereich 220 der Oberseite 201 des Trägers 200 er- fasst. Diese Erfassung kann beispielsweise optisch erfolgt sein, beispielsweise mittels einer Kamera. An der Grenze 280 zwischen der zumindest abschnittsweise vollständig durch¬ trennten Metallisierung 250 im Montagebereich 210 und der zumindest nicht vollständig durchtrennten Metallisierung 250 im vertieften Bereich 220 ist ein optisch deutlich erkennbarer
Kontrast zwischen der Metallisierung 250 und dem freigelegten Material des Trägers 200 gebildet, der sich gut für eine op¬ tische Erfassung eignet und dessen Position relativ zu der Stufe 230 an der Oberseite 201 des Trägers 200 präzise fest¬ gelegt ist.
Der optoelektronische Halbleiterchip 110 ist so über der Oberseite 201 des Trägers 200 angeordnet worden, dass er über die Stufe 230 übersteht. Die Länge des Überstands konnte durch die Ausrichtung an der Trennspur 270, insbesondere durch die Ausrichtung an der Grenze 280, präzise festgelegt werden .
Der optoelektronische Halbleiterchip 110 weist eine Oberseite
111 und eine der Oberseite 111 gegenüberliegende Unterseite
112 auf. Der optoelektronische Halbleiterchip 110 wurde der¬ art über der Oberseite 201 des Trägers 200 angeordnet, dass die Oberseite 111 des optoelektronischen Halbleiterchips 110 der Oberseite 201 des Trägers 200 zugewandt ist. Der opto¬ elektronische Halbleiterchip 110 ist auf dem im Montagebe¬ reich 210 der Oberseite 201 des Trägers 200 angeordneten Lot 260 angeordnet und mittels des Lots 260 befestigt. Es ist möglich, auf das Anordnen des Lots 260 an der Oberseite 201 des Trägers 200 zu verzichten und stattdessen beispielsweise ein Lot an der Oberseite 111 des optoelektronischen Halbleiterchips 110 anzuordnen, bevor dieser über der Oberseite 201 des Trägers 200 angeordnet wird. Anstelle des Lots 260 kann zur Befestigung des optoelektronischen Halbleiterchips 110 auch ein Kleber, beispielsweise ein elektrisch leitender Kleber, oder ein anderes Befestigungsmaterial verwendet wer¬ den .
An der Oberseite 111 des optoelektronischen Halbleiterchips 110 kann ein elektrischer Kontakt des optoelektronischen Halbleiterchips 110 ausgebildet sein, beispielsweise ein Ano- denkontakt 120. Der Anodenkontakt 120 ist in diesem Fall mit¬ tels des Lots 260 elektrisch leitend mit der Metallisierung 250 des Trägers 200 verbunden. Dies ermöglicht es, den opto¬ elektronischen Halbleiterchip 110 über die Metallisierung 250 elektrisch anzusteuern. Falls es sich bei dem optoelektronischen Halbleiterchip 110 um einen Laserchip handelt, so bildet die über die Stufe 230 zwischen dem vertieften Bereich 220 und dem Montagebereich 210 an der Oberseite 201 des Trägers 200 überstehende Seiten¬ fläche des optoelektronischen Halbleiterchips 110 eine Emis- sionsfacette 130 des optoelektronischen Halbleiterchips 110. Im Betrieb des optoelektronischen Halbleiterchips 110 emit¬ tiert dieser einen Laserstrahl an der Emissionsfacette 130 in zur Emissionsfacette 130 senkrechte Richtung. Dabei kann der Austrittspunkt des Laserstrahls nahe an der Oberseite 111 des optoelektronischen Halbleiterchips 110 liegen.
Durch den Überstand der Emissionsfacette 130 über die Stufe 230 an der Oberseite 201 des Trägers 200 wird verhindert, dass während der Befestigung des optoelektronischen Halb- leiterchips 110 an der Oberseite 201 des Trägers 200 Lot 260 zur Emissionsfacette 130 gelangt und diese kontaminiert. Der an der Oberseite 201 des Trägers 200 angelegte vertiefte Be¬ reich 220 stellt sicher, dass im Bereich der Stufe 230 keine während des Zerteilens des Trägerverbunds 300 an der Außen- kante 240 des Trägers 200 gebildeten Grate vorhanden sind, die die Befestigung und Ausrichtung des optoelektronischen Halbleiterchips 110 beeinträchtigen könnten.
Die Erfindung wurde anhand der bevorzugten Ausführungsbei- spiele näher illustriert und beschrieben. Dennoch ist die Er¬ findung nicht auf die offenbarten Beispiele eingeschränkt. Vielmehr können hieraus andere Variationen vom Fachmann abgeleitet werden, ohne den Schutzumfang der Erfindung zu verlassen . BEZUGSZEICHENLISTE
100 optoelektronisches Bauelement
110 optoelektronischer Halbleiterchip
111 Oberseite
112 Unterseite
120 Anodenkontakt
130 Emissionsfacette
200 Träger
201 Oberseite
210 Montagebereich
220 vertiefter Bereich
230 Stufe
240 Außenkante
250 Metallisierung
260 Lot
270 Trennspur
280 Grenze
300 Trägerverbund
310 Trennebene

Claims

PATENTA S PRÜCHE
Verfahren zum Herstellen eines optoelektronischen Bauelements (100)
mit den folgenden Schritten:
- Bereitstellen eines Trägers (200) mit einer Oberseite (201) ;
- Anlegen eines gegenüber einem Montagebereich (210) der Oberseite (201) vertieften Bereichs (220) an der Ober¬ seite (201) des Trägers (200), wobei zwischen dem Monta¬ gebereich (210) und dem vertieften Bereich (220) eine Stufe (230) ausgebildet wird;
- Anordnen einer sich über den Montagebereich (210) und den vertieften Bereich (220) erstreckenden Metallisierung (250) an der Oberseite (201) des Trägers (200);
- Anlegen einer Trennspur (270) in der Metallisierung (250), wobei die Metallisierung (250) in dem Montagebe¬ reich (210) zumindest abschnittsweise vollständig durch¬ trennt wird und in dem vertieften Bereich (220) zumindest nicht vollständig durchtrennt wird;
- Anordnen eines optoelektronischen Halbleiterchips (110) über dem Montagebereich (210) der Oberseite (201), wobei der optoelektronische Halbleiterchip (110) an der Trennspur (270) ausgerichtet wird.
Verfahren gemäß Anspruch 1,
wobei der optoelektronische Halbleiterchip (110) über die Stufe (230) überstehend angeordnet wird.
Verfahren gemäß einem der vorhergehenden Ansprüche, wobei das Ausrichten an der Trennspur (270) ein optisches Erfassen einer Position einer Grenze (280) zwischen der zumindest abschnittsweise vollständig durchtrennten Me¬ tallisierung (250) im Montagebereich (210) und der zumindest nicht vollständig durchtrennten Metallisierung (250) im vertieften Bereich (220) umfasst. Verfahren gemäß einem der vorhergehenden Ansprüche, wobei die Trennspur (270) geradlinig und senkrecht zur Stufe (230) angelegt wird.
Verfahren gemäß einem der vorhergehenden Ansprüche, wobei der Träger (200) in einem Trägerverbund (300) be¬ reitgestellt wird,
wobei der Trägerverbund (300) nach dem Anlegen der Trennspur (270) zerteilt wird, um den Träger (200) zu verein¬ zeln,
wobei durch das Zerteilen eine Außenkante (240) des Trä¬ gers (200) gebildet wird,
wobei der vertiefte Bereich (220) an die Außenkante (240) angrenzt,
wobei die Stufe (230) parallel zu der Außenkante (240) orientiert ist.
Verfahren gemäß einem der vorhergehenden Ansprüche, wobei das Anlegen der Trennspur (270) durch Sägen oder mittels eines Lasers erfolgt.
Verfahren gemäß einem der vorhergehenden Ansprüche, wobei die Trennspur (270) so angelegt wird, dass die Me¬ tallisierung (250) im vertieften Bereich (220) nicht durchtrennt wird.
Verfahren gemäß einem der vorhergehenden Ansprüche, wobei vor dem Anordnen des optoelektronischen Halbleiterchips (110) ein Lot (260) auf der Metallisierung (250) auf dem Montagebereich (210) der Oberseite (201) angeord¬ net wird,
wobei der optoelektronische Halbleiterchip (110) auf dem Lot (260) angeordnet wird.
Verfahren gemäß einem der vorhergehenden Ansprüche, wobei der optoelektronische Halbleiterchip (110) ein La¬ serchip ist. 10. Verfahren gemäß Ansprüchen 2 und 9,
wobei der Laserchip derart angeordnet wird, dass eine Emissionsfacette (130) des Laserchips über die Stufe (230) übersteht.
11. Verfahren gemäß einem der Ansprüche 9 und 10,
wobei ein Anodenkontakt (120) des Laserchips der Ober¬ seite (201) des Trägers (200) zugewandt wird.
PCT/EP2016/071847 2015-09-23 2016-09-15 Verfahren zum herstellen eines optoelektronischen bauelements WO2017050636A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US15/761,585 US10454240B2 (en) 2015-09-23 2016-09-15 Method of producing an optoelectronic component
JP2018514853A JP6779283B2 (ja) 2015-09-23 2016-09-15 オプトエレクトロニクス部品の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015116092.7 2015-09-23
DE102015116092.7A DE102015116092B4 (de) 2015-09-23 2015-09-23 Verfahren zum Herstellen eines optoelektronischen Bauelements

Publications (1)

Publication Number Publication Date
WO2017050636A1 true WO2017050636A1 (de) 2017-03-30

Family

ID=56958912

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2016/071847 WO2017050636A1 (de) 2015-09-23 2016-09-15 Verfahren zum herstellen eines optoelektronischen bauelements

Country Status (4)

Country Link
US (1) US10454240B2 (de)
JP (1) JP6779283B2 (de)
DE (1) DE102015116092B4 (de)
WO (1) WO2017050636A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017108385A1 (de) 2017-04-20 2018-10-25 Osram Opto Semiconductors Gmbh Laserbarren und Halbleiterlaser sowie Verfahren zur Herstellung von Laserbarren und Halbleiterlasern
DE102020111394A1 (de) 2020-04-27 2021-10-28 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum herstellen einer halbleiterlaseranordnung und halbleiterlaseranordnung
DE102021131795A1 (de) 2021-12-02 2023-06-07 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Laserbauelement und verfahren zur herstellung eines laserbauelements

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090042327A1 (en) * 2007-07-17 2009-02-12 Ricoh Printing Systems, Ltd. Method for assembling array-type semiconductor laser device
WO2015071305A1 (de) * 2013-11-13 2015-05-21 Osram Opto Semiconductors Gmbh Laserbauelement und verfahren zu seiner herstellung

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63151093A (ja) 1986-12-16 1988-06-23 Fuji Electric Co Ltd 半導体レ−ザ素子のろう付け方法
JPH0272573U (de) * 1988-11-18 1990-06-01
JP4050865B2 (ja) * 1999-12-01 2008-02-20 シャープ株式会社 半導体レーザ装置及びその製造方法及びそれを用いた光ピックアップ
JP2003046181A (ja) 2001-07-27 2003-02-14 Ricoh Co Ltd サブマウント、半導体装置およびサブマウントの製造方法
US6796480B1 (en) 2003-04-03 2004-09-28 Spectra-Physics Reliability of heat sink mounted laser diode bars
DE10323857A1 (de) * 2003-05-26 2005-01-27 Osram Opto Semiconductors Gmbh Gehäuse für ein Laserdiodenbauelement, Laserdiodenbauelement und Verfahren zum Herstellen eines Laserdiodenbauelements
JP4470171B2 (ja) * 2004-12-15 2010-06-02 エルピーダメモリ株式会社 半導体チップ、その製造方法およびその用途
JP2006185931A (ja) * 2004-12-24 2006-07-13 Tokuyama Corp 半導体レーザー装置およびその製造方法
JP2008016507A (ja) 2006-07-03 2008-01-24 Toshiba Tec Corp 電気配線の製造方法
JP2009103915A (ja) 2007-10-23 2009-05-14 Fuji Xerox Co Ltd 光導波路フィルム及びその製造方法、並びに、光送受信モジュール
JP2009212179A (ja) * 2008-03-03 2009-09-17 Sanyo Electric Co Ltd 半導体レーザ素子および半導体レーザ素子の製造方法
NL2003785A (en) * 2008-12-09 2010-06-10 Asml Netherlands Bv Method of forming a marker, substrate having a marker and device manufacturing method.
DE102010009455B4 (de) * 2010-02-26 2021-07-08 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterlaservorrichtung mit einem Halbleiterlaserchip und Verfahren zu dessen Herstellung
KR101284796B1 (ko) * 2011-10-05 2013-07-10 (주)포인트엔지니어링 캔 패지키 타입의 광 디바이스 제조 방법 및 이에 의해 제조된 광 디바이스
JP2015019066A (ja) * 2013-07-10 2015-01-29 エクセリタス カナダ，インコーポレイテッド 成形境界を制御したｌｌｃ組立における光半導体デバイス及びこれを形成するための方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090042327A1 (en) * 2007-07-17 2009-02-12 Ricoh Printing Systems, Ltd. Method for assembling array-type semiconductor laser device
WO2015071305A1 (de) * 2013-11-13 2015-05-21 Osram Opto Semiconductors Gmbh Laserbauelement und verfahren zu seiner herstellung

Also Published As

Publication number Publication date
US20180351324A1 (en) 2018-12-06
JP6779283B2 (ja) 2020-11-04
DE102015116092B4 (de) 2018-06-14
US10454240B2 (en) 2019-10-22
JP2018527757A (ja) 2018-09-20
DE102015116092A1 (de) 2017-03-23

Similar Documents

Publication Publication Date Title
DE112013004223B4 (de) Optoelektronisches Halbleiterbauteil und Verfahren zum Herstellen eines optoelektronischen Halbleiterbauteils
EP0766354A1 (de) Laserdiodenbauelement mit Wärmesenke
WO2017032772A1 (de) Laserbauelement und verfahren zu seiner herstellung
EP3360167B1 (de) Optoelektronisches bauelement mit einem leiterrahmen mit einer versteifungsstruktur
DE112013006065B4 (de) Verfahren zur Herstellung von Halbleiter-Laserelementen und Halbleiter-Laserelement
DE102018204668A1 (de) Halbleitervorrichtung und Verfahren einer Herstellung derselben
WO2017050636A1 (de) Verfahren zum herstellen eines optoelektronischen bauelements
DE112016000806T5 (de) Dicht beabstandete laserdiodenkonfigurationen
DE102015115824A1 (de) Optoelektronisches Bauelement
DE102013221788B4 (de) Verfahren zum Herstellen eines Kontaktelements und eines optoelektronischen Bauelements
DE102015106444A1 (de) Optoelektronische Bauelementanordnung und Verfahren zur Herstellung einer Vielzahl von optoelektronischen Bauelementanordnungen
DE102012215684A1 (de) Laserbauelement und Verfahren zu dessen Herstellung
DE3509441C2 (de) Halbleiterlaser-Chip
DE102013202910A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102015013511B3 (de) Laserstrahlungsquelle und Verfahren zur Herstellung einer Laserstrahlungsquelle und Verwendung eines Lötprozesses
DE102013216527A1 (de) Laserbauelement und Verfahren zum Herstellen eines Laserbauelements
WO2015055670A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
DE112020002883T5 (de) Halbleiterbauteil
WO2017144691A1 (de) Optoelektronisches bauteil mit einem leiterrahmenabschnitt
DE112014003859B4 (de) Laserbauelementeverbund und Verfahren zum Herstellen eines Laserbauelements
DE102013223110A1 (de) Laserbauelement und Verfahren zu seiner Herstellung
DE102013223115A1 (de) Laserbauelement und Verfahren zu seiner Herstellung
DE102015105752B4 (de) Halbleiteranordnung mit Reservoir für Markermaterial
DE10301245A1 (de) Verfahren zum Bearbeiten eines Werkstücks an einem Werkstückträger
DE10063041B4 (de) Verfahren zum Herstellen einer integrierten Leadless-Gehäuse-Schaltung und integrierte Leadless-Gehäuse-Schaltung

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16767234

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2018514853

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16767234

Country of ref document: EP

Kind code of ref document: A1