JPS63151093A - 半導体レ−ザ素子のろう付け方法 - Google Patents

半導体レ−ザ素子のろう付け方法

Info

Publication number
JPS63151093A
JPS63151093A JP29921386A JP29921386A JPS63151093A JP S63151093 A JPS63151093 A JP S63151093A JP 29921386 A JP29921386 A JP 29921386A JP 29921386 A JP29921386 A JP 29921386A JP S63151093 A JPS63151093 A JP S63151093A
Authority
JP
Japan
Prior art keywords
chip
heat sink
brazing
vessel
semiconductor laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29921386A
Other languages
English (en)
Inventor
Kenji Kunihara
健二 国原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP29921386A priority Critical patent/JPS63151093A/ja
Publication of JPS63151093A publication Critical patent/JPS63151093A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Die Bonding (AREA)
  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 ・ 本発明は半導体レーザ素子をヒートシンクにろう付
けする方法に関する。
〔従来の技術〕
一般に半導体レーザ素子は鋼などのヒートシンクに例え
ばインジウム、インジウム−鉛合金などの低融点ろう材
によってマウントされたものが用いられている。第2図
はダイボンドされた半導体レーザ素子の一例を示した斜
視図である。第2図においてダイオード構造の半導体レ
ーザチップ1はPN接合部2を有し、その熱放散をよく
するために、発光部である活性領域3がヒートシンク4
になるべく近く位置するように、いわゆるアップサイド
ダウンの状態でろう材5を用いて電極6の全面でヒート
シンク4にボンディングされる。この際半導体レーザチ
ップ1の一側面すなわちA面と、ヒートシンク4の一側
面すなわちB面とは互に平行かつ直角となる関係を保つ
ように、チップ1が銅プロ、りのヒートシンク4上に載
置されなければならないが、チップ1の活性領域3にほ
ぼ垂直に放射されるレーザ光7は、PN接合部に垂直な
面内での広がり角が一般に15〜30°にもなるので、
レーザ光7が放射される活性領域3がヒートシンク4の
B面から数μ清白側にずわると、1/−ザ光7はその直
下のヒートシンク4に投射され、このことが乱反射光を
生ずる原因となる。したがってヒートシンク4のB面に
おいてレーザ光7が反射するのを防ぐためには、半導体
レーザチップ1のA面と、ヒートシンク4のB面とが同
一平面上にあるようlこ、これらを精度よく位置合わせ
してろう付けすることが必要である。
第3図はこのようなろう付けを行なう手順を説明するた
めの斜視図を示したものであり、第2図と共通の部分は
同一符号で表わしである。まずヒートシンク4の一表面
に真空蒸着法などにより例えば・インジウムもしくはイ
ンジウム−鉛合金などの低融点ろう材5をm看しておき
、このろう材被膜5の上に、半導体レーザチップ1のP
N接合部2に近い方の電極6の面を載せるが、このとき
前述のようにチップ1のA面とヒートシンク4のB面と
が同一平面上にあるように位置合わせする。なおチップ
1のW極6とは反対の面すなわち第3図ではチップ1の
上面にも電極を形成しであるが図示を省略し“Cある。
次いで図示してない窒素雰囲気の容器中で、チップ1の
電極6がヒートシンク4上のろう材5と均一に馴染むよ
うに、荷重棒8でチップ1の上方から適当な力で押しつ
げた状態のまま、ヒートシンク4の下方にある図示して
ないヒータを用いて、ヒートシンク4をろう材5の溶融
温度よりやや高い温度とし、ろう材5を溶かして暫時保
持した後。
ヒータの加熱を停止し、ヒートシンク4を室温に戻して
ろう材5を凝固させることにより、半導体レーザチップ
1がヒートシンク4にろう付けされる。
〔発明が解決しようとする問題点〕
以上のようにして半導体レーザチップ1をヒートシンク
4にろう付けすると、ろう材5が溶融して沈んだときに
、ろう材5の一部がチップ1の周囲に飛び出し、これが
冷却凝固した後には、第3図に示したごとく球状体9と
なってチップ1のA面に付着することがある。このよう
になる原因はヒートシンク4の表面は元来極めて良好な
平坦状態となっていないから、その上に真空蒸着などに
よつて被着されたろう材5の被膜表面も平坦ではなく、
1μm以下の微小な凹凸をもっており、そのためチップ
1の電極6の面をろう材5の上に載置して、荷重棒8で
押しつけながらヒートシンク4の温度を上げたとき、チ
ップ1とろう材5との間隙に存在していたi素ガスが膨
張して圧力が高められ、ろう材5が溶けるとこの窒素ガ
ス圧によりろう材5の一部をチップ1の周囲に押し出し
てしまうことにある。押し出されたろう材は数十μmの
球状体ろう9を形成し、第3図のようにチップ1のA面
のPN接合部2の近傍に付着して残り、その結果PN接
合部2が短絡状態となり、得られる半導体レーザン子は
正常な電流−電圧特性を示さなくなるので、レーザ発振
を生じなくなる。すなわち従来の方法はろう付け工程で
使用不可能な素子が出現して製造歩留りを低下させると
いう問題をもっている。
本発明は上述の点に鑑みてなされたものであり、その目
的は半導体レーザチップをヒートシンクに1ウントする
ためのろう付けを行なうに当たり、ろう材が飛び出して
チップのPN接合部の短絡するのを防ぎ、製造歩留りを
向上させるレーザチップのヒートシンクへのろう付け方
法を提供することにある。
〔問題点を解決するための手段〕
本発明はろう材を被着したヒートシンクの面上に半導体
レーザチップを位置合わせしたものを、真空雰囲気中に
おいてろう材を溶かすことにより。
ろう材が飛び吊すのを防ぎ、凝固時にチップの側面のP
N接合部に球状となって付着することなく、不良素子の
発生をなくしたものである。
〔作用〕
本発明によれば真空雰囲気中で半導体レーザチップとヒ
ートシンクをろう付けするため、チップとろう材の間に
形成された微小な空隙に存在しているガスが除去され、
ろう材が溶融したときガス圧lこよりチップの外部に飛
び出すことなく、チップ側面のPN接合部に付着して短
絡を生ずることもないから、正常な特性をもった半導体
レーザ素子を歩留りよくル造することができる。
〔実施例〕
以下本発明を実施例に基づき説明する。
第1図は本発明の方法が適用されるダイボンダの加熱部
を示した断面図であり、第2図、第3図と共通部分を同
一符号で表わしである。第1図を参照して説明すると、
石英製の容器10を0リング1】を用いて蓋12で密閉
し、容器10の側壁に導入管13で連結したバルブ14
を含む窒素ガスラインと、排気管15で連結した真空ポ
ンプ16を有する排気系を備えており、容器10の内部
は熱源を内蔵したヒータ17が所定の個所に設けてあり
、−表面にあらかじめろう材5を被着したヒートシンク
4をろう材5の面を上にしてヒータ17の上に載置し、
さらにその上に半導体レーザチップ1のPN接合部に近
い方に設けた電極面側がこのチップ1の一側面とヒート
シンク4の一側面が同一平面上に位置するようにして置
かれる。荷重棒8は一端を容器10の内壁に固定した支
持板18の他端近傍に取りつけられて、半導体レーザチ
ップ1に対して上方から垂直に死荷重がかかるように位
置調整が可能となりている。荷重棒8も必要に応じて重
量の異なるものが使用できる。
ろう付けの手順はまず容器10内のヒータ17上にヒー
トシンク4と半導体レーザチップ1を上述のごとくセッ
トし1約20grの荷重を載せて蓋12を閉じる。かく
してはじめバルブ14を開き図示してない窒素ガスボン
ベから導入管13により、窒素ガスを容器10内に流入
して満たした後、バルブ14を閉じて窒素ガスの供給を
停止する。その後真空ポンプ16を作動させて、容器1
0内に充満している窒素ガスを排気管15により排出し
、容器10内を約 ITorrの真空状態とする。次に
ヒータ17に通電してろう材5の溶融点よりやや高い温
度としてろう材5を溶かし、チップ1の電極と合金化さ
せるための所定の保持時間を経過した後、ヒータ17の
加熱と真空ポンプ16の運転を停止し、直ちにバルブ1
4を開き容器10内に再び窒素ガスを導入する。この窒
素ガスの導入はろう材を速やかに冷却し凝固させるため
である。
以上のごとくろう付けを行なうことにより、ろう材5の
加熱、溶融時には半導体レーザチップ1とろう材5の間
の微小空隙は真空状態に保たれるようになり、ろう材5
が飛び出すことなく、PN接合部の短絡などの不良の発
生をほとんど完全に防止することができる。
〔発明の効果〕
半導体レーザチップの電極面とヒートシンクに蒸溜した
ろう材面とを重ねてろう材を溶かし、低温ろう付けする
際に、ヒートシンクの表面が微小な凹凸を有することに
由来して、チップとヒートシンクの重ね面にもその凹凸
に対応する微小な空隙を生じ、従来のように窒素雰囲気
中で行なったのでは、その空隙に窒素ガスが存在してい
ること7から、加熱時に膨張した空隙中の窒素ガス圧に
より溶融したろう材がチア1周囲に押し出され、チ、プ
のPN接合部を短絡させ、素子の特性を損じ製造歩留り
を低下させていたのに対し、本発明では実施例で述べた
ごとく、ろう付け操作をすべて容器中で真空に排気しな
がら行うようにしたため。
チップとヒートシンク上のろう材面との合わせ面にガス
が存在することなく、したがって従来のような溶融ろう
材の飛び出しがなく、得られる半導体レーザ素子はPN
接合部の短絡などに起因する不良の発生も見られず、素
子の製造歩留りを大幅に向上することができる。
【図面の簡単な説明】
第1図は本発明の詳細な説明するためのダイボンダ加熱
部の配置を示した断面図、第2図は半導体レーザ素子の
構成を示した斜視図、第3図は従来のろう付け方法を説
明するための半導体レーザ素子の斜視図である。 1・・・半導体レーザチップ、2・・・PN接合部。 4・・・ヒートシンク、5・・・ろう材、6・・・′電
極。 7・・・レーザ光、8・・・荷重棒、9・・・球状体ろ
う。 10・・・容器、1】・・・Oリング、12・・・蓋、
13・・・導入管、14・・・バルブ%15・・・排気
管、16・・・真空ポンプ。 17・・・ヒータ、18・・・支持板。 第2図 第3図

Claims (1)

    【特許請求の範囲】
  1. (1)ダイオード構造をもつ半導体レーザチップをヒー
    トシンク上に被着したろう材面に重ね、前記チップの一
    側面と前記ヒートシンクの一側面とが同一平面上にある
    ように位置合わせして、前記チップ側に死荷重をかけろ
    う材を溶融凝固させることにより前記チップと前記ヒー
    トシンクをろう付けする半導体レーザ素子のろう付け方
    法であつて、密閉容器中で該容器を真空状態として行な
    うことを特徴とする半導体レーザ素子のろう付け方法。
JP29921386A 1986-12-16 1986-12-16 半導体レ−ザ素子のろう付け方法 Pending JPS63151093A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29921386A JPS63151093A (ja) 1986-12-16 1986-12-16 半導体レ−ザ素子のろう付け方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29921386A JPS63151093A (ja) 1986-12-16 1986-12-16 半導体レ−ザ素子のろう付け方法

Publications (1)

Publication Number Publication Date
JPS63151093A true JPS63151093A (ja) 1988-06-23

Family

ID=17869614

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29921386A Pending JPS63151093A (ja) 1986-12-16 1986-12-16 半導体レ−ザ素子のろう付け方法

Country Status (1)

Country Link
JP (1) JPS63151093A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10454240B2 (en) 2015-09-23 2019-10-22 Osram Opto Semiconductors Gmbh Method of producing an optoelectronic component

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10454240B2 (en) 2015-09-23 2019-10-22 Osram Opto Semiconductors Gmbh Method of producing an optoelectronic component

Similar Documents

Publication Publication Date Title
US7473580B2 (en) Temporary chip attach using injection molded solder
US4845335A (en) Laser Bonding apparatus and method
US4826070A (en) Die attachment process
JP2010123654A (ja) 光半導体装置
KR100501505B1 (ko) 전자부품의 기밀 실링방법
JP2002507838A (ja) フリップチップアセンブリのための洗浄不要フラックス
JP2557268B2 (ja) 装置取付け方法
US10886248B2 (en) Laser bonding apparatus, method of bonding semiconductor devices, and method of manufacturing semiconductor package
US5314842A (en) Resin-sealed type semiconductor device and method for manufacturing the same
JP4600672B2 (ja) Au−Sn合金はんだペーストを用いた基板と素子の接合方法
JPS63151093A (ja) 半導体レ−ザ素子のろう付け方法
JP5062710B2 (ja) Au−Sn合金はんだペーストを用いた基板と素子の接合方法
JPH04225542A (ja) 半導体装置
JPH04186688A (ja) 半導体レーザ装置
JPH025534A (ja) ペースト塗布用ノズル及びペースト塗布方法
JPH0712066B2 (ja) 高信頼性封止構造体及びその製造方法
KR100292295B1 (ko) 레이저를 이용한 웨이퍼 레벨의 무플럭스 솔더 접합 장치 및 방법
JP2001156441A (ja) Csp・bgaのリペア工法
JPH03108361A (ja) 半導体集積回路装置
US20230386964A1 (en) Inverted trapezoidal heat dissipating solder structure and method of making the same
JPS60105241A (ja) 半導体素子用パツケ−ジ
JPH1140610A (ja) バンプ付ワークの実装方法
JPH05326574A (ja) 半導体素子のダイボンディング方法
TW577159B (en) Process for mounting a flip chip and a passive device onto a substrate
JP2013125769A (ja) 半導体装置の製造方法