JPH09129578A - 半導体基板の製造装置及び製造方法 - Google Patents

半導体基板の製造装置及び製造方法

Info

Publication number
JPH09129578A
JPH09129578A JP7282873A JP28287395A JPH09129578A JP H09129578 A JPH09129578 A JP H09129578A JP 7282873 A JP7282873 A JP 7282873A JP 28287395 A JP28287395 A JP 28287395A JP H09129578 A JPH09129578 A JP H09129578A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
marking
semiconductor
crystal
blade
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7282873A
Other languages
English (en)
Other versions
JP2943673B2 (ja
Inventor
Satoshi Muramatsu
諭 村松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7282873A priority Critical patent/JP2943673B2/ja
Priority to KR1019960050585A priority patent/KR100227992B1/ko
Priority to US08/739,891 priority patent/US5716876A/en
Priority to TW085114009A priority patent/TW344093B/zh
Publication of JPH09129578A publication Critical patent/JPH09129578A/ja
Priority to US08/966,060 priority patent/US5927263A/en
Application granted granted Critical
Publication of JP2943673B2 publication Critical patent/JP2943673B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02027Setting crystal orientation
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B28WORKING CEMENT, CLAY, OR STONE
    • B28DWORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B44DECORATIVE ARTS
    • B44BMACHINES, APPARATUS OR TOOLS FOR ARTISTIC WORK, e.g. FOR SCULPTURING, GUILLOCHING, CARVING, BRANDING, INLAYING
    • B44B7/00Machines, apparatus or hand tools for branding, e.g. using radiant energy such as laser beams
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54493Peripheral marks on wafers, e.g. orientation flats, notches, lot number

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】 【課題】 1枚1枚の半導体基板に対して半導体基板の
結晶方位をX線回折法等の手法により調べた後、個別に
マーキングを行うため、半導体基板の製造工程の工程数
の増加を招き生産性を悪化させる。 【解決手段】 切断機の治具に半導体結晶2のブレード
5を合わせて装填し、保持をする。半導体結晶2には、
特定の結晶方位に対してブレード5を取り付けている。
レーザーマーキング装置は、レーザー発振装置10から
のレーザー光をシャッタ11を介して光学レンズ12に
より半導体結晶2の真円である表面の特定の場所に収束
させてマーキングさせる。マーキングされた半導体結晶
2は、切断機によりウェーハ状に切断され半導体基板が
得られる。切断後の残りの半導体結晶2に対して、同じ
位置に再度マーキングを行ってから、再びウェーハ状に
切断することが繰り返される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体基板の製造装
置及び製造方法に係り、特に半導体装置を形成するため
の形状を改良した半導体基板を、効率良く製造するため
の製造装置及びその製造方法に関するものである。
【0002】
【従来の技術】従来、半導体基板の平面形状は、図13
(A)に示すように円板の一端を直線上に切断加工した
直線部分51を有する形状、若しくは図13(B)に示
すように円板の一部分を切り取った切取り部分52を有
する形状となっている。この直線部分51はオリエンテ
ーションフラット、また、切り取り部分52はノッチと
呼ばれ、それぞれ半導体基板1の結晶方位を規定する目
的で形成される。
【0003】一方、直線部分(以下、オリエンテーショ
ンフラットという)51や切り取り部分(以下、ノッチ
という)52を有する半導体基板1は、形状が真円でな
いため、半導体装置の様々な製造工程中において、不均
一性を生じ歩留りの低下を招く。この不均一性を生じる
幾つかの工程例をつぎに挙げる。
【0004】1.半導体装置の製造工程中の高温熱処理
を受け、オリエンテーションフラット51やノッチ52
に熱応力が働き、結晶欠陥が発生し、歩留りの低下を招
く。
【0005】2.半導体装置の製造工程中の熱酸化工程
において、オリエンテーションフラット51やノッチ5
2での温度不均一性や、ガスの流れの不均一性により、
膜厚ムラが生じる。
【0006】3.半導体装置の製造工程中での化学気相
成長(CVD)装置における膜の形成工程で、オリエン
テーションフラット51やノッチ52でのガスの流れに
おける不均一性が生じて膜厚ムラが生じる。
【0007】4.半導体装置の製造工程中でのフォトリ
ソグラフィ工程における感光性樹脂の回転塗布工程にお
いて、オリエンテーションフラット51若しくはノッチ
52で塗布膜厚のムラが生じる。
【0008】5.半導体装置の製造工程中におけるドラ
イエッチング工程において、オリエンテーションフラッ
ト51やノッチ52でのプラズマ形成状態に不均一性が
生じ、エッチング速度の不均一性が生じる。
【0009】これらの問題は半導体基板を真円にするこ
とで解決することができる。しかしながら、オリエンテ
ーションフラット51や、ノッチ52が無い真円の半導
体基板においては、結晶方位を簡便に知ることはできな
いため、結晶方位によって変化するトランジスタ特性の
バラツキの増加を招く。それを防ぐために、半導体装置
の製造工程中に結晶方位の検出をすることは工程数の増
加や、クリーン度の低下につながる。そのため、真円の
半導体基板において、簡便に結晶方位を知ることが重要
な技術課題となる。
【0010】そのために、従来より、真円の半導体基板
において、結晶方位を簡便に知ることを目的とし、この
真円の半導体基板にレーザーマーキングを行う技術が知
られている(特開平2−34906号公報:発明の名称
「半導体基板」)。この従来の半導体基板は、図14に
示すように、真円の半導体基板1の形成面の外周部から
内側1mmの位置に長さ3mm、深さ100μm、間隔
3mmの3本の溝からなる認識マーク61がレーザーマ
ーキングにより形成されていることを特徴とする。
【0011】この認識マーク61は従来のオリエンテー
ションフラットに代わるものであり、半導体基板1が
(100)単結晶シリコンの場合には、通常[001]
方向端部に円弧状に記入され、半導体装置製造工程中の
フォトリソグラフィ工程における目合わせの基準として
用いられる。
【0012】真円の半導体基板にマーキングを行う従来
技術はその他にも知られており、例えば、図15
(A)、(B)及び(C)に示すように、平行線により
構成された認識マーク62や、点状に形成された認識マ
ーク63、直線状に形成された認識マーク64及び65
が提案されている(特開平5−13290号公報:発明
の名称「半導体ウェーハ」)。
【0013】
【発明が解決しようとする課題】しかしながら、上記の
特開平2−34906号公報や、特開平5−13290
号公報記載の従来の半導体基板では、真円の半導体基板
1にマーキングを行う時期や方法に関しては全く述べら
れていない。
【0014】一方、半導体基板のレーザーマーキング装
置は図16に示すように、真空チャック71に吸着され
た半導体基板1に対して、YAGレーザー等のレーザー
発振装置70から発振されたレーザー光を光学レンズ7
2、反射ミラー73、収束レンズ74を介して半導体基
板1上に収束し、マーキングを行う構成である。
【0015】また、制御機構75により光学レンズ72
と反射ミラー73の間のシャッタ76によりレーザー光
が断続される。なお、半導体基板1表面付近には排気ダ
クト77が設けられている。この従来のレーザーマーキ
ング装置を用いて半導体基板1にマーキングを行う際に
は、1枚1枚個別にマーキングをする。
【0016】このレーザーマーキング装置を用いて従来
例に従い、真円の半導体基板にレーザーマーキングを行
う場合を考えてみる。
【0017】真円の半導体基板にレーザーマーキングを
行う従来例では、この半導体基板の特定の結晶方位に対
してレーザーマーキングを行うことを特徴としている。
従って、特定の結晶方位にレーザーマーキングを行うに
は、半導体基板の結晶方位をX線回折法等の手法により
調べることが必要となり、又レーザーマーキング装置
が、1枚1枚個別にマーキングを行うために、全ての半
導体基板に対してレーザーマーキングを行う前に半導体
基板の結晶方位をX線回折法等の手法により調べること
が必要となる。
【0018】従って、上記の従来例は、1枚1枚の半導
体基板に対して結晶方位をX線回折法等の手法により調
べた後、レーザーマーキング装置が1枚1枚個別にマー
キングを行う必要があり、半導体基板の製造工程の工程
数の増加を招き生産性を悪化させるという問題がある。
【0019】本発明は上記の点に鑑みなされたもので、
1枚1枚の半導体基板の結晶方位を調べること無く、各
々の真円である半導体基板にマーキングを行うことで、
生産性を悪化させることなく、結晶方位を認識するため
のマーキングを有した真円の半導体基板の製造装置及び
製造方法を提供することを目的とする。
【0020】
【課題を解決するための手段】上記の目的を達成するた
め、本発明製造装置は、特定の結晶方位に対応した位置
にブレードが装着された、真円である面を有する円柱状
の半導体結晶の、真円である表面の特定の場所に結晶方
位認識用の認識マークのマーキングを1箇所以上行うマ
ーキング手段と、マーキング手段によりマーキングされ
た半導体結晶をウェーハ状に切り出す切断機とを有し、
マーキング手段によるマーキングと前記切断機による切
断とを交互に繰り返すことを特徴とする。
【0021】また、本発明製造装置は、特定の結晶方位
に対応した位置にブレードが装着された、真円である面
を有する円柱状の半導体結晶からウェーハ状の半導体基
板を切り出す切断機と、ウェーハ状に切り出された半導
体基板を搬送する搬送機構と、搬送機構により搬送され
た前記半導体基板の表面の特定の場所に結晶方位認識用
の認識マークのマーキングを1箇所以上行うマーキング
手段とを有するか、又は、搬送機構に代えてウェーハ状
にブレードと共に切り出された半導体基板の表面の特定
の結晶方位を検出する検出手段を設け、更にこの検出手
段により検出された半導体基板の表面の特定の結晶方位
位置に、結晶方位認識用の認識マークのマーキングを1
箇所以上行う構成としたものである。
【0022】また、前記目的を達成するため、本発明製
造方法は、真円である面を有する円柱状の半導体結晶の
特定の結晶方位に対応した位置にブレードを装着した
後、半導体結晶の真円である表面の特定の場所に結晶方
位認識用の認識マークのマーキングを1箇所以上施して
から半導体結晶をウェーハ状に切り出すか、あるいは、
半導体結晶からウェーハ状の半導体基板を切り出してか
ら半導体基板の表面の特定の場所に結晶方位認識用の認
識マークのマーキングを1箇所以上施すようにしたもの
である。
【0023】ここで、本発明において、マーキングは、
半導体基板の表面と裏面の両方に行うことが、半導体装
置の製造時に、結晶方位を認識する装置が半導体基板の
表面側及び裏面側のどちらからでも認識ができるため、
望ましい。
【0024】本発明製造装置及び製造方法では、半導体
結晶の真円である表面の特定の場所に、結晶方位認識用
の認識マークのマーキングを1箇所以上施してから半導
体結晶をウェーハ状に切り出すようにしたため、1枚1
枚の半導体基板に対して結晶方位をX線回折法等の手法
により調べる作業を不要にできる。
【0025】あるいは、本発明製造装置及び製造方法で
は、特定の結晶方位に対応した位置にブレードが装着さ
れた半導体結晶からウェーハ状に半導体基板を切り出し
てから半導体基板の表面の特定の場所に結晶方位認識用
の認識マークのマーキングを1箇所以上施すようにした
ため、切り出した半導体基板の特定結晶方位はブレード
の位置によりわかるから、1枚1枚の半導体基板に対し
て結晶方位をX線回折法等の手法により調べる作業を不
要にできる。
【0026】
【発明の実施の形態】次に、本発明の実施の形態を図を
用いて説明する。図1から図12は本発明の実施の形態
を示す半導体基板の製造方法に関するものである。
【0027】図1に示すように丸棒状の両端がそれぞれ
円錐形の外形を有するシリコン(Si)単結晶の半導体
結晶2を、図2に示すように、ブロック状に切断し、そ
の切断された半導体結晶2の外径を研削し、真円である
面を有する円柱状の形状にする。
【0028】次に、この円柱状の半導体結晶2に対し
て、X線回折法等の手法を用いて結晶方位を測定する。
X線回折法を用いた場合では、図3に示すように、円柱
状の半導体結晶2の真円である面に対して、X線源3か
らX線を入射して計数管4で計数する。この時、半導体
結晶2の真円を有する面に垂直で、且つ真円の中心を通
る回転軸に対して、半導体結晶2を回転させ、計数管4
の計数値に基づきX線の反射強度が最大となるような位
置に回転する。これにより、半導体結晶2の結晶方位を
測定する。
【0029】この測定時のX線の入射角度θは、目的と
する結晶方位に垂直な結晶面の面間隔d、X線の波長を
λとしたとき、2dsinθ=nλ(n=1,2,3,
・・・・)を満たす値となる。この時測定する結晶方位
は、強い回折強度が得られる<110>方向の測定を行
うことが有効である。
【0030】結晶方位を測定した半導体結晶2に対し
て、その結晶方位が簡便に認識できるような位置にブレ
ード5を装着する。このときのブレード5の取り付け位
置は、目標とする結晶方位に対して±2゜程度の誤差範
囲内で取り付けることが望ましい。このブレード5によ
り、真円な面を有する半導体結晶2の結晶方位は簡便に
認識できることになる。
【0031】次に、切断機により半導体結晶2を、ウェ
ーハ状に切り出す作業を行う。通常の半導体基板の製造
工程においては、この切断機により、半導体結晶2をウ
ェーハ状に切断し(スライシングし)、その後ブレード
部分を取り外し、面取り作業及び機械研磨を行う。しか
しながら、本発明では、切断機で切断されてから、ブレ
ードを取り外すまでの間に、レーザーマーキング装置等
のマーキング装置を用いて半導体結晶若しくは半導体基
板にマーキングを行う作業工程を含むことを特徴として
いる。
【0032】切断機の治具に半導体結晶2のブレード5
を合わせて装填し、保持をする。ここで、半導体結晶2
には、特定の結晶方位に対してブレード5を取り付けて
いるため、切断機内においては、真円な面を有する半導
体結晶2は常に特定の結晶方位を向くように配置され
る。このブレード5を装着し、切断機にセットされた半
導体結晶2に対して、以下の実施の形態による手法によ
り、半導体基板を製造する。 (第1の実施の形態)本発明における半導体基板の製造
方法において、効果的に、半導体基板にマーキングを行
うための半導体基板の製造装置を用いた場合の第1の実
施の形態について説明する。
【0033】半導体結晶2をウェーハ状に切り出す切断
機には、図5(A)に示すような回転する内周刃6によ
り切断する切断機、図5(B)に示すような回転する外
周刃7により切断する切断機、図5(C)に示すような
バンドソー8で切断する切断機、図5(D)に示すよう
な往復直線運動するワイヤソー9で切断する切断機など
があり、この切断機はレーザーマーキング装置に組み込
まれている。
【0034】例えば図5(A)に示した内周刃6を有す
る切断機に対して、上記のレーザーマーキング装置は図
6、図7、あるいは図8に示す構成とされている。図6
に示すレーザーマーキング装置は、レーザー発振装置1
0からのレーザー光をシャッタ11を介して光学レンズ
12により半導体結晶2の真円である表面の特定の場所
に収束させてマーキングさせる構成である。このとき、
レーザー発振装置10はレーザー光を半導体結晶の真円
である面の全ての部分に照射するための駆動装置により
矢印13方向に移動され、1箇所以上の部分にマーキン
グを行うことができる。
【0035】図7に示すレーザーマーキング装置は、レ
ーザー発振装置10からのレーザー光を、光学レンズ1
4、シャッタ11及び反射ミラー15を介して光学レン
ズ12に入射し、これにより半導体結晶2の真円である
表面の特定の場所に収束させてマーキングさせる構成で
ある。このとき、レーザー発振装置10はレーザー光を
半導体結晶の真円である面の全ての部分に照射するため
の駆動装置により矢印13方向に移動され、1箇所以上
の部分にマーキングを行うことができる。
【0036】図8に示すレーザーマーキング装置は、レ
ーザー発振装置10からのレーザー光を、光学レンズ1
4、シャッタ11及び可動反射ミラー16を介して可動
光学レンズ17に入射し、これにより半導体結晶2の真
円である表面の特定の場所に収束させてマーキングさせ
る構成である。このとき、光学レンズ14は駆動装置に
より矢印13方向に移動され、また、可動反射ミラー1
6及び可動光学レンズ17は駆動装置により矢印18方
向に稼働されることにより、1箇所以上の部分にマーキ
ングを行うことができる。
【0037】このようにして、上記の切断機は常に特定
の結晶方位を向くように配置され、固定された半導体結
晶2の真円である表面の特定の場所において、レーザー
マーキング装置により1箇所以上の部分にマーキングさ
せる。
【0038】マーキングの形状は、半導体装置の製造工
程において、ウェーハの結晶方位を調べるためのセンサ
ーが認識できる形状であればどのような形状であっても
可能である。すなわち、図11(A)〜(E)に示すよ
うに、ウェーハ31上の特定の位置に、直線状の認識マ
ーク32、平行な直線により構成された認識マーク3
2、点状の認識マーク33、3本の平行線により構成さ
れた認識マーク34、1本の直線により構成された認識
マーク36等の様々な形状がある。
【0039】この認識マークは特に半導体装置の製造工
程におけるリソグラフィー工程において、半導体基板の
アライメントが簡便に行なえる形状が望ましい。また、
認識マークだけでなく、半導体結晶の製造時における管
理番号をマーキングし、この管理番号をアライメントに
用いることも可能である。
【0040】半導体結晶2(ウェーハ31)に対して、
このような形状の認識マーク32〜36を形成する位置
は、結晶方位を簡便に知ることができる位置が望まし
く、よって[100]、[110]、[111]、[5
11]等の結晶方位に形成することが望ましい。また、
1箇所でのマーキングではなく、2箇所でのマーキング
は、アライメント精度を向上させ、更に有効である。
【0041】例えば、点状の認識マーク34を例にとる
と、図12(A)〜(E)に示すように、もう一つの点
状の認識マーク37〜41との間の角度を45゜、60
゜、90゜、120゜、180゜等の所定の角度とした
り、あるいは、図12(F)に示すように、2つの認識
マーク34と42が特定の結晶方位に対して線対称な位
置に形成されるようにすることが望ましい。また、これ
らの認識マークの位置関係を組み合わせることにより、
3箇所以上にマーキングすることも可能である。
【0042】半導体基板の製造工程において、切断機に
よって切断された半導体基板(ウェーハ)31は、その
後機械研磨、機械的科学的研磨等の工程により、40〜
150μmの厚さが無くなる。従って、マーキングを行
う際には、この厚さ以上のマーキングを行うことが必要
で、おおよそ50〜200μmの深さのレーザーマーキ
ングを行うことが望ましい。
【0043】また、切断時における半導体結晶や、切断
用刃の切り屑がレーザーマーキングを行う部分に残って
いることで、均一なマーキングが行えない場合が生じる
ため、マーキングを行う前に半導体結晶の切断表面を洗
浄することで、均一なマーキングを行うことができ、更
に有効である。
【0044】上記のようにマーキングされた半導体結晶
2は、切断機によりウェーハ状に切断される。切断後の
残りの半導体結晶2に対して、同じ位置に再度マーキン
グを行い、再びウェーハ状に切断する。以後この繰り返
し作業によって、ウェーハ状に切断された半導体基板
(ウェーハ)31は、すべて同じ結晶方位にマーキング
されることになる。 (第2の実施の形態)次に、本発明における半導体基板
の製造方法において、効果的に、半導体基板にマーキン
グを行うための半導体基板の製造装置を用いた場合の第
2の実施の形態について説明する。
【0045】この第2の実施の形態では、図5(A)〜
(D)に示した、内周刃6、外周刃7、バンドソー8、
ワイヤソー9等の切断用の刃を有した切断機は、図9に
示すレーザーマーキング装置が組み込まれている。図9
に示すレーザーマーキング装置は、レーザーマーキング
を行うためのレーザー発振装置10及びレーザー光の焦
点を半導体結晶2の表面に合わせるための光学レンズ1
2等で構成された光学システムと、レーザー光を遮断す
るためのシャッタ11と、レーザー光を半導体結晶2の
真円である面の全ての部分に照射するために矢印13方
向にレーザー発振装置10などを駆動する駆動装置を有
した構成である。
【0046】切断機(図9では図5(A)の切断機を使
用した場合を例にとっている)によりウェーハ状に切断
された半導体基板31が、真空チャック19等の吸着機
構を有した搬送機構により、レーザーマーキングを行う
べき場所に搬送される。このとき、搬送機構は結晶方位
が狂うことなく搬送することが重要である。そして、こ
のレーザーマーキング装置は、半導体基板31の真円で
ある表面の特定の場所において1箇所以上の部分にマー
キングを行う。
【0047】マーキングの形状は、半導体装置の製造工
程において、ウェーハの結晶方位を調べるためのセンサ
ーが認識できる形状であればどのような形状であっても
可能である。すなわち、図11(A)〜(E)に示すよ
うに、ウェーハ31上の特定の位置に、直線状の認識マ
ーク32、平行な直線により構成された認識マーク3
2、点状の認識マーク33、3本の平行線により構成さ
れた認識マーク34、1本の直線により構成された認識
マーク36等の様々な形状がある。
【0048】この認識マークは特に半導体装置の製造工
程におけるリソグラフィー工程において、半導体基板の
アライメントが簡便に行なえる形状が望ましい。また、
認識マークだけでなく、半導体結晶の製造時における管
理番号をマーキングし、この管理番号をアライメントに
用いることも可能である。
【0049】半導体結晶2(ウェーハ31)に対して、
このような形状の認識マーク32〜36を形成する位置
は、結晶方位を簡便に知ることができる位置が望まし
く、よって[100]、[110]、[111]、[5
11]等の結晶方位に形成することが望ましい。また、
1箇所でのマーキングではなく、2箇所でのマーキング
は、アライメント精度を向上させ、更に有効である。
【0050】例えば、点状の認識マーク34を例にとる
と、図12(A)〜(E)に示すように、もう一つの点
状の認識マーク37〜41との間の角度を45゜、60
゜、90゜、120゜、180゜等の所定の角度とした
り、あるいは、図12(F)に示すように、2つの認識
マーク34と42が特定の結晶方位に対して線対象な位
置に形成されるようにすることが望ましい。また、これ
らの認識マークの位置関係を組み合わせることにより、
3箇所以上にマーキングすることも可能である。
【0051】半導体基板の製造工程において、切断機に
よって切断された半導体基板(ウェーハ)31は、その
後機械研磨、機械的科学的研磨等の工程により、40〜
150μmの厚さが無くなる。従って、マーキングを行
う際には、この厚さ以上のマーキングを行うことが必要
で、おおよそ50〜200μmの深さのレーザーマーキ
ングを行うことが望ましい。
【0052】また、切断時における半導体結晶や、切断
用刃の切り屑がレーザーマーキングを行う部分に残って
いることで、均一なマーキングが行えない場合が生じる
ため、マーキングを行う前に半導体結晶の切断表面を洗
浄することで、均一なマーキングを行うことができ、更
に有効である。
【0053】マーキングされた半導体基板31は、別の
場所へ搬送され、次に半導体結晶2から切断された半導
体基板31に対しても、同じ位置に再度マーキングを行
う。以後この繰り返し作業によって、ウェーハ状に切断
された半導体基板31は、すべて同じ結晶方位にマーキ
ングされる。 (第3の実施の形態)次に、本発明における半導体基板
の製造方法において、効果的に、半導体基板にマーキン
グを行うための第3の実施の形態について説明する。
【0054】この第3の実施の形態では図5(A)〜
(D)に示した切断機により、ウェーハ状に切断された
半導体基板31を、図10(C)に示すオリフラ検出機
27を有したレーザーマーキング装置によりレーザーマ
ーキングする。図10(C)において、レーザー発振装
置10からのレーザー光は、光学レンズ23、シャッタ
24及び反射ミラー25を介して光学レンズ26に入射
し、これによりウェーハ状に切断された半導体結晶31
の真円である表面の特定の場所に収束されて1箇所以上
の部分にマーキングする。
【0055】ここで、半導体結晶31の真円である表面
の特定の場所はオリフラ検出機27により検出される。
すなわち、オリフラ検出器27は図10(B)に示すよ
うに、光源21と受光器22が対向配置された構成であ
り、その光路中に半導体基板31を配置する。
【0056】ここで、切断機で切断された半導体基板3
1はブレード5と共に切断されているため、図10
(A)に示すように、ある特定の結晶方位に切断された
ブレード5が付いたままの状態となっている。従って、
オリフラ検出機27の設定及び検出装置部分(光源2
1、受光器22)の位置を調整することで、この切断さ
れたブレード5を検出することができ、これにより真円
状の半導体基板31の特定の結晶方位を検出することが
できる。
【0057】マーキングの形状は、半導体装置の製造工
程に於いて、ウェーハの結晶方位を調べるためのセンサ
ーが認識できる形状であればどのような形状であっても
可能である。すなわち、図11(A)〜(E)に示すよ
うに、ウェーハ31上の特定の位置に、直線状の認識マ
ーク32、平行な直線により構成された認識マーク3
2、点状の認識マーク33、3本の平行線により構成さ
れた認識マーク34、1本の直線により構成された認識
マーク36等の様々な形状がある。
【0058】この認識マークは特に半導体装置の製造工
程におけるリソグラフィー工程において、半導体基板の
アライメントが簡便に行なえる形状が望ましい。また、
認識マークだけでなく、半導体結晶の製造時における管
理番号をマーキングし、この管理番号をアライメントに
用いることも可能である。
【0059】半導体結晶2(ウェーハ31)に対して、
このような形状の認識マーク32〜36を形成する位置
は、結晶方位を簡便に知ることができる位置が望まし
く、よって[100]、[110]、[111]、[5
11]等の結晶方位に形成することが望ましい。また、
1箇所でのマーキングではなく、2箇所でのマーキング
は、アライメント精度を向上させ、更に有効である。
【0060】例えば、点状の認識マーク34を例にとる
と、図12(A)〜(E)に示すように、もう一つの点
状の認識マーク37〜41との間の角度を45゜、60
゜、90゜、120゜、180゜等の所定の角度とした
り、あるいは、図12(F)に示すように、2つの認識
マーク34と42が特定の結晶方位に対して線対象な位
置に形成されるようにすることが望ましい。また、これ
らの認識マークの位置関係を組み合わせることにより、
3箇所以上にマーキングすることも可能である。
【0061】半導体基板の製造工程において、切断機に
よって切断された半導体基板(ウェーハ)31は、その
後機械研磨、機械的科学的研磨等の工程により、40〜
150μmの厚さが無くなる。従って、マーキングを行
う際には、この厚さ以上のマーキングを行うことが必要
で、おおよそ50〜200μmの深さのレーザーマーキ
ングを行うことが望ましい。
【0062】また、切断時における半導体結晶や、切断
用刃の切り屑がレーザーマーキングを行う部分に残って
いることで、均一なマーキングが行えない場合が生じる
ため、マーキングを行う前に半導体結晶の切断表面を洗
浄することで、均一なマーキングを行うことができ、更
に有効である。
【0063】この作業によって、ウェーハ状に切断され
た半導体基板31は、すべて同じ結晶方位にマーキング
されることになる。 (第4の実施の形態)次に、本発明の第4の実施の形態
について説明する。この第4の実施の形態は、前記した
第1、第2、第3の実施の形態による半導体基板の製造
方法によりマーキングされた半導体基板の半導体基板の
もう一方の面に対してもマーキングし、両面に同一のマ
ーキングを形成する。
【0064】これにより、半導体装置の製造時に、結晶
方位を認識する装置が、半導体基板の表面側及び裏面側
のどちらからでも認識が可能となる。 (第5の実施の形態)次に、本発明の第5の実施の形態
について説明する。この第5の実施の形態は、前記第1
乃至第4の実施の形態による半導体基板の製造方法にお
いて、レーザーマーキング法により行っていたマーキン
グを、機械的研磨法によりマーキングするものである。
【0065】すなわち、第1及び第2の実施の形態のレ
ーザーマーキング装置に代えて、半導体結晶の切断機内
にドリル用の刃及びこの刃を回転させるための回転軸を
有し、これにより、半導体結晶2若しくは半導体基板3
1に対して図11(C)に示したような点状のマーキン
グを機械的に行う。また、第3の実施の形態のレーザー
マーキング装置に代えて、オリフラ検出装置を有したド
リル装置により、半導体結晶のある特定の結晶方位に対
して同様に機械的にマーキングを行う。
【0066】以上の手法により切り出され、マーキング
された半導体基板は、次に面取り作業されてウェーハ周
辺部の形状を加工し、カケ、チップ等の発生を防ぐ。次
に、機械研磨により半導体基板の表面凹凸を削り、平坦
度及び平行度を高める作業を行う。
【0067】その後、化学エッチング、ゲッタリング処
理、酸素ドナー消去熱処理、機械的化学的研磨(鏡面研
磨)、洗浄、無欠陥層形成熱処理、析出成長熱処理、エ
ピタキシャル層形成、裏面ゲッタリング層形成等の作業
工程を必要に応じて行い、半導体基板を形成する。
【0068】
【発明の効果】以上説明したように、本発明によれば、
1枚1枚の半導体基板に対して結晶方位をX線回折法等
の手法により調べる作業を不要にできるため、半導体基
板の製造工程の工程数を従来より簡略化でき、よって、
真円の半導体基板に対してある特定の結晶方位を示すマ
ーキングを従来に比べ簡便に形成することができ、半導
体基板の製造効率を高めることができる。
【図面の簡単な説明】
【図1】本発明の第1、第2、第3、第4、第5の実施
の形態における半導体基板の製造方法で用いる半導体結
晶の切断前の形状を示す図である。
【図2】本発明の第1、第2、第3、第4、第5の実施
の形態における半導体基板の製造方法で用いる半導体結
晶のブロック切断後の形状を示す図である。
【図3】本発明の第1、第2、第3、第4、第5の実施
の形態における半導体基板の製造方法における特定結晶
方位測定方法を説明する図である。
【図4】本発明の第1、第2、第3、第4、第5の実施
の形態における半導体基板の製造方法で用いるブレード
が装着された半導体結晶を示す図である。
【図5】本発明の第1、第2、第3、第4、第5の実施
の形態における半導体基板の製造方法において、半導体
結晶の切断方法の各例を示す図である。
【図6】本発明の第1の実施の形態におけるマーキング
方法及び装置構成の一例を示す図である。
【図7】本発明の第1の実施の形態におけるマーキング
方法及び装置構成の他の例を示す図である。
【図8】本発明の第1の実施の形態におけるマーキング
方法及び装置構成の更に他の例を示す図である。
【図9】本発明の第2の実施の形態におけるマーキング
方法の一例を示す図である。
【図10】本発明の第3の実施の形態におけるマーキン
グ方法及び装置構成を説明する図である。
【図11】本発明の各実施の形態におけるマーキング形
状の各例を示す図である。
【図12】本発明の各実施の形態におけるマーキングを
行う位置関係の各例を示す図である。
【図13】オリエンテーションフラット及びノッチを説
明する図である。
【図14】従来の真円の半導体基板の一例を示す図であ
る。
【図15】従来の真円の半導体基板の他の例を示す図で
ある。
【図16】従来のレーザ−マーキング装置の一例の構成
図である。
【符号の説明】
2 半導体結晶 3 X線源 4 計数管 5 ブレード 6 内周刃 7 外周刃 8 バンドソー 9 ワイヤソー 10 レーザー発振装置 11、24 シャッタ 12、23、26 光学レンズ 15、25 反射ミラー 16 可動反射ミラー 17 可動光学レンズ 19 真空チャック 21 光源 22 受光器 27 オリフラ検出機 31 半導体基板(ウェーハ) 32〜42 結晶方位認識用の認識マーク

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 特定の結晶方位に対応した位置にブレー
    ドが装着された、真円である面を有する円柱状の半導体
    結晶の、該真円である表面の特定の場所に結晶方位認識
    用の認識マークのマーキングを1箇所以上行うマーキン
    グ手段と、 該マーキング手段によりマーキングされた前記半導体結
    晶をウェーハ状に切り出す切断機とを有し、前記マーキ
    ング手段によるマーキングと前記切断機による切断とを
    交互に繰り返すことを特徴とする半導体基板の製造装
    置。
  2. 【請求項2】 特定の結晶方位に対応した位置にブレー
    ドが装着された、真円である面を有する円柱状の半導体
    結晶からウェーハ状の半導体基板を切り出す切断機と、 前記ウェーハ状に切り出された前記半導体基板を搬送す
    る搬送機構と、 前記搬送機構により搬送された前記半導体基板の表面の
    特定の場所に結晶方位認識用の認識マークのマーキング
    を1箇所以上行うマーキング手段とを有し、前記切断機
    による切断と前記マーキング手段によるマーキングとを
    交互に繰り返すことを特徴とする半導体基板の製造装
    置。
  3. 【請求項3】 特定の結晶方位に対応した位置にブレー
    ドが装着された、真円である面を有する円柱状の半導体
    結晶から、前記ブレードと共にウェーハ状の半導体基板
    を切り出す切断機と、 前記ウェーハ状に切り出された前記半導体基板の表面の
    特定の結晶方位を検出する検出手段と、 前記検出手段により検出された前記半導体基板の表面の
    特定の結晶方位位置に、結晶方位認識用の認識マークの
    マーキングを1箇所以上行うマーキング手段とを有する
    ことを特徴とする半導体基板の製造装置。
  4. 【請求項4】 前記マーキング手段によるマーキング
    は、前記半導体基板の表面と裏面の両方に行うことを特
    徴とする請求項2又は3記載の半導体基板の製造装置。
  5. 【請求項5】 真円である面を有する円柱状の半導体結
    晶の特定の結晶方位に対応した位置にブレードを装着す
    る第1の工程と、 前記ブレードが装着された前記半導体結晶の真円である
    表面の特定の場所に結晶方位認識用の認識マークのマー
    キングを1箇所以上行う第2の工程と、 該第2の工程によりマーキングされた前記半導体結晶を
    ウェーハ状に切り出す第3の工程とを含むことを特徴と
    する半導体基板の製造方法。
  6. 【請求項6】 真円である面を有する円柱状の半導体結
    晶の特定の結晶方位に対応した位置にブレードを装着す
    る第1の工程と、 前記ブレードが装着された前記半導体結晶から前記ブレ
    ードと共にウェーハ状に半導体基板を切り出す第2の工
    程と、 切り出された前記半導体基板の表面の特定の場所に結晶
    方位認識用の認識マークのマーキングを1箇所以上行う
    第3の工程とを含むことを特徴とする半導体基板の製造
    方法。
  7. 【請求項7】 前記マーキングは、前記半導体基板の表
    面と裏面の両方に行うことを特徴とする請求項6記載の
    半導体基板の製造方法。
JP7282873A 1995-10-31 1995-10-31 半導体基板の製造装置及び製造方法 Expired - Fee Related JP2943673B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP7282873A JP2943673B2 (ja) 1995-10-31 1995-10-31 半導体基板の製造装置及び製造方法
KR1019960050585A KR100227992B1 (ko) 1995-10-31 1996-10-31 완전 원형 반도체 웨이퍼의 제조 방법
US08/739,891 US5716876A (en) 1995-10-31 1996-10-31 Method for manufacturing completely circular semiconductor wafers
TW085114009A TW344093B (en) 1995-10-31 1996-11-15 Method for manufacturing completely circular semiconductor wafers
US08/966,060 US5927263A (en) 1995-10-31 1997-11-07 Method for manufacturing completely circular semiconductor wafers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7282873A JP2943673B2 (ja) 1995-10-31 1995-10-31 半導体基板の製造装置及び製造方法

Publications (2)

Publication Number Publication Date
JPH09129578A true JPH09129578A (ja) 1997-05-16
JP2943673B2 JP2943673B2 (ja) 1999-08-30

Family

ID=17658197

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7282873A Expired - Fee Related JP2943673B2 (ja) 1995-10-31 1995-10-31 半導体基板の製造装置及び製造方法

Country Status (4)

Country Link
US (2) US5716876A (ja)
JP (1) JP2943673B2 (ja)
KR (1) KR100227992B1 (ja)
TW (1) TW344093B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100503019B1 (ko) * 1997-09-12 2005-11-16 가부시끼가이샤 닛페이도야마 피가공물의 결정방위 조정방법 및 장치
JP2007523489A (ja) * 2004-02-20 2007-08-16 リニューアブル・エナジー・コーポレーション・エーエスエー ウェハと太陽電池セルとの間の対応およびトレーサビリティの確立
JP2015012000A (ja) * 2013-06-26 2015-01-19 株式会社ディスコ 円形ウエーハの加工方法
JP2015023094A (ja) * 2013-07-17 2015-02-02 株式会社ディスコ 円形ウェーハの加工方法
WO2015025674A1 (ja) * 2013-08-20 2015-02-26 独立行政法人産業技術総合研究所 結晶方位マーク付き処理基板、結晶方位検出方法及び結晶方位マーク読出装置
JP2015154075A (ja) * 2014-02-11 2015-08-24 サムスン エレクトロニクス カンパニー リミテッド ウェハーの製造方法及びそれによって製造されたウェハー

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2943673B2 (ja) * 1995-10-31 1999-08-30 日本電気株式会社 半導体基板の製造装置及び製造方法
JPH09272119A (ja) * 1996-04-04 1997-10-21 Daido Hoxan Inc ウエハの製法およびそれに用いる装置
JP3213563B2 (ja) * 1997-03-11 2001-10-02 株式会社スーパーシリコン研究所 ノッチレスウェーハの製造方法
EP0980098A1 (en) * 1998-08-11 2000-02-16 STMicroelectronics S.r.l. Semiconducting material substrate for use in integrated circuits manufacturing processes and production method thereof
US6482661B1 (en) * 2000-03-09 2002-11-19 Intergen, Inc. Method of tracking wafers from ingot
US7015418B2 (en) * 2002-05-17 2006-03-21 Gsi Group Corporation Method and system for calibrating a laser processing system and laser marking system utilizing same
US20040135232A1 (en) * 2003-01-10 2004-07-15 Bakel Henry Van Semiconductor wafer and method of marking a crystallographic direction on a semiconductor wafer
KR200384967Y1 (ko) * 2005-01-14 2005-05-24 손병문 떨림 방지용 탄성패드가 구비된 차량 번호판
CN101903467B (zh) * 2007-12-19 2012-04-04 旭硝子株式会社 醚组合物
DE102010010886A1 (de) * 2010-03-10 2011-09-15 Siltronic Ag Verfahren zur Bearbeitung einer Halbleiterscheibe
US8259901B1 (en) 2010-05-25 2012-09-04 Rubicon Technology, Inc. Intelligent machines and process for production of monocrystalline products with goniometer continual feedback
DE102010060695B4 (de) * 2010-11-22 2015-10-08 Hanwha Q.CELLS GmbH Verfahren zur Markierung von Halbleiterwafern
CN102328358A (zh) * 2011-06-20 2012-01-25 镇江市港南电子有限公司 一种硅片的夹紧装置
JP6007889B2 (ja) * 2013-12-03 2016-10-19 信越半導体株式会社 面取り加工装置及びノッチレスウェーハの製造方法
US9341580B2 (en) 2014-06-27 2016-05-17 Applied Materials, Inc. Linear inspection system
US9586277B2 (en) * 2014-09-24 2017-03-07 Ali W ElDessouky Flush grinder bit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6241145U (ja) * 1985-08-30 1987-03-12
JPH0653100A (ja) * 1992-07-29 1994-02-25 Sony Corp 半導体ウエハ及びその結晶方位検出方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4917254A (ja) * 1972-06-05 1974-02-15
US4227348A (en) * 1978-12-26 1980-10-14 Rca Corporation Method of slicing a wafer
US4420909B2 (en) * 1981-11-10 1997-06-10 Silicon Technology Wafering system
JPS5885734A (ja) * 1981-11-17 1983-05-23 Shin Meiwa Ind Co Ltd 荷役車両のコンテナ積卸装置
JPS6241145A (ja) * 1985-08-20 1987-02-23 Kataoka Mach Co Ltd シ−ト巻軸
US4971021A (en) * 1987-07-31 1990-11-20 Mitsubishi Kinzoku Kabushiki Kaisha Apparatus for cutting semiconductor crystal
JP2673544B2 (ja) * 1988-06-14 1997-11-05 株式会社日平トヤマ 脆性材料の切断方法
JPH0234906A (ja) * 1988-07-25 1990-02-05 Nec Corp 半導体基板
JP2505930B2 (ja) * 1990-05-10 1996-06-12 株式会社東京精密 スライシングマシンの切断方法
JPH04122608A (ja) * 1990-09-14 1992-04-23 Shin Etsu Handotai Co Ltd 内周刃スライサーによる単結晶インゴットの切断方法及び装置
JPH0513290A (ja) * 1991-07-08 1993-01-22 Nec Kyushu Ltd 半導体ウエーハ
JPH05116138A (ja) * 1991-09-30 1993-05-14 Mitsubishi Materials Corp スライシングマシン
JPH05318460A (ja) * 1992-05-25 1993-12-03 Tokyo Seimitsu Co Ltd 半導体ウエハのスライシング方法
JP3195504B2 (ja) * 1994-11-24 2001-08-06 トーヨーエイテック株式会社 スライシング装置のブレード変位検出装置
JP3085136B2 (ja) * 1995-03-25 2000-09-04 信越半導体株式会社 ワークのスライシング方法および装置
JP2943673B2 (ja) * 1995-10-31 1999-08-30 日本電気株式会社 半導体基板の製造装置及び製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6241145U (ja) * 1985-08-30 1987-03-12
JPH0653100A (ja) * 1992-07-29 1994-02-25 Sony Corp 半導体ウエハ及びその結晶方位検出方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100503019B1 (ko) * 1997-09-12 2005-11-16 가부시끼가이샤 닛페이도야마 피가공물의 결정방위 조정방법 및 장치
JP2007523489A (ja) * 2004-02-20 2007-08-16 リニューアブル・エナジー・コーポレーション・エーエスエー ウェハと太陽電池セルとの間の対応およびトレーサビリティの確立
US7920738B2 (en) 2004-02-20 2011-04-05 Renewable Energy Corporation Asa Establishing correspondence and traceability between wafers and solar cells
JP2015012000A (ja) * 2013-06-26 2015-01-19 株式会社ディスコ 円形ウエーハの加工方法
JP2015023094A (ja) * 2013-07-17 2015-02-02 株式会社ディスコ 円形ウェーハの加工方法
WO2015025674A1 (ja) * 2013-08-20 2015-02-26 独立行政法人産業技術総合研究所 結晶方位マーク付き処理基板、結晶方位検出方法及び結晶方位マーク読出装置
JPWO2015025674A1 (ja) * 2013-08-20 2017-03-02 国立研究開発法人産業技術総合研究所 結晶方位マーク付き処理基板、結晶方位検出方法及び結晶方位マーク読出装置
US10186489B2 (en) 2013-08-20 2019-01-22 National Institute Of Advanced Industrial Science And Technology Process substrate with crystal orientation mark, method of detecting crystal orientation, and reading device of crystal orientation mark
JP2015154075A (ja) * 2014-02-11 2015-08-24 サムスン エレクトロニクス カンパニー リミテッド ウェハーの製造方法及びそれによって製造されたウェハー

Also Published As

Publication number Publication date
KR19980031065A (ko) 1998-07-25
TW344093B (en) 1998-11-01
JP2943673B2 (ja) 1999-08-30
US5927263A (en) 1999-07-27
US5716876A (en) 1998-02-10
KR100227992B1 (ko) 1999-11-01

Similar Documents

Publication Publication Date Title
JP2943673B2 (ja) 半導体基板の製造装置及び製造方法
US10679910B2 (en) Packaged wafer processing method
US7713844B2 (en) Nitride semiconductor substrate, and method for working nitride semiconductor substrate
US9649775B2 (en) Workpiece dividing method
AU779825B2 (en) Method and apparatus for aligning a crystalline substrate
JP7347939B2 (ja) シリコンウェハの表面の研削修復装置及び研削修復方法
US5930586A (en) Method and apparatus for in-line measuring backside wafer-level contamination of a semiconductor wafer
US20020019198A1 (en) Polishing method and apparatus, and device fabrication method
JP2004066734A (ja) ワークまたはインゴットの切断装置および切断方法
US11036125B2 (en) Substrate positioning apparatus and methods
JP2008186961A (ja) 位置合わせ装置、露光装置および位置合わせ方法
US5763290A (en) Method of fabricating semiconductor laser
JP5276851B2 (ja) 結晶方位測定装置、結晶加工装置及び結晶加工方法
JP2007165655A (ja) ウエハ方向センサー
TW202245035A (zh) 晶圓邊緣修整裝置及晶圓邊緣修整方法
US20040135232A1 (en) Semiconductor wafer and method of marking a crystallographic direction on a semiconductor wafer
JP2004523114A (ja) アライメント方法
JPS63201100A (ja) 結晶体位置判定装置
US20230364716A1 (en) Manufacturing method of substrate
US20230234169A1 (en) Manufacturing method of single-crystal silicon substrate
JP2005144484A (ja) レーザ加工装置及びレーザ加工方法
TW202216337A (zh) 雷射加工裝置及雷射加工方法
JPH11288878A (ja) マスク搬送装置およびマスク搬送方法、ならびに該マスク搬送装置を用いた露光装置
JPH01198047A (ja) ウエハーの回転位置決め方法
JP2003309056A (ja) 露光装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080625

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090625

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100625

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100625

Year of fee payment: 11

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100625

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100625

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110625

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120625

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120625

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130625

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees