CN110783264A - 一种晶圆的保护结构及保护方法 - Google Patents

一种晶圆的保护结构及保护方法 Download PDF

Info

Publication number
CN110783264A
CN110783264A CN201911053753.8A CN201911053753A CN110783264A CN 110783264 A CN110783264 A CN 110783264A CN 201911053753 A CN201911053753 A CN 201911053753A CN 110783264 A CN110783264 A CN 110783264A
Authority
CN
China
Prior art keywords
wafer
film
metal
isolation film
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911053753.8A
Other languages
English (en)
Inventor
邓朋
徐猛
罗辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201911053753.8A priority Critical patent/CN110783264A/zh
Publication of CN110783264A publication Critical patent/CN110783264A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种晶圆的保护结构及保护方法，包括：提供待保护晶圆，晶圆包括多个芯片单元，芯片单元在晶圆的第一表面设置有多个金属衬垫，晶圆的第二表面具有多个通孔，第二表面和第一表面相对设置，通孔与金属衬垫对应设置，且通孔暴露出金属衬垫朝向第二表面一侧的表面；在晶圆的第二表面上形成隔绝膜，隔绝膜至少覆盖在金属衬垫朝向第二表面一侧的表面。在形成暴露出金属衬垫的通孔之后，在形成金属布线层之前，在晶圆的第二表面上形成隔绝膜，由于隔绝膜可以将金属衬垫与环境中的强腐蚀性离子和水隔绝，因此，可以避免金属衬垫被环境中的强腐蚀性离子和水腐蚀，从而消除或减少了金属衬垫中的晶体缺陷，进而可以提升晶圆的良率和可靠性。

Description

一种晶圆的保护结构及保护方法
技术领域
本发明涉及半导体制造技术领域，更具体地说，涉及一种晶圆的保护结构及保护方法。
背景技术
在半导体制造工艺完成后，需要通过OQA(Outgoing Quality Assurance，出货质量检查)来检测晶圆上是否存在缺陷，以及缺陷的性质等。其中，缺陷指的是晶圆上存在的有形污染与工艺缺陷，比如晶圆上的诸如微尘、工艺残留物等的物理性异物造成的缺陷，化学性污染造成的缺陷，图案缺陷，以及晶圆本身或制造过程中引起的晶格缺陷等。
但是，在OQA检查步骤中发现，不仅晶圆上会具有缺陷，晶圆的金属衬垫上也会具有缺陷。由于金属衬垫是晶圆与外界的连接界面，即晶圆通过金属衬垫与外界形成金属连接，因此，具有晶体缺陷的金属衬垫会严重影响晶圆的良率和可靠性。
发明内容
有鉴于此，本发明提供了一种晶圆的保护结构及保护方法，以减少或消除晶圆金属衬垫上的晶体缺陷。
为实现上述目的，本发明提供如下技术方案：
一种晶圆的保护方法，包括：
提供待保护晶圆，所述晶圆包括多个芯片单元，所述芯片单元在所述晶圆的第一表面设置有多个金属衬垫，所述晶圆的第二表面具有多个通孔，所述第二表面和所述第一表面相对设置，所述通孔与所述金属衬垫对应设置，且所述通孔暴露出所述金属衬垫朝向所述第二表面一侧的表面；
在所述晶圆的第二表面上形成隔绝膜，所述隔绝膜至少覆盖在所述金属衬垫朝向所述第二表面一侧的表面。
可选地，还包括：
去除所述晶圆的第二表面上的隔绝膜；
在所述晶圆的第二表面上形成金属布线层，所述金属布线层与所述金属衬垫电连接。
可选地，在所述晶圆的第二表面上形成隔绝膜包括：
在所述晶圆的第二表面上喷涂一层疏水基物质，所述疏水基物质包括光阻。
可选地，去除所述晶圆的第二表面上的隔绝膜包括：
采用有机溶剂清洗所述晶圆第二表面上的疏水基物质。
可选地，在所述晶圆的第二表面上形成隔绝膜包括：
在所述晶圆的第二表面上贴附一层UV膜。
可选地，在所述晶圆的第二表面上贴附一层UV膜包括：
采用自动贴膜机在所述晶圆的第二表面上贴附一层UV膜。
可选地，去除所述晶圆的第二表面上的隔绝膜包括：
采用UV光照射所述UV膜；
撕掉所述晶圆的第二表面上的UV膜。
可选地，撕掉所述晶圆的第二表面上的UV膜包括：
采用自动撕膜机撕掉所述晶圆的第二表面上的UV膜。
一种晶圆的保护结构，包括晶圆以及覆盖在所述晶圆第二表面上的隔绝膜；
所述晶圆包括多个芯片单元，所述芯片单元在所述晶圆的第一表面设置有多个金属衬垫，所述晶圆的第二表面具有多个通孔，所述第二表面和所述第一表面相对设置，所述通孔与所述金属衬垫对应设置，且所述通孔暴露出所述金属衬垫朝向所述第二表面一侧的表面；
所述隔绝膜至少覆盖在所述金属衬垫朝向所述第二表面一侧的表面。
可选地，所述隔绝膜为疏水基物质，所述疏水基物质包括光阻；
或者，所述隔绝膜为UV膜。
与现有技术相比，本发明所提供的技术方案具有以下优点：
本发明所提供的晶圆的保护结构及保护方法，在形成暴露出金属衬垫朝向晶圆第二表面一侧的表面的通孔之后，在形成与金属衬垫电连接的金属布线层之前，在晶圆的第二表面上形成至少覆盖在金属衬垫朝向第二表面一侧的表面的隔绝膜，由于隔绝膜可以将金属衬垫与环境中的强腐蚀性离子和水隔绝，因此，可以避免金属衬垫被环境中的强腐蚀性离子和水腐蚀，从而消除或减少了金属衬垫中的晶体缺陷，进而可以提升晶圆的良率和可靠性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的晶圆的保护方法的流程图；
图2至图6为本发明实施例提供的晶圆的保护流程中的剖面结构示意图。
具体实施方式
正如背景技术所述，晶圆的金属衬垫上也会具有晶体缺陷。以铝衬垫为例，发明人通过EDX(Energy Dispersive X-Ray Spectroscopy，能量色散型X射线荧光光谱仪)研究发现，铝衬垫上晶体缺陷的成分包括O、F、Al元素。
根据金属铝薄膜的特性可知，在室温下，只要暴露在空气环境中，铝的表面都会形成一层2nm～4nm厚的三氧化二铝薄膜，一般来讲，这层薄膜是一层非常稳定的钝化层，它能对铝薄膜起保护作用，保护其不被腐蚀。但是，有一些强腐蚀性的离子，比如氯离子或氟离子，却能够侵蚀这层三氧化二铝膜层，如公式(1)所示。之后，如公式(2)和(3)所示，强腐蚀性的离子会对三氧化二铝膜层下的金属铝进行进一步的腐蚀。并且，如公式(4)所示，只要氢氧化铝Al(OH)3形成，它会继续和环境中存在的HF和水汽反应，生成铝、氟和氧的化合物AlOxFy，我们将它称之为“垫晶缺陷”，该垫晶缺陷即衬垫的晶体缺陷会严重影响晶圆的良率和可靠性。
AL2O3+xF-+xH+→Al2-x/3O3-XFx+x/3Al(OH)3 (1)
Al＝Al3++3e- (2)
Al3++3H2O＝Al(OH)3+3H+ (3)
Al(OH)3+HF+H2O→AlOxFy (4)
基于此，本发明提供了一种晶圆的保护方法，以克服现有技术存在的上述问题，包括：
提供待保护晶圆，所述晶圆包括多个芯片单元，所述芯片单元在所述晶圆的第一表面设置有多个金属衬垫，所述晶圆的第二表面具有多个通孔，所述第二表面和所述第一表面相对设置，所述通孔与所述金属衬垫对应设置，且所述通孔暴露出所述金属衬垫朝向所述第二表面一侧的表面；
在所述晶圆的第二表面上形成隔绝膜，所述隔绝膜至少覆盖在所述金属衬垫朝向所述第二表面一侧的表面。
本发明提供的晶圆的保护方法，在形成暴露出金属衬垫朝向晶圆第二表面一侧的表面的通孔之后，在形成与金属衬垫电连接的金属布线层之前，在晶圆的第二表面上形成至少覆盖在金属衬垫朝向第二表面一侧的表面的隔绝膜，由于隔绝膜可以将金属衬垫与环境中的强腐蚀性离子和水隔绝，因此，可以避免金属衬垫被环境中的强腐蚀性离子和水腐蚀，从而消除或减少了金属衬垫中的晶体缺陷，进而可以提升晶圆的良率和可靠性。
以上是本发明的核心思想，为使本发明的上述目的、特征和优点能够更加明显易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供的晶圆的保护方法，如图1所示，包括：
S101：提供待保护晶圆，所述晶圆内包含有多个芯片单元，所述芯片单元在所述晶圆的第一表面设置有多个金属衬垫，所述晶圆的第二表面具有多个通孔，所述第二表面和所述第一表面相对设置，所述通孔与所述金属衬垫对应设置，且所述通孔暴露出所述金属衬垫朝向所述第二表面一侧的表面。
在提供待保护晶圆之前，先提供如图2所示的晶圆10，该晶圆10具有第一表面100以及与第一表面100相对设置的第二表面200，其中，第一表面100上具有第一绝缘层101。晶圆10内包含有多个芯片单元(图中未示出)，每个芯片单元在晶圆10的第一表面100的第一绝缘层101上设置有多个金属衬垫102。其中。本发明实施例中的晶圆10可以是硅、锗等半导体衬底材料，第一绝缘层101可以是通过氧化或沉淀工艺在第一表面100上形成的氧化层。
需要说明的是，本发明实施例中并不对芯片单元的结构进行限定，只要晶圆具有通孔，且通孔暴露出了晶圆底部的金属衬垫，为了避免金属衬垫被腐蚀，都可以采用本发明实施例提供的方法对晶圆进行保护。
之后，如图3所示，在晶圆10的第二表面200上形成多个通孔201，每个通孔201与一个金属衬垫102对应设置，并且，通孔201暴露出金属衬垫102朝向第二表面200一侧的表面。其中，可以先采用连续光刻和深反应离子刻蚀工艺对晶圆10进行刻蚀，然后再采用干法刻蚀工艺对金属衬垫102表面的第一绝缘层101进行刻蚀。当然，本发明并不仅限于此，在其他实施例中，可以采用一步刻蚀工艺对晶圆10和第一绝缘层101进行刻蚀。
本发明实施例附图中所述的通孔201为阶梯形通孔，但是，本发明并不仅限于此，在其他实施例中，通孔201还可以是柱状通孔等。其中，阶梯形通孔可以保证通孔201内壁上形成的膜层的均匀性，避免通孔201过深导致通孔201部分侧壁无法覆盖膜层的问题。
之后，如图4所示，在晶圆10的第二表面200和通孔201的内壁上形成第二绝缘层202，并对金属衬垫102表面的第二绝缘层202进行刻蚀，以暴露出金属衬垫102朝向第二表面200一侧的表面。基于此，图4中所示的晶圆即可本发明实施例中的待保护晶圆。当然，本发明并不仅限于此，在其他实施例中，图3中所示的晶圆也可以为本发明实施例中的待保护晶圆。
S102：在所述晶圆的第二表面上形成隔绝膜，所述隔绝膜至少覆盖在所述金属衬垫朝向所述第二表面一侧的表面。
如图5所示，在晶圆10的第二表面200上形成隔绝膜203，该隔绝膜203至少覆盖在金属衬垫102朝向第二表面200一侧的表面，可选地，隔绝膜203覆盖第二绝缘层202及其暴露出的金属衬垫102。
需要说明的是，在干法刻蚀工艺中，由于刻蚀气体为含有氟、氯、溴、碘等元素的刻蚀气体，因此，当图4或图3所示的晶圆10长时间放置，且其所在环境的湿度较大(大于48％)时，残留在金属衬垫102表面的氟或氯会和水反应生成HF或HCl，而生成的HF中的F离子或HCl中的Cl离子会与金属衬垫102朝向第二表面200一侧的表面的三氧化二铝薄膜以及铝反应，形成衬垫晶体缺陷。
本发明实施例中，在晶圆10的第二表面200上形成隔绝膜203之后，通过隔绝膜203将金属衬垫102与环境中的强腐蚀性离子(HF或HCl)和水隔绝，因此，可以避免金属衬垫102被环境中的强腐蚀性离子和水腐蚀，从而可以长时间的保存图4所示的未形成金属布线层的晶圆10，也不会将晶圆10朝向第二表面200的一面长期暴露在空气中，进而可以消除或减少金属衬垫102朝向第二表面200的一面上的晶体缺陷，之后在金属衬垫102朝向第二表面200的一面上形成金属布线层之后，可以提升二者之间的电连接性能，提升晶圆10的良率和可靠性。
需要说明的是，本发明实施例中仅以金属衬垫102为例进行说明，并不仅限于此，在其他实施例中，其还可以是其他金属材质，如铜、铁等，但无论是哪种金属材质，隔绝膜203都可以将其与环境中的强腐蚀性离子和水隔绝，避免其被腐蚀。
可选地，本发明实施例中的隔绝膜203可以是疏水基物质，如光阻等，也可以是UV(Ultraviolet Rays，紫外光)膜。当然，本发明并不仅限于此，在其他实施例中，也可以采用其他材料作为隔绝膜203，只要形成的隔绝膜203不与晶圆10上的材料发生反应，且形成和去除的过程中以及去除之后不会对晶圆10的结构产生影响即可。
其中，疏水基物质易溶于有机溶剂，便于清洗，且不会与晶圆10表面的其他物质发生反应，且可以有效的隔离环境中的F和H2O，防止金属衬垫102被腐蚀。而UV膜是将特殊配方涂料涂布于PO、PET基材表面的一种薄膜。它在UV光照之前拥有强粘性，但在UV照射之后，其粘性大大减弱，方便剥离，所以当图4或图3所示的晶圆10需要取用时，经过UV灯照射，就可以把UV膜撕掉。
基于此，本发明的一个实施例中，在晶圆的第二表面上形成隔绝膜包括：
在晶圆10的第二表面200上喷涂一层疏水基物质，所述疏水基物质包括光阻。
本发明的另一个实施例中，在晶圆的第二表面上形成隔绝膜包括：
在晶圆10的第二表面200上贴附一层UV膜。
而在晶圆10的第二表面200上贴附一层UV膜又包括：
采用自动贴膜机在晶圆10的第二表面200上贴附一层UV膜。
当然，在本发明的其他实施例中，也可以采用手动的方式在晶圆的第二表面上贴附UV膜。而采用自动贴膜机的方式可以快速地对大批量的晶圆进行处理，可以提高晶圆的保护效率。
本发明实施例提供的晶圆的保护方法还包括：
去除晶圆10的第二表面200上的隔绝膜203；
在晶圆10的第二表面200上形成金属布线层204，金属布线层204与金属衬垫102电连接，如图6所示。
当然，在形成金属布线层204之后，还可以在金属布线层204表面形成组焊层等，在此不赘述。其中，金属布线层204可以包括一层或多层金属，金属布线层204的制造工艺可以是磁控溅射等，金属布线层204将金属衬垫102引出至晶圆10的第二表面200，以便集成器件通过金属衬垫102与晶圆10内的芯片单元电连接。
可选地，当隔绝膜203为疏水基物质时，去除晶圆的第二表面上的隔绝膜包括：
采用有机溶剂清洗晶圆10第二表面200上的疏水基物质。
可选地，当隔绝膜203为UV膜时，去除晶圆的第二表面上的隔绝膜包括：
采用UV光照射所述UV膜；
撕掉所述晶圆的第二表面上的UV膜。
其中，撕掉所述晶圆的第二表面上的UV膜包括：采用自动撕膜机撕掉所述晶圆的第二表面上的UV膜。同样，本发明其他实施例中，也可以手动撕掉UV膜，而采用自动撕膜机撕掉UV膜同样是为了提高晶圆的保护效率。
本发明实施例中，UV照射可以采用高压水银灯，波长约为365nm，照度约为500mj/cm2。本发明实施例中，UV膜的型号可以为YZ-UVP01010、基材为PO、总厚度为0.11nm，UV照射前胶性为800g/25mm，UV照射后胶性小于30g/25mm；或者，UV膜的型号可以为YZ-UVP01020、基材为PO、总厚度为0.12nm，UV照射前胶性为1400g/25mm，UV照射后胶性小于30g/25mm；或者，UV膜的型号可以为YZ-UVP01520、基材为PO、总厚度为0.17nm，UV照射前胶性为1400g/25mm，UV照射后胶性小于30g/25mm；或者，UV膜的型号可以为YZ-UVP01020、基材为PET、总厚度为0.12nm，UV照射前胶性为1400g/25mm，UV照射后胶性小于30g/25mm。
本发明实施例还提供了一种晶圆的保护结构，如图5所示，包括晶圆10以及覆盖在晶圆10第二表面200上的隔绝膜203；
其中，晶圆10包括多个芯片单元，芯片单元在晶圆10的第一表面100设置有多个金属衬垫102，晶圆10的第二表面200具有多个通孔201，第二表面200和第一表面100相对设置，通孔201与金属衬垫102对应设置，且通孔201暴露出金属衬垫102朝向第二表面200一侧的表面；
隔绝膜203至少覆盖在金属衬垫102朝向第二表面200一侧的表面。可选地，隔绝膜203覆盖金属衬垫102、通孔201以及第二表面200。
可选地，如图5所示，在晶圆10的第二表面200和通孔201的内壁上具有第二绝缘层202，且第二绝缘层202暴露出金属衬垫102朝向第二表面200一侧的表面。当然，本发明并不仅限于此，在其他实施例中，在晶圆10的第二表面200和通孔201的内壁上也可以不具有第二绝缘层202。也就是说，可以在形成第二绝缘层202之前，在晶圆10上形成隔绝膜203。待去除隔绝膜203之后，再在在晶圆10的第二表面200和通孔201的内壁上形成第二绝缘层202。
可选地，本发明实施例中的隔绝膜203可以是疏水基物质，如光阻等，也可以是UV(Ultraviolet Rays，紫外光)膜。当然，本发明并不仅限于此，在其他实施例中，也可以采用其他材料作为隔绝膜203，只要形成的隔绝膜203不与晶圆10上的材料发生反应，且形成和去除的过程中以及去除之后不会对晶圆10的结构产生影响即可。
本发明实施例提供的晶圆的保护结构及保护方法，在形成暴露出金属衬垫朝向晶圆第二表面一侧的表面的通孔之后，在形成与金属衬垫电连接的金属布线层之前，在晶圆的第二表面上形成至少覆盖在金属衬垫朝向第二表面一侧的表面的隔绝膜，由于隔绝膜可以将金属衬垫与环境中的强腐蚀性离子和水隔绝，因此，可以避免金属衬垫被环境中的强腐蚀性离子和水腐蚀，从而消除或减少了金属衬垫中的晶体缺陷，进而可以提升晶圆的良率和可靠性。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种晶圆的保护方法，其特征在于，包括：
提供待保护晶圆，所述晶圆包括多个芯片单元，所述芯片单元在所述晶圆的第一表面设置有多个金属衬垫，所述晶圆的第二表面具有多个通孔，所述第二表面和所述第一表面相对设置，所述通孔与所述金属衬垫对应设置，且所述通孔暴露出所述金属衬垫朝向所述第二表面一侧的表面；
在所述晶圆的第二表面上形成隔绝膜，所述隔绝膜至少覆盖在所述金属衬垫朝向所述第二表面一侧的表面。
2.根据权利要求1所述的方法，其特征在于，还包括：
去除所述晶圆的第二表面上的隔绝膜；
在所述晶圆的第二表面上形成金属布线层，所述金属布线层与所述金属衬垫电连接。
3.根据权利要求2所述的方法，其特征在于，在所述晶圆的第二表面上形成隔绝膜包括：
在所述晶圆的第二表面上喷涂一层疏水基物质，所述疏水基物质包括光阻。
4.根据权利要求3所述的方法，其特征在于，去除所述晶圆的第二表面上的隔绝膜包括：
采用有机溶剂清洗所述晶圆第二表面上的疏水基物质。
5.根据权利要求2所述的方法，其特征在于，在所述晶圆的第二表面上形成隔绝膜包括：
在所述晶圆的第二表面上贴附一层UV膜。
6.根据权利要求5所述的方法，其特征在于，在所述晶圆的第二表面上贴附一层UV膜包括：
采用自动贴膜机在所述晶圆的第二表面上贴附一层UV膜。
7.根据权利要求5或6所述的方法，其特征在于，去除所述晶圆的第二表面上的隔绝膜包括：
采用UV光照射所述UV膜；
撕掉所述晶圆的第二表面上的UV膜。
8.根据权利要求7所述的方法，其特征在于，撕掉所述晶圆的第二表面上的UV膜包括：
采用自动撕膜机撕掉所述晶圆的第二表面上的UV膜。
9.一种晶圆的保护结构，其特征在于，包括晶圆以及覆盖在所述晶圆第二表面上的隔绝膜；
所述晶圆包括多个芯片单元，所述芯片单元在所述晶圆的第一表面设置有多个金属衬垫，所述晶圆的第二表面具有多个通孔，所述第二表面和所述第一表面相对设置，所述通孔与所述金属衬垫对应设置，且所述通孔暴露出所述金属衬垫朝向所述第二表面一侧的表面；
所述隔绝膜至少覆盖在所述金属衬垫朝向所述第二表面一侧的表面。
10.根据权利要求9所述的保护结构，其特征在于，所述隔绝膜为疏水基物质，所述疏水基物质包括光阻；
或者，所述隔绝膜为UV膜。
CN201911053753.8A 2019-10-31 2019-10-31 一种晶圆的保护结构及保护方法 Pending CN110783264A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911053753.8A CN110783264A (zh) 2019-10-31 2019-10-31 一种晶圆的保护结构及保护方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911053753.8A CN110783264A (zh) 2019-10-31 2019-10-31 一种晶圆的保护结构及保护方法

Publications (1)

Publication Number Publication Date
CN110783264A true CN110783264A (zh) 2020-02-11

Family

ID=69388093

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911053753.8A Pending CN110783264A (zh) 2019-10-31 2019-10-31 一种晶圆的保护结构及保护方法

Country Status (1)

Country Link
CN (1) CN110783264A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113745198A (zh) * 2021-07-23 2021-12-03 上海积塔半导体有限公司 晶圆结构及其制作方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101090128A (zh) * 2007-06-20 2007-12-19 中国科学院长春光学精密机械与物理研究所 Led阵列微显示器件及制作方法
CN101398579A (zh) * 2007-09-30 2009-04-01 中芯国际集成电路制造(上海)有限公司 制作微反射镜层及硅基液晶显示器的方法
US7528009B2 (en) * 2004-07-23 2009-05-05 Industrial Technology Research Institute Wafer-leveled chip packaging structure and method thereof
CN101625992A (zh) * 2008-07-08 2010-01-13 中芯国际集成电路制造(上海)有限公司 双镶嵌结构的制作方法
CN103035604A (zh) * 2012-12-17 2013-04-10 矽力杰半导体技术(杭州)有限公司 一种倒装芯片封装结构及其制作工艺
CN103633038A (zh) * 2013-11-29 2014-03-12 苏州晶方半导体科技股份有限公司 封装结构及其形成方法
CN104934365A (zh) * 2014-03-20 2015-09-23 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法
CN105470115A (zh) * 2015-12-08 2016-04-06 中国电子科技集团公司第十八研究所 一种将砷化镓外延层转移至金属柔性衬底的方法
CN105655320A (zh) * 2016-01-11 2016-06-08 华天科技（昆山）电子有限公司 低成本芯片背部硅通孔互连结构及其制备方法
CN106229272A (zh) * 2016-08-23 2016-12-14 苏州科阳光电科技有限公司 晶圆级芯片封装方法及结构
CN107123600A (zh) * 2017-05-19 2017-09-01 武汉新芯集成电路制造有限公司 一种改善晶圆表面缺陷的刻蚀方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7528009B2 (en) * 2004-07-23 2009-05-05 Industrial Technology Research Institute Wafer-leveled chip packaging structure and method thereof
CN101090128A (zh) * 2007-06-20 2007-12-19 中国科学院长春光学精密机械与物理研究所 Led阵列微显示器件及制作方法
CN101398579A (zh) * 2007-09-30 2009-04-01 中芯国际集成电路制造(上海)有限公司 制作微反射镜层及硅基液晶显示器的方法
CN101625992A (zh) * 2008-07-08 2010-01-13 中芯国际集成电路制造(上海)有限公司 双镶嵌结构的制作方法
CN103035604A (zh) * 2012-12-17 2013-04-10 矽力杰半导体技术(杭州)有限公司 一种倒装芯片封装结构及其制作工艺
CN103633038A (zh) * 2013-11-29 2014-03-12 苏州晶方半导体科技股份有限公司 封装结构及其形成方法
CN104934365A (zh) * 2014-03-20 2015-09-23 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法
CN105470115A (zh) * 2015-12-08 2016-04-06 中国电子科技集团公司第十八研究所 一种将砷化镓外延层转移至金属柔性衬底的方法
CN105655320A (zh) * 2016-01-11 2016-06-08 华天科技（昆山）电子有限公司 低成本芯片背部硅通孔互连结构及其制备方法
CN106229272A (zh) * 2016-08-23 2016-12-14 苏州科阳光电科技有限公司 晶圆级芯片封装方法及结构
CN107123600A (zh) * 2017-05-19 2017-09-01 武汉新芯集成电路制造有限公司 一种改善晶圆表面缺陷的刻蚀方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113745198A (zh) * 2021-07-23 2021-12-03 上海积塔半导体有限公司 晶圆结构及其制作方法
CN113745198B (zh) * 2021-07-23 2024-02-02 上海积塔半导体有限公司 晶圆结构及其制作方法

Similar Documents

Publication Publication Date Title
US8585844B2 (en) Extending lifetime of yttrium oxide as a plasma chamber material
JPH1055993A (ja) 半導体素子製造用洗浄液及びそれを用いた半導体素子の製造方法
JP2006135287A (ja) 洗浄液及びそれを用いた半導体素子の洗浄方法
CN110783264A (zh) 一种晶圆的保护结构及保护方法
US6576404B2 (en) Carbon-doped hard mask and method of passivating structures during semiconductor device fabrication
CN102138212A (zh) 半导体装置和使用它的电子设备及半导体装置的制造方法
JP4057803B2 (ja) 半導体装置の製造方法
US5863834A (en) Semiconductor device and method of manufacturing the same
JP3643580B2 (ja) プラズマ処理装置及び半導体製造装置
JPH11251317A (ja) 半導体装置の製造方法および製造装置
KR100297889B1 (ko) 금속 배선 패턴 형성시 포토레지스트 제거 방법
JP4524457B2 (ja) 半導体装置の製造方法及び装置
CN103838076A (zh) 减少掩膜板雾状缺陷的方法
CN110867389B (zh) 改善铝焊盘结晶缺陷的方法
CN102270571B (zh) 半导体器件的制作方法
JP2006253437A (ja) 半導体装置の製造方法
CN116314033A (zh) 一种晶圆保护方法及晶圆保护结构
KR100814259B1 (ko) 반도체 소자의 제조 방법
JP2010165821A (ja) 半導体装置の製造方法
KR100724267B1 (ko) 식각 저지층을 이용한 패드 및 퓨즈 오픈 방법
KR100588892B1 (ko) 반도체 소자의 패드 산화 방지방법
CN101399185A (zh) 保护金属层、形成焊盘、金属布线层及微反射镜面的方法
TW202220061A (zh) 配線結構體及其製造方法、以及半導體封裝
JP2001110895A (ja) 金属配線の形成方法
KR100791695B1 (ko) 홀용 포토레지스트 패턴 재형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200211

RJ01 Rejection of invention patent application after publication