CN110867389B - 改善铝焊盘结晶缺陷的方法 - Google Patents
改善铝焊盘结晶缺陷的方法 Download PDFInfo
- Publication number
- CN110867389B CN110867389B CN201911186786.XA CN201911186786A CN110867389B CN 110867389 B CN110867389 B CN 110867389B CN 201911186786 A CN201911186786 A CN 201911186786A CN 110867389 B CN110867389 B CN 110867389B
- Authority
- CN
- China
- Prior art keywords
- aluminum
- etching
- bonding pad
- passivation layer
- improving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/022—Protective coating, i.e. protective bond-through coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种改善铝焊盘结晶缺陷的方法，包括如下步骤：步骤S1，提供半导体衬底；步骤S2，在半导体衬底上设置芯片单元的预设图案数据区域和用于切割的框架区域；步骤S3，在所述芯片单元上制造预设图案电路；步骤S4，进行钝化层制作流程，并增加被刻蚀掉的钝化层区域，从而增加裸露出的铝焊盘。通过增大钝化层的透光比，从而扩大工艺窗口，改善铝焊盘结晶缺陷的析出。
Description
技术领域
本发明涉及半导体器件制造的制程设计领域，特别是一种改善铝焊盘结晶缺陷的方法。
背景技术
在半导体制造过程中，FAB多个工艺平台，如65纳米NOR闪存工艺、55HV(55纳米高压工艺)、55LP(55纳米低功耗工艺)、55ULP(55纳米超低功耗工艺)等产品在正常流片完成，放置不同时间后，铝焊盘(Pad)上会出现结晶状缺陷，通过从光学显微镜、SEM和特征X射线能谱仪分析的结晶状缺陷形貌及成分分析，从光学显微镜观察的结果可以看到，这些缺陷中含有核子的结构并且这些缺陷呈现出多边形的形状；在颜色上由于缺陷区域的金属表面凸起，在光学显微镜下呈现出与没有结晶型缺陷区域的颜色明显不同；在成分分析的时，分析出焊盘表面的缺陷中含有铝、氧和氟元素。
焊盘(PAD)上生长结晶缺陷是业界普遍存在的现象，同时由于EDX结果中含有氟成分，是将焊盘(PAD)暴露出来的钝化层工艺步骤中有氟成分残留在焊盘(PAD)表面。焊盘(PAD)长期暴露在空气中导致氟原子与水汽结合后跟金属铝反应生成结晶状缺陷，该缺陷聚集在焊盘(PAD)晶界处，并且随着放置时间的增加，缺陷会增多变大，从而影响晶圆封装，造成晶圆需要返厂返工。
目前可通过Rework(晶圆被返回掩膜的工艺，又称重新工艺处理，RWK)流程除去该缺陷，但由于一些RWK一次的晶圆没有及时出货而造成有些晶圆需要两次RWK，RWK两次后会造成缺陷加重，铝loss量增加，焊盘发黄，封装可靠性测试失效而需要报废，并且RWK晶圆会加重FAB产能压力，增加生产成本。
发明内容
为了解决以上技术问题，本发明提供一种改善铝焊盘结晶缺陷的方法，包括如下步骤：
步骤S1，提供半导体衬底；
步骤S2，在半导体衬底上设置芯片单元的图案数据区域和用于切割的框架区域；
步骤S3，在所述芯片单元上制造预设图案电路；
步骤S4，进行钝化层制作流程，增加被刻蚀掉的钝化层区域，从而增加裸露出的铝焊盘。
优选地，框架区域为划片槽。
优选地，所述钝化层制作流程包括铝焊盘及铝互连线制造流程以及钝化层薄膜制造流程。
优选地，所述铝焊盘及铝互连线制造流程包括：在根据预设电路图形刻蚀铝薄膜之前，增加即将留下的铝材料区域在所述框架区域中的面积，之后将剩余的铝材料刻蚀清除并清洗。
优选地，所述钝化层薄膜制造流程包括：在刻蚀焊盘上方的钝化层薄膜前，增大所述框架区域中的钝化层区域从而增加所述框架区域的钝化层的透光比，然后刻蚀焊盘上方的钝化层薄膜并清洗。
优选地，刻蚀铝薄膜的工艺为干法刻蚀，清洗时通过湿法清洗去除刻蚀工艺中的刻蚀残留物及光阻残留物。
优选地，通过光刻及干法刻蚀步骤，将焊盘上方的钝化层薄膜以及防反射层刻蚀清除，再通过湿法清洗去除刻蚀工艺中的刻蚀残留物及光阻残留物。
优选地，所述钝化层的透光比范围为5-7。
优选地，所述方法用于65纳米NOR闪存工艺、55纳米高压工艺、55纳米低功耗工艺或55纳米超低功耗工艺。
附图说明
图1为现有技术中铝薄膜(APL)被刻蚀之后的芯片示意图
图2为现有技术中钝化层被刻蚀之后的芯片示意图。
图3为使用本发明的改善铝焊盘结晶缺陷的方法后铝薄膜(APL)被刻蚀之后的芯片示意图。
图4为使用本发明的改善铝焊盘结晶缺陷的方法后的钝化层被刻蚀之后的芯片示意图。
附图标记说明
03 框架区域 04 图案数据区域
021 被留下的铝薄膜区域 022 被刻蚀掉的钝化层区域
210 新增的被留下铝薄膜区域
具体实施方式
下面结合附图对本发明一较佳实施例做详细说明。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。
本发明提供改善铝焊盘结晶缺陷的方法，包括如下步骤：
步骤S1，提供半导体衬底。一般来说，所述半导体衬底为硅衬底。
步骤S2，在半导体衬底上设置芯片单元的图案数据区域和用于切割的框架区域。在本实施例中，所述的框架区域为各个芯片(die)之间划片槽。
步骤S3，在所述芯片单元上制造预设电路。从在晶圆上定义器件有源区开始，经过光刻、刻蚀、成膜、清洗、掺杂等各项工艺，完成将预设电路加工在制备好的芯片表面。
步骤S4，进行钝化层制作流程，并增大所述框架区域的钝化层的透光比。将电路集成在晶圆表面后，最后在晶圆表面覆盖一层钝化层作为阻挡层(COVER),并在需要与外部互联的铝焊盘的位置上进行刻蚀开窗，从而完成整个晶圆的加工过程。钝化层的作用在于保护晶圆上的芯片免受外部环境带来的物化损伤，包括水汽接触以及离子沾污等。焊盘在封装阶段中用于连接外部引线，从而使芯片达到与外部产生电气互联和信息沟通的目的。一般来说，焊盘通过底下的阻挡层和粘结层与下层金属互联层的pad结构产生导通，并通过铝膜图形刻蚀加工所形成的铝线相互连接。
以55纳米低功耗工艺制程为例，焊盘本身材料采用的是通过PVD生长的铝合金薄膜。铝具有良好的导电性、粘附性以及延展性，这使得铝在器件应用上能达到互联材料所要求的低电阻率。从工艺集成的角度来说，铝能很好地附着在其他薄膜表面，并能承受一定的工艺过程中的温度循环和机械应力。较佳地，铝可以通过物理气相沉积的方式沉积在晶圆表面。可以采用干法刻蚀铝，并将氯气作为刻蚀剂，这样可以获得较高的图形分辨率，其反应的产物氯化铝也易于挥发并被排气系统带走。
本实施例中，所述钝化层制作流程包括铝焊盘及铝互连线制造流程以及钝化层薄膜制造流程。
所述铝焊盘及铝互连线制造流程可以包括：先通过物理气相沉积工艺依次在晶圆表面淀积氮化钽薄膜TaN、氮化钛和钛薄膜TiN/Ti，铝薄膜Al、钛和氮化钛。其中最底层的氮化钽薄膜TaN作为阻挡层防止下面需要连通的铜接触盘中的铜原子扩散进入铝焊盘内。由于铝合金薄膜Al和氮化钽薄膜TaN之间可以增加一层氮化钛和钛薄膜TiN/Ti作为中间粘附层。之后再淀积铝薄膜Al作为互联金属线的制造材料。之后在铝薄膜Al上再淀积一层钛和氮化钛薄膜作为之后的光刻步骤的防反射层，避免铝金属的高反射特性在光刻过程中影响图形的正常曝光。
当各层薄膜都淀积完成后，再通过光刻及干法刻蚀步骤，沿着互连沟槽的图形将作为焊盘及互连线以外的铝材料刻蚀清除。铝薄膜的干法刻蚀可以采用氯气作为主刻蚀气体，利用铝和氯气反应生成能够会发的氯化铝AlCl3，从刻蚀工艺腔中抽出反应副产物。最后，通过湿法清洗去除刻蚀工艺中的刻蚀残留物及光阻残留物，再采用热氧灰化工艺进一步去除聚合物残留，保证晶圆表面的含氯残留物被去除干净，防止残留的氯与铝线发生反应造成氯腐蚀缺陷。
在钝化层薄膜制造中，首先通过等离子增强化学气相沉积工艺先后在晶圆上淀积介电质薄膜和阻挡层薄膜。之后通过光刻及干法刻蚀步骤，将焊盘上方的钝化层薄膜以及防反射层刻蚀清除。最后，通过湿法清洗去除刻蚀工艺中的刻蚀残留物及光阻残留物，再采用热氧灰化工艺进一步去除聚合物残留。
在本实施例中，在根据预设电路图形刻蚀铝薄膜之前，增加即将留下的铝材料区域在所述框架区域中的面积，之后将剩余的铝材料刻蚀清除并清洗。同时，在刻蚀焊盘上方的钝化层薄膜前，增大所述框架区域中的钝化层区域从而增加所述框架区域的钝化层的透光比，然后刻蚀焊盘上方的钝化层薄膜并清洗。
参考图1-图2，图1为现有技术中铝薄膜层(APL)被刻蚀之后的芯片示意图。图2为现有技术中钝化层被刻蚀之后的芯片示意图。芯片内的图案数据区域04为设计数据(即芯片版图，在此未示出详细内容)。在制作工艺上，如上文所述，首先生长了铝薄膜层(APL)，然后根据预设电路图形把不需要的铝薄膜层(APL)刻蚀掉，芯片上仅保留被留下的铝薄膜区域021。然后再生长钝化层。接着如图2所示，刻蚀钝化层，将需要的铝焊盘(APL pad)露出，见图示被刻蚀掉的钝化层区域022。
参考图3-图4，图3为本实施例中铝薄膜层(APL)被刻蚀之后的芯片示意图。图4为本实施例中钝化层被刻蚀之后的芯片示意图。芯片内的图案数据区域04为设计数据(即芯片版图，在此未示出详细内容)。针对钝化层透光比(Transmission rate)较小的产品，在框架区域03中降低铝薄膜层的透光比，增加被留下的铝薄膜区域，具体增加的数量可以根据产品的特性而定，本实施例图3中示出了新增的被留下铝薄膜区域210，但实际上不同产品需要增加的面积不同，不仅限于本实施例图中增加的方式。
同时，如图4所示，在框架区域03中增大钝化层的透光比，即增加被刻蚀掉的钝化层区域，从而增加裸露出的铝焊盘。这样使得钝化层的透光比增大，从而扩大工艺窗口，改善铝焊盘结晶缺陷的析出。
使用本发明的方法制造的产品与现有技术产品对比如下表所示：
如上表所示，未使用本发明的方法制造的产品，裸露出的铝焊盘中单位面积上的氟浓度更高，导致氟元素更容易在铝焊盘表面积聚形成结晶缺陷析出。而使用本发明的方法制造的产品，由于透光比增大后，工艺窗口扩大，铝PAD结晶缺陷析出的时间越长。同时，钝化层的透光比范围为5-7时效果较佳。
本发明的方法可以用于65纳米NOR闪存工艺、55纳米高压工艺、55纳米低功耗工艺或55纳米超低功耗工艺等多种工艺。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (6)
1.一种改善铝焊盘结晶缺陷的方法，其特征在于，包括如下步骤：
步骤S1，提供半导体衬底；
步骤S2，在半导体衬底上设置芯片单元的预设图案数据区域和用于切割的框架区域；
步骤S3，在所述芯片单元上制造预设图案电路；
步骤S4，进行钝化层制作流程，包括在根据预设电路图案刻蚀铝薄膜之前，增加即将留下的铝材料区域在所述框架区域中的面积的步骤。
2.如权利要求1所述的改善铝焊盘结晶缺陷的方法，其特征在于，框架区域为划片槽。
3.如权利要求1所述的改善铝焊盘结晶缺陷的方法，其特征在于，所述钝化层制作流程包括铝焊盘及铝互连线制造流程以及钝化层薄膜制造流程。
4.如权利要求3所述的改善铝焊盘结晶缺陷的方法，其特征在于，刻蚀铝薄膜的工艺为干法刻蚀，清洗时通过湿法清洗去除刻蚀工艺中的刻蚀残留物及光阻残留物。
5.如权利要求4所述的改善铝焊盘结晶缺陷的方法，其特征在于，通过光刻及干法刻蚀步骤，将焊盘上方的钝化层薄膜以及防反射层刻蚀清除，再通过湿法清洗去除刻蚀工艺中的刻蚀残留物及光阻残留物。
6.如权利要求1-5中之一所述的改善铝焊盘结晶缺陷的方法，其特征在于，所述方法用于65纳米NOR闪存工艺、55纳米高压工艺、55纳米低功耗工艺或55纳米超低功耗工艺。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911186786.XA CN110867389B (zh) | 2019-11-28 | 2019-11-28 | 改善铝焊盘结晶缺陷的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911186786.XA CN110867389B (zh) | 2019-11-28 | 2019-11-28 | 改善铝焊盘结晶缺陷的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110867389A CN110867389A (zh) | 2020-03-06 |
| CN110867389B true CN110867389B (zh) | 2021-08-13 |
Family
ID=69656152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911186786.XA Active CN110867389B (zh) | 2019-11-28 | 2019-11-28 | 改善铝焊盘结晶缺陷的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110867389B (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002367956A (ja) * | 2001-04-06 | 2002-12-20 | Seiko Epson Corp | 半導体装置の電極パッド及びその製造方法 |
| CN102446757A (zh) * | 2011-10-12 | 2012-05-09 | 上海华力微电子有限公司 | 一种双层钝化保护层的铝衬垫的制造方法 |
| CN105826162B (zh) * | 2015-01-07 | 2017-12-08 | 中芯国际集成电路制造(上海)有限公司 | 降低铝焊垫氟结晶的方法以及半导体器件制作方法 |
| CN109659290B (zh) * | 2017-10-10 | 2020-08-25 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法和半导体器件 |
| CN107706093A (zh) * | 2017-11-08 | 2018-02-16 | 上海华力微电子有限公司 | 一种铝衬垫的制造方法 |
-
2019
- 2019-11-28 CN CN201911186786.XA patent/CN110867389B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN110867389A (zh) | 2020-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI334170B (en) | Methods of die sawing and structures formed thereby | |
| KR100659625B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| TWI397957B (zh) | 使用乾式蝕刻製程以有效率地圖案化凸塊下金屬化層之技術 | |
| US20060060984A1 (en) | Semiconductor device packaged into chip size and manufacturing method thereof | |
| KR100867631B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US8129835B2 (en) | Package substrate having semiconductor component embedded therein and fabrication method thereof | |
| CN110600388A (zh) | 改善铝焊盘结晶缺陷的方法 | |
| US6667534B1 (en) | Copper fuse structure and method for manufacturing the same | |
| US7893465B2 (en) | Semiconductor device and method of manufacturing same | |
| CN110867389B (zh) | 改善铝焊盘结晶缺陷的方法 | |
| EP1864331B1 (en) | Process for forming a planar diode using one mask | |
| US9059110B2 (en) | Reduction of fluorine contamination of bond pads of semiconductor devices | |
| CN104752233A (zh) | 一种焊垫制备方法 | |
| CN115000005A (zh) | 一种保护low-k介质的有源芯片硅通孔制作方法 | |
| TW202209603A (zh) | 半導體結構及其形成方法 | |
| US7253093B2 (en) | Method for fabricating interconnection in an insulating layer on a wafer | |
| US7482282B2 (en) | Use of dilute hydrochloric acid in advanced interconnect contact clean in nickel semiconductor technologies | |
| KR100998947B1 (ko) | 퓨즈 및 패드를 구비하는 반도체 소자의 제조 방법 | |
| US7576374B2 (en) | Semiconductor device with robust polysilicon fuse | |
| KR100545216B1 (ko) | 반도체 소자의 패드 제조 방법 | |
| CN109830459B (zh) | 一种熔丝结构的形成方法 | |
| CN105895537B (zh) | 金属工艺的返工方法 | |
| US9922876B1 (en) | Interconnect structure and fabricating method thereof | |
| KR100220243B1 (ko) | 반도체 소자의 본딩 패드 형성방법 | |
| KR20040108223A (ko) | 퓨즈 컷팅홀 형성을 위한 2단계 식각 공정을 포함하는반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |