TW202209603A - 半導體結構及其形成方法 - Google Patents
半導體結構及其形成方法 Download PDFInfo
- Publication number
- TW202209603A TW202209603A TW109129254A TW109129254A TW202209603A TW 202209603 A TW202209603 A TW 202209603A TW 109129254 A TW109129254 A TW 109129254A TW 109129254 A TW109129254 A TW 109129254A TW 202209603 A TW202209603 A TW 202209603A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- semiconductor structure
- protective
- inner edge
- forming
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 78
- 238000000034 method Methods 0.000 title claims abstract description 62
- 239000010410 layer Substances 0.000 claims abstract description 225
- 238000002161 passivation Methods 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000006117 anti-reflective coating Substances 0.000 claims abstract description 20
- 239000011241 protective layer Substances 0.000 claims description 90
- 239000000463 material Substances 0.000 claims description 76
- 239000011248 coating agent Substances 0.000 claims description 50
- 238000000576 coating method Methods 0.000 claims description 50
- 229920002120 photoresistant polymer Polymers 0.000 claims description 30
- 230000001681 protective effect Effects 0.000 claims description 28
- 238000000059 patterning Methods 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 239000002356 single layer Substances 0.000 claims description 3
- 230000003667 anti-reflective effect Effects 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 2
- 238000012360 testing method Methods 0.000 description 16
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 12
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- 230000007797 corrosion Effects 0.000 description 7
- 238000005260 corrosion Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000000231 atomic layer deposition Methods 0.000 description 6
- 238000005240 physical vapour deposition Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000002845 discoloration Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- RYZCLUQMCYZBJQ-UHFFFAOYSA-H lead(2+);dicarbonate;dihydroxide Chemical compound [OH-].[OH-].[Pb+2].[Pb+2].[Pb+2].[O-]C([O-])=O.[O-]C([O-])=O RYZCLUQMCYZBJQ-UHFFFAOYSA-H 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000001556 precipitation Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
- H01L23/49894—Materials of the insulating layers or coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/564—Details not otherwise provided for, e.g. protection against moisture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本發明提供一種半導體結構及其形成方法。此半導體結構包括一基底、位於前述基底上方的一介電層、以及位於介電層上方的一導電層。一些實施例的半導體結構亦包括位於前述導電層上的一堆疊結構，且前述堆疊結構係暴露出前述導電層的頂面的至少一區域。一些實施例的半導體結構中，前述堆疊結構係包括位於前述導電層上方的一抗反射塗層、位於前述抗反射塗層的上方的一第一保護層、以及位於前述第一保護層的上方的一第二保護層，其中前述第二保護層更覆蓋前述第一保護層的內側邊緣及前述抗反射塗層的內側邊緣。
Description
本發明係有關於一種半導體結構及其形成方法，且特別係有關於一種接觸墊具有雙重保護層的半導體結構及其形成方法。
在半導體結構的製造和封裝過程中，半導體元件上方的金屬層(例如最上層的金屬層)係包含多個裸露的區域以做為接觸墊(bonding pads)。透過接觸墊可將封裝的半導體元件電性連接至一外部電路。再者，一般在金屬層上方還形成有抗反射塗層(anti-reflective coating layer)，當金屬層上方的光阻以光學微影製程進行圖案化時，抗反射塗層可以減少來自金屬層表面的反射光線。然而，存儲和使用半導體結構的環境中存在著水氣，水氣可能透過裸露的這些接觸墊而進入封裝件，進而對於金屬層及/或金屬層上的抗反射塗層產生腐蝕，而影響製得半導體結構的電性表現以及可靠度(reliability)。
再者，隨著積體電路(IC)不斷的快速發展，為了符合消費者對於小型化電子裝置的需求，裝置中的半導體元件的尺寸下降，集積度(integration degree)也隨之增加。半導體元件的尺寸下降，各材料層的厚度以及各部件之間的距離亦隨之縮小，若是半導體元件的阻擋水氣的能力不佳，在半導體元件使用之前(例如販售之前的存儲狀態)和使用一段時間之後，水氣進入半導體元件中所造成的腐蝕將更劇烈的影響半導體元件的電性表現與可靠度。
雖然現存的半導體結構及其形成方法可以應付它們原先預定的用途，但目前它們在結構和製法上仍有需要克服的問題。如何改良半導體結構，以避免上述情形的發生，且改良的半導體結構亦適合包含具有不同電子特性元件的電子裝置之製作，對於相關業者而言實為一重要議題。
本發明的一些實施例係揭示一種半導體結構，包括一基底、位於前述基底上方的一介電層、以及位於介電層上方的一導電層。一些實施例的半導體結構亦包括位於前述導電層上的一堆疊結構，且前述堆疊結構係暴露出前述導電層的頂面的至少一區域。一些實施例的半導體結構中，前述堆疊結構係包括位於前述導電層上方的一抗反射塗層(anti-reflective coating layer，ARC layer)、位於前述抗反射塗層的上方的一第一保護層(first passivation layer) 、以及位於前述第一保護層的上方的一第二保護層(second passivation layer)，其中前述第二保護層更延伸至前述第一保護層的內側邊緣(inner edge)及前述抗反射塗層的內側邊緣，並覆蓋前述第一保護層的前述內側邊緣及前述抗反射塗層的前述內側邊緣。
本發明的一些實施例揭示一種半導體結構之形成方法，包括提供一基底，以及形成一介電層於前述基底的上方。一些實施例中，半導體結構之形成方法亦包括形成一導電層於前述介電層的上方，以及形成一堆疊結構於前述導電層上，且前述堆疊結構係暴露出前述導電層的頂面的至少一接觸墊區(bonding pad region)。根據本揭露之一些實施例，前述堆疊結構係包括位於前述導電層上方的一抗反射塗層(ARC layer)、位於前述抗反射塗層上方的一第一保護層(first passivation layer) 、以及位於前述第一保護層的上方的一第二保護層(second passivation layer)，其中前述第二保護層更延伸至前述第一保護層的內側邊緣(inner edge)及前述抗反射塗層的內側邊緣，並覆蓋前述第一保護層的前述內側邊緣及前述抗反射塗層的前述內側邊緣。
以下揭露提供了許多的實施例或範例，用於實施所提供的半導體結構之不同元件。各元件和其配置的具體範例描述如下，以簡化本發明實施例之說明。當然，這些僅僅是範例，並非用以限定本發明實施例。舉例而言，敘述中若提及第一元件形成在第二元件之上，可能包含第一和第二元件直接接觸的實施例，也可能包含額外的元件形成在第一和第二元件之間，使得它們不直接接觸的實施例。此外，本發明實施例可能在不同的範例中重複參考數字及/或字母。如此重複是為了簡明和清楚，而非用以表示所討論的不同實施例之間的關係。
再者，在以下敘述中可使用空間上相關措辭，例如「在……之下」、「在……下方」、「下方的」、「在……上方」、「上方的」和其他類似的用語，以簡化一元件或部件與其他元件或其他部件之間如圖所示之關係的陳述。此空間相關措辭除了包含圖式所描繪之方向，還包含裝置在使用或操作中的不同方位。裝置可以朝其他方向定位（旋轉90度或在其他方向），且在此使用的空間相關描述可依此相應地解讀。
以下描述實施例的一些變化。在不同圖式和說明的實施例中，相似的元件符號被用來標明相似的元件。可以理解的是，在方法的前、中、後可以提供額外的步驟，且一些敘述的步驟可為了該方法的其他實施例被取代或刪除。
本揭露內容的實施例提供了半導體結構及其形成方法。一些實施例中，藉由形成雙層的保護層以完全包覆金屬層上方的抗反射塗層，可有效防止水氣自金屬層的接觸墊區進入半導體結構中而造成抗反射塗層的腐蝕，進而提升製得半導體結構的電性表現以及可靠度(reliability)。
本揭露之半導體結構並不特別限制可應用的元件類型。在基底上形成的一個或多個積體電路元件(IC devices)可包含不同型態的半導體元件，包含平面式元件(planar device)和非平面式元件(non-planar device)。因此，平面式結構或是三維式結構(three-dimensional structure)的元件，例如金氧半場效電晶體， (MOSFET)，都可設置於本揭露一些實施例的基底中，而上方金屬層的接觸墊區(bonding pad region)可與前述元件完成電性連接。
第1圖是根據本揭露的一些實施例的半導體結構中的一個接觸墊區的上視圖。在一些實施例中，於基底上完成半導體元件的製作，並且於後續堆疊絕緣層和導電層(例如金屬層)之後，係暴露出導電層的頂面的部分區域，以作為接觸墊區(bonding pad region)RB
，如第1圖所示。根據本揭露的一些實施例，係利用雙層的保護層設置於金屬層的上方，如第1圖中示出之位於上方的保護層(即以下實施例提出的第二保護層28)的內側邊緣28EI
以及位於下方的保護層(即以下實施例提出的第一保護層27)的內側邊緣27EI
，以達到防止水氣腐蝕的效果，進而增進半導體結構的電性表現與可靠度。
值得注意的是，第1圖中僅示出一個六角形的接觸墊區RB
，但此僅為其中一示例，應用之半導體結構中可包含多個接觸墊區RB
，且實施例的接觸墊區RB
的俯視形狀和排列方式並不特別限制，而是依實際應用的需求做相應的變化和調整。
第2A-2G圖是根據本揭露的一些實施例，顯示形成如第1圖所示之半導體結構的各個中間階段的剖面示意圖。第2A-2G圖例如是對應於第1圖之剖面線C-C所繪製的製程各階段的剖面示意圖。再者，為簡化圖式以利清楚說明，第2A-2G圖是繪製關於一半導體結構中，根據本揭露的一些實施例之一個接觸墊區的形成雙層保護層的製造方法。
請參照第2A圖，提供一基底20。基底20上可形成有一或多個積體電路元件(未示出)，前述積體電路元件例如包含電晶體，並以一介電層22覆蓋前述積體電路元件。為簡化圖式以利清楚說明，第2A-2G圖中僅示出基底20與基底20上的介電層22。在一些實施例中，基底20的材料可包含矽、砷化鎵、氮化鎵、矽化鍺、絕緣層上覆矽、其他合適之材料或前述之組合。
接著，在一些實施例中，於介電層22的上方形成導電層24，導電層24可以是單層或多層的導電結構，且可以是包含金屬的材料層(metal-containing layers)。為簡化圖式以利清楚說明，第2A-2G圖中僅示出單層的導電層24，但本揭露並不以此為限制。一些實施例中，導電層24包含鋁(aluminum，Al)、銅(copper，Cu)、鈦(titanium，Ti)、氮化鈦(titanium nitride，TiN)、前述材料之組合、或其他類似材料。
然後，於導電層24的上方形成一抗反射材料層(anti-reflective material layer)260。一些實施例中，抗反射材料層260係包含鈦(Ti)、氮化鈦(titanium nitride，TiN)、氮化鉭(tantalum nitride，TaN)、鎢鈦(titanium tungsten，TiW) 、前述材料之組合、或其他類似材料。於一些實施例中，抗反射材料層260可由原子層沉積(atomic layer deposition，ALD)、化學氣相沉積(chemical vapor deposition，CVD)、物理氣相沉積(physical vapor deposition，PVD)、濺鍍、或類似製程形成。
之後，於抗反射材料層260上方形成第一保護材料層(first passivation material layer)270，並且對第一保護材料層270及抗反射材料層260進行第一圖案化製程(first patterning process)，以定義出第一保護層以及抗反射塗層。第一圖案化製程例如是光學微影製程。
在一些實施例中，第一保護材料層270的材料例如是氧化矽、氮化矽、氮氧化矽、氮碳化矽、其他保護材料、或前述材料之組合。在一示例中，第一保護材料層270包含氧化矽，但本揭露並不以此為限。再者，第一保護材料層270可藉由化學氣相沉積(CVD)製程、物理氣相沉積(PVD)製程、原子層沉積(ALD)製程、高密度電漿化學氣相沉積(HDPCVD)製程、或前述製程之組合而形成。
如第2A圖所示，在一些實施例中，於抗反射材料層260上方形成第一保護材料層270之後，係於第一保護材料層270上形成第一光阻材料層311，以及提供第一遮罩331於第一光阻材料層311的上方。
請參照第2B圖，接著，在一些實施例中，係通過第一遮罩331對第一光阻材料層311(第2A圖)進行圖案化，例如曝光和顯影製程，以將第一遮罩331的圖案轉移至第一光阻材料層311，而形成圖案化第一光阻層31。
請參照第2C圖，接著，根據圖案化第一光阻層31對下方的第一保護材料層270及抗反射材料層260進行圖案化製程，以形成第一保護層27以及抗反射塗層26，並暴露出導電層24的頂面24a的第一區域(first region)R1
。在一些實施例中，例如是在同一道製程中，根據第一保護材料層270及抗反射材料層260的材料選用適當的蝕刻氣體而進行圖案化製程。
請參照第2D圖，之後，例如實施一灰化製程(ashing process)，以移除圖案化第一光阻層31。
如第2D圖所示，在一些實施例中，在進行如第2C圖所示之圖案化製程之後，第一保護層27的內側邊緣27EI
係與抗反射塗層26的內側邊緣26EI
大致上對齊(或共平面)。如第2D圖所示，此抗反射塗層26包含具有第一內徑(first diameter)D1的第一開口(first opening)26P，第一保護層27包含具有第二內徑(second diameter)D2的第二開口(second opening)27P。且抗反射塗層26的第一開口26P與第一保護層27的第二開口27P的位置係相應於後續形成的接觸墊區。在此示例中，第二開口27P與第一開口26P係具有相同尺寸(/面積)，且皆大於後續形成的接觸墊區的開口尺寸(/面積)。
請參照第2E圖，接著，在一些實施例中，順應性的沉積一第二保護材料層(second passivation material layer)280於第一保護層27上，且此第二保護材料層280沿著第一保護層27的內側邊緣27EI
以及抗反射塗層26的內側邊緣26EI
沉積，並覆蓋導電層24之頂面24a所暴露出的第一區域R1
。
在一些實施例中，第二保護材料層280的材料例如是氧化矽、氮化矽、氮氧化矽、氮碳化矽、其他保護材料、或前述材料之組合。第二保護材料層280可藉由化學氣相沉積(CVD)製程、物理氣相沉積(PVD)製程、原子層沉積(ALD)製程、高密度電漿化學氣相沉積(HDPCVD)製程、或前述製程之組合而形成。
再者，相較於第一保護材料層270，可以選擇具有更高的阻擋水氣能力的材料以形成第二保護材料層280。在一示例中，第二保護材料層280例如包含氮化矽，第一保護材料層270例如包含氧化矽，但本揭露並不限制於此。
之後，對第二保護材料層280進行第二圖案化製程 (second patterning process)，以形成第二保護層，並形成本揭露一些實施例之半導體結構的一接觸墊區。
請參照第2F圖，在一些實施例中，係於第二保護材料層280的上方形成一圖案化第二光阻層32。形成方法例如是，先在第二保護材料層280上形成第二光阻材料層(未示出)，並提供第二遮罩332於第二光阻材料層的上方，之後以第二遮罩332對第二光阻材料層進行圖案化，而形成此圖案化第二光阻層32。為簡化圖式，第2F圖僅示出第二保護材料層280上方的圖案化第二光阻層32及第二遮罩332。再者，於一些實施例中，第一遮罩331的圖案可不同於第二遮罩332的圖案。
請參照第2G圖，接著，在一些實施例中，對第二保護材料層進行第二圖案化製程(second patterning process)，以形成第二保護層28，並暴露出導電層24的頂面24a的第二區域(second region)R2
。一些實施例中，第二區域R2
位於前述第一區域R1
內並與第一區域R1
重疊，且第二區域R2
的面積小於第一區域R1
。而此處形成的第二區域R2
即為第1圖所示的本揭露一些實施例之半導體結構的一接觸墊區RB
。之後，例如實施一灰化製程(ashing process)，以移除圖案化第二光阻層32。
如第2G圖所示，根據一些實施例，進行前述之第二圖案化製程之後，第二保護層28包含具有第三內徑(third diameter)D3的第三開口28P。且此第三開口28P小於第一保護層27的第二開口27P，也小於抗反射塗層26的第一開口26P。再者，在一些實施例中，第二保護層28、第一保護層27及抗反射塗層26可形成一堆疊結構29，此堆疊結構29可暴露出導電層24的頂面24a的接觸墊區，而此處形成的第三開口28P即為堆疊結構29所暴露出的導電層24的頂面24a的接觸墊區RB
。
一般來說，在半導體元件完成製作和封裝後，需進行一系列的元件可靠度測試(reliability tests)，例如高/低溫操作壽命測試(high/low temperature operating life)、高溫度高濕度測試等等多種相關測試，以模擬半導體元件於使用前(例如儲存)和使用後在一定濕度和溫度條件下的可靠度。
以加速式溫濕度及偏壓測試(Temperature Humidity Bias Test，THB)為例，其目的是評估元件產品在高溫、高濕、偏壓條件下對濕氣的抵抗能力，加速其失效進程；其測試條件舉例來說是在溫度85℃和相對溼度85%的條件下，施加偏壓1.1 VCC
，進行例如168小時、5000小時、1000小時的測試，以評價試樣抵抗水氣長期滲透之能力。
以高壓加速溫濕度及偏壓測試(Highly Accelerated Stress Test，HAST)為例，其目的是評估元件產品在偏壓下高溫、高濕、高氣壓條件下對濕度的抵抗能力，加速其失效進程；舉例來說，其測試條件是在溫度130℃、相對溼度85%和氣壓2.3 atm的條件下，施加偏壓1.1 VCC
，進行例如兩次個別96小時，加總共192小時的HAST測試。相較於THB測試，HAST測試是在於100℃以上且是在高密度的水蒸氣高壓環境中進行的試驗，HAST利用試驗槽內的水蒸氣壓力遠遠高於試樣內部的水蒸氣分壓的特點，可加速水分侵入試樣內部，以進行元件的封裝密封性的評價。
如第2G圖所示之金屬層24上方的抗反射塗層26，若受到水氣侵入則容易被腐蝕，而可能在元件使用一段時間後材料變質及擴散至原形成位置之外。以氮化鈦層作為抗反射塗層26為例，氮化鈦在水氣的侵擾之下，可能產生氮氧化鈦(銀色或銀白色固體)。化學反應式如下。
2TiN(S)
+4H2
O(g)
→2TiONX(S)
+2NH3(g)
+H2(g)
若以電子顯微鏡進行細部檢視，可以觀察到析出而擴散開來的銀色或銀白色的氮氧化鈦。
請同時參照第1圖和第2G圖。根據一些實施例，堆疊結構29中的抗反射塗層26係直接接觸導電層24，第一保護層27設置於抗反射塗層26上並直接接觸抗反射塗層26的頂面26a。再者，第二保護層28係直接接觸並完全覆蓋第一保護層27的頂面27a、第一保護層27的內側邊緣27EI
以及抗反射塗層26的內側邊緣26EI
。根據本揭露的一些實施例，藉由形成雙層的保護層，包括第一保護層27和第二保護層28，且第二保護層287更包覆第一保護層27以及抗反射塗層26的側壁，可以有效防止水氣自第二區域R2
/接觸墊區RB
滲透進入抗反射塗層26而造成腐蝕，解決了傳統半導體結構中因抗反射塗層26受水氣腐蝕而變色、析出使整體結構產生的缺陷的問題。根據實際檢驗測試，根據本揭露一些實施例的半導體結構可以通過多項高溫高濕度測試，包括上述的加速式溫濕度及偏壓測試(THB)以及高壓加速溫濕度及偏壓測試(HAST)。
在一些實施例中，第二保護層28可以與第一保護層27包含不同材料。例如，相較於第一保護層27，第二保護層28可包含具有更高的阻擋水氣能力的材料。但本揭露並不限制於此。第二保護層28也可以與第一保護層27包含相同材料，例如都選用具有良好阻擋水氣能力的相同材料進行保護層的製作。
再者，如第2G圖所示，上述第二保護層28覆蓋第一保護層27的頂面27a的厚度為t1，第二保護層28覆蓋第一保護層27的內側邊緣27EI
以及抗反射塗層26的內側邊緣26EI
的厚度為t2。於一些實施例中，厚度t2可以小於、或者大致上等於厚度t1，本揭露對此並不多做限制。第二保護層28覆蓋第一保護層27及抗反射塗層26的厚度越厚，越可阻擋水氣進入而腐蝕抗反射塗層26，厚度t2以不影響接觸墊區RB
所需之接觸面積以及其他部件的設置為主。在一些實施例中，第二保護層28覆蓋第一保護層27的內側邊緣27EI
以及抗反射塗層26的內側邊緣26EI
的厚度t2係大於等於約3µm。在一些其他實施例中，此厚度t2係大於等於約5µm。在一些其他實施例中，此厚度t2係在約3µm~約8µm的範圍。值得注意的是，前述厚度數值及/或範圍僅為一部份示例的態樣，本揭露並不僅限於前述數值及/或範圍。
再者，本揭露之實施例的半導體結構亦可根據實際設計的條件需求而稍做修飾或變化。第3圖為根據本揭露的一些實施例的一種半導體結構的剖面示意圖。第3圖與第2G圖中相同或類似的元件係沿用相同或類似的標號，且為了簡化說明，關於相同或類似於前述圖示的部件及其形成製程步驟，在此不再詳述。
如第3圖所示，一些實施例中，係在基底20上形成一電晶體21，且介電層22覆蓋電晶體21。在此示例中，電晶體21例如包括了閘極G、位於閘極G與基底20之間的閘極介電層GD、形成於基底20中且分別位於閘極G兩側的源極S和汲極D。當然，第3圖中所繪示的電晶體21僅為其中一種示例，其他結構型態或/及更多數量的積體電路元件亦可應用於實施例的半導體結構中，本揭露對此並不多做限制。
再者，於介電層22的上方形成導電層24。在此示例中，導電層24係包括多層導電結構，例如包括位於介電層22上方的第一導電層241、位於第一導電層241上方的第二導電層242、以及位於第二導電層242上方的第三導電層243。第一導電層241、第二導電層242以及第三導電層243包含鋁(aluminum，Al)、銅(copper，Cu)、鈦(titanium，Ti)、氮化鈦(titanium nitride，TiN)、前述材料之組合、或其他類似材料。
如第3圖所示之半導體結構中，更包括如前述之堆疊結構29形成於第三導電層243上，且此堆疊結構29可暴露出導電層24的頂面24a的接觸墊區。一些實施例中，堆疊結構29自上到下係依序包含第二保護層28、第一保護層27以及抗反射塗層26。其中，抗反射塗層26包含具有第一內徑D1的第一開口26P，第一保護層27包含具有第二內徑D2的第二開口27P，第二保護層28包含具有第三內徑D3的第三開口28P。如第3圖所示，第二開口27P與第一開口26P係具有大致相同的尺寸，而第三開口28P則小於第一保護層27的第二開口27P以及小於抗反射塗層26的第一開口26P。第三開口28P所暴露出的第三導電層243的頂面的區域R2
即為本揭露一些實施例之半導體結構的一接觸墊區(如第1圖所示之接觸墊區RB
)。再者，上述導電層24可電性連接至電晶體21，而堆疊結構29所暴露出的導電層24(/第三導電層243)的頂面的接觸墊區係作為半導體結構的接墊(bonding pad)而可與一導線(未示出)連接。
根據上述，根據本揭露一些實施例提出的半導體結構和形成方法具有許多優點。藉由形成雙層的保護層，例如包括上述的第一保護層27和第二保護層28，且第二保護層28更完全包覆第一保護層27及抗反射塗層26的側壁，如第2G、3圖所示之第二保護層28完全覆蓋第一保護層27的內側邊緣27EI
以及抗反射塗層26的內側邊緣26EI
，以有效防止水氣自第二區域R2
/接觸墊區RB
滲透進入抗反射塗層26而造成抗反射塗層26的腐蝕，解決了傳統半導體結構中因抗反射塗層26受水氣腐蝕而變色、析出使整體結構產生的缺陷的問題，進而大幅提升製得半導體結構的電性表現以及可靠度。再者，本揭露的實施例所提出的半導體結構之形成方法，可以簡單地完成半導體結構之製作，而且可以與現有製程相容，並不會提升製程複雜度或/及大幅增加生產成本，但又可明顯提高製得半導體結構的電性表現以及可靠度。因此，本揭露實施例提出的半導體結構和形成方法極具應用價值。
雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
20:基底
21:電晶體
22:介電層
24:導電層
24a:導電層的頂面
241:第一導電層
242:第二導電層
243:第三導電層
26:抗反射塗層
260:抗反射材料層
26P:第一開口
26a:抗反射塗層的頂面
27:第一保護層
270:第一保護材料層
27P:第二開口
27a:第一保護層的頂面
28:第二保護層
280:第二保護材料層
28P:第三開口
26EI
、27EI
、28EI
:內側邊緣
29:堆疊結構
31:圖案化第一光阻層
311:第一光阻材料層
331:第一遮罩
32:圖案化第二光阻層
332:第二遮罩
D1:第一內徑
D2:第二內徑
D3:第三內徑
RB:
接觸墊區
R1
:第一區域
R2
:第二區域
t1,t2:厚度
G:閘極
GD:閘極介電層
S:源極
D:汲極
第1圖為根據本揭露的一些實施例的半導體結構中的一個接觸墊區的上視圖。
第2A、2B、2C、2D、2E、2F、2G圖是根據本揭露的一些實施例，顯示形成如第1圖所示之半導體結構的各個中間階段的剖面示意圖。其中，第2A-2G圖係對應於第1圖之剖面線C-C所繪製。
第3圖為根據本揭露的一些實施例的一種半導體結構的剖面示意圖。
20:基底
22:介電層
24:導電層
24a:導電層的頂面
26:抗反射塗層
26a:抗反射塗層的頂面
27:第一保護層
27a:第一保護層的頂面
28:第二保護層
28P:第三開口
26EI
、27EI
:內側邊緣
29:堆疊結構
D3:第三內徑
R2
:第二區域
t1,t2:厚度
Claims (20)
- 一種半導體結構，包括： 一介電層，位於一基底的上方； 一導電層，位於該介電層的上方； 一堆疊結構，位於該導電層上且暴露出該導電層的頂面的至少一區域，該堆疊結構包括： 一抗反射塗層(anti-reflective coating layer，ARC layer)，位於該導電層的上方； 一第一保護層(first passivation layer)，位於該抗反射塗層的上方；以及 一第二保護層(second passivation layer)，位於該第一保護層的上方，且該第二保護層更覆蓋該第一保護層的內側邊緣(inner edge)及該抗反射塗層的內側邊緣。
- 如請求項1之半導體結構，其中該第一保護層的該內側邊緣係與該抗反射塗層的該內側邊緣共平面。
- 如請求項1之半導體結構，其中該抗反射塗層直接接觸該導電層，該第二保護層直接接觸並完全覆蓋該第一保護層的頂面、該第一保護層的該內側邊緣以及該抗反射塗層的該內側邊緣。
- 如請求項1之半導體結構，其中該抗反射塗層包含具有第一內徑(first diameter)的第一開口(first opening)，且該第一開口係對應該堆疊結構所暴露出的該導電層之該區域。
- 如請求項4之半導體結構，其中該第一保護層包含具有第二內徑(second diameter)的第二開口，且該第二開口係對應該堆疊結構所暴露出的該導電層之該區域。
- 如請求項5之半導體結構，其中該第二保護層包含具有第三內徑(third diameter)的第三開口，該第三開口小於該第二開口以及小於該第一開口。
- 如請求項5之半導體結構，其中該第二開口與該第一開口的尺寸相等且位置相對應。
- 如請求項1之半導體結構，其中位於該介電層上方的該導電層係為單層或多層的含金屬層(metal-containing layers)。
- 如請求項1之半導體結構，其中該第二保護層係與該第一保護層包含不同材料。
- 如請求項1之半導體結構，其中該第二保護層覆蓋該第一保護層的該內側邊緣及該抗反射塗層的該內側邊緣的厚度係大於等於3µm。
- 一種半導體結構之形成方法，包括： 提供一基底，以及形成一介電層於該基底的上方； 形成一導電層於該介電層的上方； 形成一堆疊結構於該導電層上，且該堆疊結構係暴露出該導電層的頂面的至少一接觸墊區(bonding pad region)，該堆疊結構包括： 一抗反射塗層(anti-reflective coating layer，ARC layer)，位於該導電層的上方； 一第一保護層(first passivation layer)，位於該抗反射塗層的上方；以及 一第二保護層(second passivation layer)，位於該第一保護層的上方，且該第二保護層更延伸至該第一保護層的內側邊緣(inner edge)及該抗反射塗層的內側邊緣，而覆蓋該第一保護層的該內側邊緣及該抗反射塗層的該內側邊緣。
- 如請求項11之半導體結構之形成方法，其中形成該堆疊結構係包括： 形成一抗反射材料層(anti-reflective material layer)於該導電層的上方； 形成一第一保護材料層(first passivation material layer) 於該抗反射材料層上方； 對該第一保護材料層及該抗反射材料層進行第一圖案化製程(first patterning process)，以形成該第一保護層以及該抗反射塗層，並暴露出該導電層的頂面的第一區域(first region)。
- 如請求項12之半導體結構之形成方法，其中該第一保護層的該內側邊緣係與該抗反射塗層的該內側邊緣對齊。
- 如請求項12之半導體結構之形成方法，其中該第一圖案化製程包括： 形成一第一光阻材料層於該第一保護材料層上； 提供第一遮罩於該第一光阻材料層的上方； 以該第一遮罩圖案化該第一光阻材料層，以形成一圖案化第一光阻層； 根據該圖案化第一光阻層對下方的該第一保護材料層及該抗反射材料層進行圖案化製程，以暴露出該第一區域以及形成該第一保護層以及該抗反射塗層；以及 移除該圖案化第一光阻層。
- 如請求項14之半導體結構之形成方法，其中該抗反射塗層包含具有第一內徑(first diameter)的第一開口(first opening)對應於前述該接觸墊區，該第一保護層包含具有第二內徑(second diameter)的第二開口對應於前述該接觸墊區，該第二開口與該第一開口具有相同尺寸，且該第二開口以及該第一開口皆大於前述該接觸墊區。
- 如請求項14之半導體結構之形成方法，其中在形成該第一保護層以及該抗反射塗層之後，形成該堆疊結構更包括： 沉積一第二保護材料層(second passivation material layer)於該第一保護層上方，且該第二保護材料層沿著該第一保護層的該內側邊緣及該抗反射塗層的該內側邊緣沉積並覆蓋該導電層之該頂面的該第一區域；以及 對該第二保護材料層進行第二圖案化製程(second patterning process)，以形成該第二保護層，並暴露出該導電層的該頂面的第二區域(second region)； 其中，該第二區域位於該第一區域內且小於該第一區域，且該第二區域為前述接觸墊區。
- 如請求項16之半導體結構之形成方法，其中該第二圖案化製程包括： 形成一第二光阻材料層於該第二保護材料層上； 提供第二遮罩於該第二光阻材料層的上方； 以該第二遮罩對該第二光阻材料層進行圖案化，以形成一圖案化第二光阻層； 根據該圖案化第二光阻層對下方的該第二保護材料層進行圖案化製程，以暴露出該第二區域以及形成該第二保護層；以及 移除該圖案化第二光阻層。
- 如請求項17之半導體結構之形成方法，其中該抗反射塗層直接接觸該導電層，該第二保護層直接接觸並完全覆蓋該第一保護層的頂面、該第一保護層的該內側邊緣以及該抗反射塗層的該內側邊緣。
- 如請求項11之半導體結構之形成方法，其中該第二保護層覆蓋該第一保護層的該內側邊緣及該抗反射塗層的該內側邊緣的厚度係大於等於3µm。
- 如請求項11之半導體結構之形成方法，其中該第二保護層覆蓋該第一保護層的該內側邊緣及該抗反射塗層的該內側邊緣的厚度係在3µm至8µm的範圍。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW109129254A TWI730884B (zh) | 2020-08-27 | 2020-08-27 | 半導體結構及其形成方法 |
| CN202110493698.5A CN114121851A (zh) | 2020-08-27 | 2021-05-07 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW109129254A TWI730884B (zh) | 2020-08-27 | 2020-08-27 | 半導體結構及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI730884B TWI730884B (zh) | 2021-06-11 |
| TW202209603A true TW202209603A (zh) | 2022-03-01 |
Family
ID=77517531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW109129254A TWI730884B (zh) | 2020-08-27 | 2020-08-27 | 半導體結構及其形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN114121851A (zh) |
| TW (1) | TWI730884B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114720842A (zh) * | 2022-06-08 | 2022-07-08 | 合肥新晶集成电路有限公司 | 失效分析结构的制备方法及失效分析方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8847388B2 (en) * | 2011-10-06 | 2014-09-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump with protection structure |
| US9496221B2 (en) * | 2012-06-25 | 2016-11-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming fuse pad and bond pad of integrated circuit |
| US9505609B2 (en) * | 2015-04-29 | 2016-11-29 | Invensense, Inc. | CMOS-MEMS integrated device with selective bond pad protection |
| EP3576163B1 (en) * | 2018-05-30 | 2021-01-27 | IMEC vzw | Method for in situ surface repassivation in back-contacted solar cells |
-
2020
- 2020-08-27 TW TW109129254A patent/TWI730884B/zh active
-
2021
- 2021-05-07 CN CN202110493698.5A patent/CN114121851A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN114121851A (zh) | 2022-03-01 |
| TWI730884B (zh) | 2021-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI380404B (zh) | ||
| TWI411079B (zh) | 半導體晶粒及形成導電元件之方法 | |
| US7301216B2 (en) | Fuse structure | |
| US20090032945A1 (en) | Solder bump on a semiconductor substrate | |
| US8129835B2 (en) | Package substrate having semiconductor component embedded therein and fabrication method thereof | |
| TWI487044B (zh) | 包含設計用於無鋁銲塊連接的晶粒區域之半導體裝置以及設計用於無鋁線接合之測試結構 | |
| US20090108258A1 (en) | Semiconductor Device And Method for Fabricating The Same | |
| TWI730884B (zh) | 半導體結構及其形成方法 | |
| US10388618B2 (en) | Semiconductor device and method of manufacturing a semiconductor device | |
| US10892163B2 (en) | Semiconductor device with side wall protection film for bond pad and wiring | |
| KR100681676B1 (ko) | 반도체 소자의 패드 형성 방법 | |
| US20210233822A1 (en) | Semiconductor device, pad structure and fabrication method thereof | |
| CN110867389B (zh) | 改善铝焊盘结晶缺陷的方法 | |
| TWI818405B (zh) | 電子裝置及其製備方法 | |
| US20230307378A1 (en) | Semiconductor device and fabrication method thereof | |
| US20220415724A1 (en) | Multiple-level interconnect structure and manufacturing method thereof | |
| US20230343725A1 (en) | Chip package structure | |
| US10910308B2 (en) | Dual thickness fuse structures | |
| KR100236713B1 (ko) | 반도체장치의 범프(Bump) 형성방법 | |
| KR100861369B1 (ko) | 퓨즈를 구비하는 반도체소자의 제조방법 | |
| JPH10178015A (ja) | 半導体集積回路装置およびその製造方法 | |
| KR100691019B1 (ko) | 반도체 소자의 제조방법 | |
| US8772930B2 (en) | Increased surface area electrical contacts for microelectronic packages | |
| KR100835428B1 (ko) | 퓨즈를 갖는 반도체 소자의 제조 방법 | |
| KR970003730B1 (ko) | 반도체 장치 및 그의 제조방법 |