CN114121851A - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN114121851A CN114121851A CN202110493698.5A CN202110493698A CN114121851A CN 114121851 A CN114121851 A CN 114121851A CN 202110493698 A CN202110493698 A CN 202110493698A CN 114121851 A CN114121851 A CN 114121851A
- Authority
- CN
- China
- Prior art keywords
- layer
- protective
- reflective coating
- opening
- semiconductor structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 78
- 238000000034 method Methods 0.000 title claims abstract description 65
- 239000010410 layer Substances 0.000 claims abstract description 264
- 238000002161 passivation Methods 0.000 claims abstract description 59
- 239000006117 anti-reflective coating Substances 0.000 claims abstract description 58
- 239000000463 material Substances 0.000 claims description 78
- 239000011241 protective layer Substances 0.000 claims description 40
- 230000008569 process Effects 0.000 claims description 35
- 229920002120 photoresistant polymer Polymers 0.000 claims description 31
- 230000001681 protective effect Effects 0.000 claims description 31
- 238000000059 patterning Methods 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 239000011248 coating agent Substances 0.000 claims description 15
- 238000000576 coating method Methods 0.000 claims description 15
- 230000003667 anti-reflective effect Effects 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims 1
- 230000007797 corrosion Effects 0.000 abstract description 11
- 238000005260 corrosion Methods 0.000 abstract description 11
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract description 9
- 230000007547 defect Effects 0.000 abstract description 4
- 238000001556 precipitation Methods 0.000 abstract description 4
- 230000008859 change Effects 0.000 abstract description 3
- 239000011247 coating layer Substances 0.000 abstract 1
- 238000012360 testing method Methods 0.000 description 19
- 239000010936 titanium Substances 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- 238000000231 atomic layer deposition Methods 0.000 description 6
- 238000005240 physical vapour deposition Methods 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 239000002355 dual-layer Substances 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- RYZCLUQMCYZBJQ-UHFFFAOYSA-H lead(2+);dicarbonate;dihydroxide Chemical compound [OH-].[OH-].[Pb+2].[Pb+2].[Pb+2].[O-]C([O-])=O.[O-]C([O-])=O RYZCLUQMCYZBJQ-UHFFFAOYSA-H 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- -1 silicon carbide nitride Chemical class 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000002845 discoloration Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
- H01L23/49894—Materials of the insulating layers or coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/564—Details not otherwise provided for, e.g. protection against moisture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种半导体结构及其形成方法，此半导体结构包括一基底、位于前述基底上方的一介电层、以及位于介电层上方的一导电层。一些实施例的半导体结构亦包括位于前述导电层上的一堆叠结构，且前述堆叠结构暴露出前述导电层的顶面的至少一区域。一些实施例的半导体结构中，前述堆叠结构包括位于前述导电层上方的一抗反射涂层、位于前述抗反射涂层的上方的一第一保护层、以及位于前述第一保护层的上方的一第二保护层，其中前述第二保护层更覆盖前述第一保护层的内侧边缘及前述抗反射涂层的内侧边缘。本发明解决了传统半导体结构中因抗反射涂层受水气腐蚀而变色、析出使整体结构产生的缺陷的问题，可提升制得半导体结构的电性表现以及可靠度。
Description
技术领域
本发明有关于一种半导体结构及其形成方法，且特别有关于一种接触垫具有双重保护层的半导体结构及其形成方法。
背景技术
在半导体结构的制造和封装过程中，半导体元件上方的金属层(例如最上层的金属层)包含多个裸露的区域以做为接触垫(bonding pads)。通过接触垫可将封装的半导体元件电连接至一外部电路。再者，一般在金属层上方还形成有抗反射涂层(anti-reflective coating layer)，当金属层上方的光刻胶以光学光刻工艺进行图案化时，抗反射涂层可以减少来自金属层表面的反射光线。然而，存储和使用半导体结构的环境中存在着水气，水气可能通过裸露的这些接触垫而进入封装件，进而对于金属层及/或金属层上的抗反射涂层产生腐蚀，而影响制得半导体结构的电性表现以及可靠度(reliability)。
再者，随着集成电路(IC)不断的快速发展，为了符合消费者对于小型化电子装置的需求，装置中的半导体元件的尺寸下降，集成度(integration degree)也随之增加。半导体元件的尺寸下降，各材料层的厚度以及各部件之间的距离亦随之缩小，若是半导体元件的阻挡水气的能力不佳，在半导体元件使用之前(例如贩售之前的存储状态)和使用一段时间之后，水气进入半导体元件中所造成的腐蚀将更剧烈的影响半导体元件的电性表现与可靠度。
虽然现存的半导体结构及其形成方法可以应付它们原先预定的用途，但目前它们在结构和制法上仍有需要克服的问题。如何改良半导体结构，以避免上述情形的发生，且改良的半导体结构亦适合包含具有不同电子特性元件的电子装置的制作，对于相关业者而言实为一重要议题。
发明内容
本发明的一些实施例揭示一种半导体结构，包括一基底、位于前述基底上方的一介电层、以及位于介电层上方的一导电层。一些实施例的半导体结构亦包括位于前述导电层上的一堆叠结构，且前述堆叠结构暴露出前述导电层的顶面的至少一区域。一些实施例的半导体结构中，前述堆叠结构包括位于前述导电层上方的一抗反射涂层(anti-reflective coating layer，ARC layer)、位于前述抗反射涂层的上方的一第一保护层(first passivation layer)、以及位于前述第一保护层的上方的一第二保护层(secondpassivation layer)，其中前述第二保护层更延伸至前述第一保护层的内侧边缘(inneredge)及前述抗反射涂层的内侧边缘，并覆盖前述第一保护层的前述内侧边缘及前述抗反射涂层的前述内侧边缘。
本发明的一些实施例揭示一种半导体结构的形成方法，包括提供一基底，以及形成一介电层于前述基底的上方。一些实施例中，半导体结构的形成方法亦包括形成一导电层于前述介电层的上方，以及形成一堆叠结构于前述导电层上，且前述堆叠结构暴露出前述导电层的顶面的至少一接触垫区(bonding pad region)。根据本揭露的一些实施例，前述堆叠结构包括位于前述导电层上方的一抗反射涂层(ARC layer)、位于前述抗反射涂层上方的一第一保护层(first passivation layer)、以及位于前述第一保护层的上方的一第二保护层(second passivation layer)，其中前述第二保护层更延伸至前述第一保护层的内侧边缘(inner edge)及前述抗反射涂层的内侧边缘，并覆盖前述第一保护层的前述内侧边缘及前述抗反射涂层的前述内侧边缘。
本发明提出的半导体结构和形成方法具有许多优点，可借由形成双层的保护层，解决了传统半导体结构中因抗反射涂层受水气腐蚀而变色、析出使整体结构产生的缺陷的问题，进而大幅提升制得半导体结构的电性表现以及可靠度。再者，本发明的实施例所提出的半导体结构的形成方法，可以简单地完成半导体结构的制作，而且可以与现有工艺相容，并不会提升工艺复杂度或/及大幅增加生产成本，但又可明显提高制得半导体结构的电性表现以及可靠度。因此，本揭露实施例提出的半导体结构和形成方法极具应用价值。
附图说明
图1为根据本揭露的一些实施例的半导体结构中的一个接触垫区的上视图。
图2A、图2B、图2C、图2D、图2E、图2F、图2G是根据本揭露的一些实施例，显示形成如图1所示的半导体结构的各个中间阶段的剖面示意图。其中，图2A-图2G对应于图1的剖面线C-C所绘制。
图3为根据本揭露的一些实施例的一种半导体结构的剖面示意图。
附图标记:
20:基底
21:晶体管
22:介电层
24:导电层
24a:导电层的顶面
241:第一导电层
242:第二导电层
243:第三导电层
26:抗反射涂层
260:抗反射材料层
26P:第一开口
26a:抗反射涂层的顶面
27:第一保护层
270:第一保护材料层
27P:第二开口
27a:第一保护层的顶面
28:第二保护层
280:第二保护材料层
28P:第三开口
26EI、27EI、28EI:内侧边缘
29:堆叠结构
31:图案化第一光刻胶层
311:第一光刻胶材料层
331:第一遮罩
32:图案化第二光刻胶层
332:第二遮罩
D1:第一内径
D2:第二内径
D3:第三内径
RB:接触垫区
R1:第一区域
R2:第二区域
t1,t2:厚度
G:栅极
GD:栅极介电层
S:源极
D:漏极
具体实施方式
以下揭露提供了许多的实施例或范例，用于实施所提供的半导体结构的不同元件。各元件和其配置的具体范例描述如下，以简化本发明实施例的说明。当然，这些仅仅是范例，并非用以限定本发明实施例。举例而言，叙述中若提及第一元件形成在第二元件之上，可能包含第一和第二元件直接接触的实施例，也可能包含额外的元件形成在第一和第二元件之间，使得它们不直接接触的实施例。此外，本发明实施例可能在不同的范例中重复参考数字及/或字母。如此重复是为了简明和清楚，而非用以表示所讨论的不同实施例之间的关系。
再者，在以下叙述中可使用空间上相关措辞，例如“在……之下”、“在……下方”、“下方的”、“在……上方”、“上方的”和其他类似的用语，以简化一元件或部件与其他元件或其他部件之间如图所示的关系的陈述。此空间相关措辞除了包含图式所描绘的方向，还包含装置在使用或操作中的不同方位。装置可以朝其他方向定位(旋转90度或在其他方向)，且在此使用的空间相关描述可依此相应地解读。
以下描述实施例的一些变化。在不同图式和说明的实施例中，相似的元件符号被用来标明相似的元件。可以理解的是，在方法的前、中、后可以提供额外的步骤，且一些叙述的步骤可为了该方法的其他实施例被取代或删除。
本揭露内容的实施例提供了半导体结构及其形成方法。一些实施例中，借由形成双层的保护层以完全包覆金属层上方的抗反射涂层，可有效防止水气自金属层的接触垫区进入半导体结构中而造成抗反射涂层的腐蚀，进而提升制得半导体结构的电性表现以及可靠度(reliability)。
本揭露的半导体结构并不特别限制可应用的元件类型。在基底上形成的一个或多个集成电路元件(IC devices)可包含不同型态的半导体元件，包含平面式元件(planardevice)和非平面式元件(non-planar device)。因此，平面式结构或是三维式结构(three-dimensionalstructure)的元件，例如金属氧化物半导体场效应晶体管，(MOSFET)，都可设置于本揭露一些实施例的基底中，而上方金属层的接触垫区(bonding pad region)可与前述元件完成电连接。
图1是根据本揭露的一些实施例的半导体结构中的一个接触垫区的上视图。在一些实施例中，于基底上完成半导体元件的制作，并且于后续堆叠绝缘层和导电层(例如金属层)之后，暴露出导电层的顶面的部分区域，以作为接触垫区(bonding pad region)RB，如图1所示。根据本揭露的一些实施例，利用双层的保护层设置于金属层的上方，如图1中示出的位于上方的保护层(即以下实施例提出的第二保护层28)的内侧边缘28EI以及位于下方的保护层(即以下实施例提出的第一保护层27)的内侧边缘27EI，以达到防止水气腐蚀的效果，进而增进半导体结构的电性表现与可靠度。
值得注意的是，图1中仅示出一个六角形的接触垫区RB，但此仅为其中一示例，应用的半导体结构中可包含多个接触垫区RB，且实施例的接触垫区RB的俯视形状和排列方式并不特别限制，而是依实际应用的需求做相应的变化和调整。
图2A-图2G是根据本揭露的一些实施例，显示形成如图1所示的半导体结构的各个中间阶段的剖面示意图。图2A-图2G例如是对应于图1的剖面线C-C所绘制的工艺各阶段的剖面示意图。再者，为简化图式以利清楚说明，图2A-图2G是绘制关于一半导体结构中，根据本揭露的一些实施例的一个接触垫区的形成双层保护层的制造方法。
请参照图2A，提供一基底20。基底20上可形成有一或多个集成电路元件(未示出)，前述集成电路元件例如包含晶体管，并以一介电层22覆盖前述集成电路元件。为简化图式以利清楚说明，图2A-图2G中仅示出基底20与基底20上的介电层22。在一些实施例中，基底20的材料可包含硅、砷化镓、氮化镓、硅化锗、绝缘层上覆硅、其他合适的材料或前述的组合。
接着，在一些实施例中，于介电层22的上方形成导电层24，导电层24可以是单层或多层的导电结构，且可以是包含金属的材料层(metal-containing layers)。为简化图式以利清楚说明，图2A-图2G中仅示出单层的导电层24，但本揭露并不以此为限制。一些实施例中，导电层24包含铝(aluminum，Al)、铜(copper，Cu)、钛(titanium，Ti)、氮化钛(titaniumnitride，TiN)、前述材料的组合、或其他类似材料。
然后，于导电层24的上方形成一抗反射材料层(anti-reflective materiallayer)260。一些实施例中，抗反射材料层260包含钛(Ti)、氮化钛(titanium nitride，TiN)、氮化钽(tantalum nitride，TaN)、钨钛(titanium tungsten，TiW)、前述材料的组合、或其他类似材料。于一些实施例中，抗反射材料层260可由原子层沉积(atomic layerdeposition，ALD)、化学气相沉积(chemical vapor deposition，CVD)、物理气相沉积(physical vapor deposition，PVD)、溅射、或类似工艺形成。
之后，于抗反射材料层260上方形成第一保护材料层(first passivationmaterial layer)270，并且对第一保护材料层270及抗反射材料层260进行第一图案化工艺(first patterning process)，以定义出第一保护层以及抗反射涂层。第一图案化工艺例如是光学光刻工艺。
在一些实施例中，第一保护材料层270的材料例如是氧化硅、氮化硅、氮氧化硅、氮碳化硅、其他保护材料、或前述材料的组合。在一示例中，第一保护材料层270包含氧化硅，但本揭露并不以此为限。再者，第一保护材料层270可借由化学气相沉积(CVD)工艺、物理气相沉积(PVD)工艺、原子层沉积(ALD)工艺、高密度电浆化学气相沉积(HDPCVD)工艺、或前述工艺的组合而形成。
如图2A所示，在一些实施例中，于抗反射材料层260上方形成第一保护材料层270之后，于第一保护材料层270上形成第一光刻胶材料层311，以及提供第一遮罩331于第一光刻胶材料层311的上方。
请参照图2B，接着，在一些实施例中，通过第一遮罩331对第一光刻胶材料层311(图2A)进行图案化，例如曝光和显影工艺，以将第一遮罩331的图案转移至第一光刻胶材料层311，而形成图案化第一光刻胶层31。
请参照图2C，接着，根据图案化第一光刻胶层31对下方的第一保护材料层270及抗反射材料层260进行图案化工艺，以形成第一保护层27以及抗反射涂层26，并暴露出导电层24的顶面24a的第一区域(first region)R1。在一些实施例中，例如是在同一道工艺中，根据第一保护材料层270及抗反射材料层260的材料选用适当的刻蚀气体而进行图案化工艺。
请参照图2D，之后，例如实施一灰化工艺(ashing process)，以移除图案化第一光刻胶层31。
如图2D所示，在一些实施例中，在进行如图2C所示的图案化工艺之后，第一保护层27的内侧边缘27EI与抗反射涂层26的内侧边缘26EI大致上对齐(或共平面)。如图2D所示，此抗反射涂层26包含具有第一内径(first diameter)D1的第一开口(first opening)26P，第一保护层27包含具有第二内径(second diameter)D2的第二开口(second opening)27P。且抗反射涂层26的第一开口26P与第一保护层27的第二开口27P的位置相应于后续形成的接触垫区。在此示例中，第二开口27P与第一开口26P具有相同尺寸(/面积)，且皆大于后续形成的接触垫区的开口尺寸(/面积)。
请参照图2E，接着，在一些实施例中，顺应性的沉积一第二保护材料层(secondpassivation material layer)280于第一保护层27上，且此第二保护材料层280沿着第一保护层27的内侧边缘27EI以及抗反射涂层26的内侧边缘26EI沉积，并覆盖导电层24的顶面24a所暴露出的第一区域R1。
在一些实施例中，第二保护材料层280的材料例如是氧化硅、氮化硅、氮氧化硅、氮碳化硅、其他保护材料、或前述材料的组合。第二保护材料层280可借由化学气相沉积(CVD)工艺、物理气相沉积(PVD)工艺、原子层沉积(ALD)工艺、高密度电浆化学气相沉积(HDPCVD)工艺、或前述工艺的组合而形成。
再者，相较于第一保护材料层270，可以选择具有更高的阻挡水气能力的材料以形成第二保护材料层280。在一示例中，第二保护材料层280例如包含氮化硅，第一保护材料层270例如包含氧化硅，但本揭露并不限制于此。
之后，对第二保护材料层280进行第二图案化工艺(second patterningprocess)，以形成第二保护层，并形成本揭露一些实施例的半导体结构的一接触垫区。
请参照图2F，在一些实施例中，于第二保护材料层280的上方形成一图案化第二光刻胶层32。形成方法例如是，先在第二保护材料层280上形成第二光刻胶材料层(未示出)，并提供第二遮罩332于第二光刻胶材料层的上方，之后以第二遮罩332对第二光刻胶材料层进行图案化，而形成此图案化第二光刻胶层32。为简化图式，图2F仅示出第二保护材料层280上方的图案化第二光刻胶层32及第二遮罩332。再者，于一些实施例中，第一遮罩331的图案可不同于第二遮罩332的图案。
请参照图2G，接着，在一些实施例中，对第二保护材料层进行第二图案化工艺(second patterning process)，以形成第二保护层28，并暴露出导电层24的顶面24a的第二区域(second region)R2。一些实施例中，第二区域R2位于前述第一区域R1内并与第一区域R1重叠，且第二区域R2的面积小于第一区域R1。而此处形成的第二区域R2即为图1所示的本揭露一些实施例的半导体结构的一接触垫区RB。之后，例如实施一灰化工艺(ashingprocess)，以移除图案化第二光刻胶层32。
如图2G所示，根据一些实施例，进行前述的第二图案化工艺之后，第二保护层28包含具有第三内径(third diameter)D3的第三开口28P。且此第三开口28P小于第一保护层27的第二开口27P，也小于抗反射涂层26的第一开口26P。再者，在一些实施例中，第二保护层28、第一保护层27及抗反射涂层26可形成一堆叠结构29，此堆叠结构29可暴露出导电层24的顶面24a的接触垫区，而此处形成的第三开口28P即为堆叠结构29所暴露出的导电层24的顶面24a的接触垫区RB。
一般来说，在半导体元件完成制作和封装后，需进行一系列的元件可靠度测试(reliability tests)，例如高/低温操作寿命测试(high/low temperature operatinglife)、高温度高湿度测试等等多种相关测试，以模拟半导体元件于使用前(例如储存)和使用后在一定湿度和温度条件下的可靠度。
以加速式温湿度及偏压测试(Temperature Humidity Bias Test，THB)为例，其目的是评估元件产品在高温、高湿、偏压条件下对湿气的抵抗能力，加速其失效进程；其测试条件举例来说是在温度85℃和相对湿度85％的条件下，施加偏压1.1VCC，进行例如168小时、5000小时、1000小时的测试，以评价试样抵抗水气长期渗透的能力。
以高压加速温湿度及偏压测试(Highly Accelerated Stress Test，HAST)为例，其目的是评估元件产品在偏压下高温、高湿、高气压条件下对湿度的抵抗能力，加速其失效进程；举例来说，其测试条件是在温度130℃、相对湿度85％和气压2.3atm的条件下，施加偏压1.1VCC，进行例如两次个别96小时，加总共192小时的HAST测试。相较于THB测试，HAST测试是在于100℃以上且是在高密度的水蒸气高压环境中进行的试验，HAST利用试验槽内的水蒸气压力远远高于试样内部的水蒸气分压的特点，可加速水分侵入试样内部，以进行元件的封装密封性的评价。
如图2G所示的金属层24上方的抗反射涂层26，若受到水气侵入则容易被腐蚀，而可能在元件使用一段时间后材料变质及扩散至原形成位置之外。以氮化钛层作为抗反射涂层26为例，氮化钛在水气的侵扰之下，可能产生氮氧化钛(银色或银白色固体)。化学反应式如下。
2TiN(S)+4H2O(g)→2TiONX(S)+2NH3(g)+H2(g)
若以电子显微镜进行细部检视，可以观察到析出而扩散开来的银色或银白色的氮氧化钛。
请同时参照图1和图2G。根据一些实施例，堆叠结构29中的抗反射涂层26直接接触导电层24，第一保护层27设置于抗反射涂层26上并直接接触抗反射涂层26的顶面26a。再者，第二保护层28直接接触并完全覆盖第一保护层27的顶面27a、第一保护层27的内侧边缘27EI以及抗反射涂层26的内侧边缘26EI。根据本揭露的一些实施例，借由形成双层的保护层，包括第一保护层27和第二保护层28，且第二保护层28更包覆第一保护层27以及抗反射涂层26的侧壁，可以有效防止水气自第二区域R2/接触垫区RB渗透进入抗反射涂层26而造成腐蚀，解决了传统半导体结构中因抗反射涂层26受水气腐蚀而变色、析出使整体结构产生的缺陷的问题。根据实际检验测试，根据本揭露一些实施例的半导体结构可以通过多项高温高湿度测试，包括上述的加速式温湿度及偏压测试(THB)以及高压加速温湿度及偏压测试(HAST)。
在一些实施例中，第二保护层28可以与第一保护层27包含不同材料。例如，相较于第一保护层27，第二保护层28可包含具有更高的阻挡水气能力的材料。但本揭露并不限制于此。第二保护层28也可以与第一保护层27包含相同材料，例如都选用具有良好阻挡水气能力的相同材料进行保护层的制作。
再者，如图2G所示，上述第二保护层28覆盖第一保护层27的顶面27a的厚度为t1，第二保护层28覆盖第一保护层27的内侧边缘27EI以及抗反射涂层26的内侧边缘26EI的厚度为t2。于一些实施例中，厚度t2可以小于、或者大致上等于厚度t1，本揭露对此并不多做限制。第二保护层28覆盖第一保护层27及抗反射涂层26的厚度越厚，越可阻挡水气进入而腐蚀抗反射涂层26，厚度t2以不影响接触垫区RB所需的接触面积以及其他部件的设置为主。在一些实施例中，第二保护层28覆盖第一保护层27的内侧边缘27EI以及抗反射涂层26的内侧边缘26EI的厚度t2大于等于约3μm。在一些其他实施例中，此厚度t2大于等于约5μm。在一些其他实施例中，此厚度t2在约3μm～约8μm的范围。值得注意的是，前述厚度数值及/或范围仅为一部份示例的态样，本揭露并不仅限于前述数值及/或范围。
再者，本揭露的实施例的半导体结构亦可根据实际设计的条件需求而稍做修饰或变化。图3为根据本揭露的一些实施例的一种半导体结构的剖面示意图。图3与图2G中相同或类似的元件沿用相同或类似的标号，且为了简化说明，关于相同或类似于前述图示的部件及其形成工艺步骤，在此不再详述。
如图3所示，一些实施例中，在基底20上形成一晶体管21，且介电层22覆盖晶体管21。在此示例中，晶体管21例如包括了栅极G、位于栅极G与基底20之间的栅极介电层GD、形成于基底20中且分别位于栅极G两侧的源极S和漏极D。当然，图3中所绘示的晶体管21仅为其中一种示例，其他结构型态或/及更多数量的集成电路元件亦可应用于实施例的半导体结构中，本揭露对此并不多做限制。
再者，于介电层22的上方形成导电层24。在此示例中，导电层24包括多层导电结构，例如包括位于介电层22上方的第一导电层241、位于第一导电层241上方的第二导电层242、以及位于第二导电层242上方的第三导电层243。第一导电层241、第二导电层242以及第三导电层243包含铝(aluminum，Al)、铜(copper，Cu)、钛(titanium，Ti)、氮化钛(titanium nitride，TiN)、前述材料的组合、或其他类似材料。
如图3所示的半导体结构中，更包括如前述的堆叠结构29形成于第三导电层243上，且此堆叠结构29可暴露出导电层24的顶面24a的接触垫区。一些实施例中，堆叠结构29自上到下依序包含第二保护层28、第一保护层27以及抗反射涂层26。其中，抗反射涂层26包含具有第一内径D1的第一开口26P，第一保护层27包含具有第二内径D2的第二开口27P，第二保护层28包含具有第三内径D3的第三开口28P。如图3所示，第二开口27P与第一开口26P具有大致相同的尺寸，而第三开口28P则小于第一保护层27的第二开口27P以及小于抗反射涂层26的第一开口26P。第三开口28P所暴露出的第三导电层243的顶面的区域R2即为本揭露一些实施例的半导体结构的一接触垫区(如图1所示的接触垫区RB)。再者，上述导电层24可电连接至晶体管21，而堆叠结构29所暴露出的导电层24(/第三导电层243)的顶面的接触垫区作为半导体结构的焊垫(bonding pad)而可与一导线(未示出)连接。
根据上述，根据本揭露一些实施例提出的半导体结构和形成方法具有许多优点。借由形成双层的保护层，例如包括上述的第一保护层27和第二保护层28，且第二保护层28更完全包覆第一保护层27及抗反射涂层26的侧壁，如图2G、图3所示的第二保护层28完全覆盖第一保护层27的内侧边缘27EI以及抗反射涂层26的内侧边缘26EI，以有效防止水气自第二区域R2/接触垫区RB渗透进入抗反射涂层26而造成抗反射涂层26的腐蚀，解决了传统半导体结构中因抗反射涂层26受水气腐蚀而变色、析出使整体结构产生的缺陷的问题，进而大幅提升制得半导体结构的电性表现以及可靠度。再者，本揭露的实施例所提出的半导体结构的形成方法，可以简单地完成半导体结构的制作，而且可以与现有工艺相容，并不会提升工艺复杂度或/及大幅增加生产成本，但又可明显提高制得半导体结构的电性表现以及可靠度。因此，本揭露实施例提出的半导体结构和形成方法极具应用价值。
虽然本发明已以数个较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中技术人员在不脱离本发明的精神和范围内，当可作任意的更动与润饰，因此本发明的保护范围当视权利要求所界定者为准。
Claims (20)
1.一种半导体结构，其特征在于，包括：
一介电层，位于一基底的上方；
一导电层，位于该介电层的上方；
一堆叠结构，位于该导电层上且暴露出该导电层的顶面的至少一区域，该堆叠结构包括：
一抗反射涂层，位于该导电层的上方；
一第一保护层，位于该抗反射涂层的上方；以及
一第二保护层，位于该第一保护层的上方，且该第二保护层更覆盖该第一保护层的内侧边缘及该抗反射涂层的内侧边缘。
2.如权利要求1所述的半导体结构，其特征在于，该第一保护层的该内侧边缘与该抗反射涂层的该内侧边缘共平面。
3.如权利要求1所述的半导体结构，其特征在于，该抗反射涂层直接接触该导电层，该第二保护层直接接触并完全覆盖该第一保护层的顶面、该第一保护层的该内侧边缘以及该抗反射涂层的该内侧边缘。
4.如权利要求1所述的半导体结构，其特征在于，该抗反射涂层包含具有第一内径的第一开口，且该第一开口对应该堆叠结构所暴露出的该导电层的该区域。
5.如权利要求4所述的半导体结构，其特征在于，该第一保护层包含具有第二内径的第二开口，且该第二开口对应该堆叠结构所暴露出的该导电层的该区域。
6.如权利要求5所述的半导体结构，其特征在于，该第二保护层包含具有第三内径的第三开口，该第三开口小于该第二开口以及小于该第一开口。
7.如权利要求5所述的半导体结构，其特征在于，该第二开口与该第一开口的尺寸相等且位置相对应。
8.如权利要求1所述的半导体结构，其特征在于，位于该介电层上方的该导电层为单层或多层的含金属层。
9.如权利要求1所述的半导体结构，其特征在于，该第二保护层与该第一保护层包含不同材料。
10.如权利要求1所述的半导体结构，其特征在于，该第二保护层覆盖该第一保护层的该内侧边缘及该抗反射涂层的该内侧边缘的厚度大于等于3μm。
11.一种半导体结构的形成方法，其特征在于，包括：
提供一基底，以及形成一介电层于该基底的上方；
形成一导电层于该介电层的上方；
形成一堆叠结构于该导电层上，且该堆叠结构暴露出该导电层的顶面的至少一接触垫区，该堆叠结构包括：
一抗反射涂层，位于该导电层的上方；
一第一保护层，位于该抗反射涂层的上方；以及
一第二保护层，位于该第一保护层的上方，且该第二保护层更延伸至该第一保护层的内侧边缘及该抗反射涂层的内侧边缘，而覆盖该第一保护层的该内侧边缘及该抗反射涂层的该内侧边缘。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，形成该堆叠结构包括：
形成一抗反射材料层于该导电层的上方；
形成一第一保护材料层于该抗反射材料层上方；
对该第一保护材料层及该抗反射材料层进行第一图案化工艺，以形成该第一保护层以及该抗反射涂层，并暴露出该导电层的顶面的第一区域。
13.如权利要求12所述的半导体结构的形成方法，其特征在于，该第一保护层的该内侧边缘与该抗反射涂层的该内侧边缘对齐。
14.如权利要求12所述的半导体结构的形成方法，其特征在于，该第一图案化工艺包括：
形成一第一光刻胶材料层于该第一保护材料层上；
提供第一遮罩于该第一光刻胶材料层的上方；
以该第一遮罩图案化该第一光刻胶材料层，以形成一图案化第一光刻胶层；
根据该图案化第一光刻胶层对下方的该第一保护材料层及该抗反射材料层进行图案化工艺，以暴露出该第一区域以及形成该第一保护层以及该抗反射涂层；以及
移除该图案化第一光刻胶层。
15.如权利要求14所述的半导体结构的形成方法，其特征在于，该抗反射涂层包含具有第一内径的第一开口对应于该接触垫区，该第一保护层包含具有第二内径的第二开口对应于该接触垫区，该第二开口与该第一开口具有相同尺寸，且该第二开口以及该第一开口皆大于该接触垫区。
16.如权利要求14所述的半导体结构的形成方法，其特征在于，在形成该第一保护层以及该抗反射涂层之后，形成该堆叠结构更包括：
沉积一第二保护材料层于该第一保护层上方，且该第二保护材料层沿着该第一保护层的该内侧边缘及该抗反射涂层的该内侧边缘沉积并覆盖该导电层的该顶面的该第一区域；以及
对该第二保护材料层进行第二图案化工艺，以形成该第二保护层，并暴露出该导电层的该顶面的第二区域；
其中，该第二区域位于该第一区域内且小于该第一区域，且该第二区域为前述接触垫区。
17.如权利要求16所述的半导体结构的形成方法，其特征在于，该第二图案化工艺包括：
形成一第二光刻胶材料层于该第二保护材料层上；
提供第二遮罩于该第二光刻胶材料层的上方；
以该第二遮罩对该第二光刻胶材料层进行图案化，以形成一图案化第二光刻胶层；
根据该图案化第二光刻胶层对下方的该第二保护材料层进行图案化工艺，以暴露出该第二区域以及形成该第二保护层；以及
移除该图案化第二光刻胶层。
18.如权利要求17所述的半导体结构的形成方法，其特征在于，该抗反射涂层直接接触该导电层，该第二保护层直接接触并完全覆盖该第一保护层的顶面、该第一保护层的该内侧边缘以及该抗反射涂层的该内侧边缘。
19.如权利要求11所述的半导体结构的形成方法，其特征在于，该第二保护层覆盖该第一保护层的该内侧边缘及该抗反射涂层的该内侧边缘的厚度大于等于3μm。
20.如权利要求11所述的半导体结构的形成方法，其特征在于，该第二保护层覆盖该第一保护层的该内侧边缘及该抗反射涂层的该内侧边缘的厚度在3μm至8μm的范围。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW109129254 | 2020-08-27 | ||
| TW109129254A TWI730884B (zh) | 2020-08-27 | 2020-08-27 | 半導體結構及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114121851A true CN114121851A (zh) | 2022-03-01 |
Family
ID=77517531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110493698.5A Pending CN114121851A (zh) | 2020-08-27 | 2021-05-07 | 半导体结构及其形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN114121851A (zh) |
| TW (1) | TWI730884B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114720842A (zh) * | 2022-06-08 | 2022-07-08 | 合肥新晶集成电路有限公司 | 失效分析结构的制备方法及失效分析方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8847388B2 (en) * | 2011-10-06 | 2014-09-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump with protection structure |
| US9496221B2 (en) * | 2012-06-25 | 2016-11-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming fuse pad and bond pad of integrated circuit |
| US9505609B2 (en) * | 2015-04-29 | 2016-11-29 | Invensense, Inc. | CMOS-MEMS integrated device with selective bond pad protection |
| EP3576163B1 (en) * | 2018-05-30 | 2021-01-27 | IMEC vzw | Method for in situ surface repassivation in back-contacted solar cells |
-
2020
- 2020-08-27 TW TW109129254A patent/TWI730884B/zh active
-
2021
- 2021-05-07 CN CN202110493698.5A patent/CN114121851A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114720842A (zh) * | 2022-06-08 | 2022-07-08 | 合肥新晶集成电路有限公司 | 失效分析结构的制备方法及失效分析方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI730884B (zh) | 2021-06-11 |
| TW202209603A (zh) | 2022-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9960111B2 (en) | Mechanisms for forming metal-insulator-metal (MIM) capacitor structure | |
| US10283700B2 (en) | Semiconductor memory structure with magnetic tunnel junction (MTJ) cell | |
| US7301216B2 (en) | Fuse structure | |
| US9559058B2 (en) | Semiconductor device and method for manufacturing the same | |
| US20040150070A1 (en) | Semiconductor device and method for manufacturing the same | |
| US10276634B2 (en) | Semiconductor memory structure with magnetic tunnel junction (MTJ) cell | |
| CN103915374A (zh) | 钝化后互连结构及其形成方法 | |
| US8637402B2 (en) | Conductive line structure and the method of forming the same | |
| US10199297B2 (en) | Semiconductor structure and fabrication method thereof | |
| TW201933545A (zh) | 在包括ｃｍｏｓ基電晶體之積體電路產品上防護嵌入式ｍｒａｍ陣列的方法 | |
| JP2019012738A (ja) | 半導体装置およびその製造方法 | |
| CN114121851A (zh) | 半导体结构及其形成方法 | |
| US10388618B2 (en) | Semiconductor device and method of manufacturing a semiconductor device | |
| US20080111244A1 (en) | Copper-metallized integrated circuits having an overcoat for protecting bondable metal contacts and improving mold compound adhesion | |
| US7323409B2 (en) | Method for forming a void free via | |
| US20110284917A1 (en) | Compound semiconductor device and method for manufacturing compound semiconductor device | |
| JP2012119444A (ja) | 半導体装置 | |
| CN107346743A (zh) | 半导体结构及其制造方法 | |
| TWI834048B (zh) | 半導體結構及其製造方法 | |
| JPH10178015A (ja) | 半導体集積回路装置およびその製造方法 | |
| US20180269171A1 (en) | Semiconductor device and method of manufacturing a semiconductor device | |
| KR100861369B1 (ko) | 퓨즈를 구비하는 반도체소자의 제조방법 | |
| JP2023152318A (ja) | 半導体装置およびその製造方法 | |
| KR20080047666A (ko) | 퓨즈를 갖는 반도체 소자의 제조 방법 | |
| KR20080046868A (ko) | 퓨즈를 갖는 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |