CN113948387A - 一种半导体器件的制造方法 - Google Patents

一种半导体器件的制造方法 Download PDF

Info

Publication number
CN113948387A
CN113948387A CN202111075633.5A CN202111075633A CN113948387A CN 113948387 A CN113948387 A CN 113948387A CN 202111075633 A CN202111075633 A CN 202111075633A CN 113948387 A CN113948387 A CN 113948387A
Authority
CN
China
Prior art keywords
layer
target
filling material
target area
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111075633.5A
Other languages
English (en)
Inventor
魏禹农
方超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202111075633.5A priority Critical patent/CN113948387A/zh
Publication of CN113948387A publication Critical patent/CN113948387A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Abstract

本申请实施例提供一种半导体器件的制造方法，所述方法包括：提供半导体结构，半导体结构包括多个第一目标区域和至少一个第二目标区域，多个第一目标区域由至少一个第二目标区域划分，第一目标区域的上表面高于第二目标区域的上表面；在半导体结构上形成填充材料层；对填充材料层进行平坦化处理；在半导体结构上形成图案化的光刻胶层，并通过图案化的光刻胶层对第一目标区域进行刻蚀。上述方法中，对填充材料层进行平坦化处理，在利用填充材料将第二目标区域填充的基础上，使得第一目标区域的上表面与第二目标区域的上表面平齐，减少因第一目标区域与第二目标区域之间的高度差对后续工艺造成的不良影响，以提高半导体制造工艺的稳定性。

Description

一种半导体器件的制造方法
技术领域
本申请涉及半导体技术领域，尤其涉及一种半导体器件的制造方法。
背景技术
随着电子行业的高速发展，越来越需要高性能低成本的半导体器件。三维(3Dimension，3D)存储器作为一种典型的垂直沟道式存储器，由于其能够显著地增加存储器的集成度而得到了广泛的应用。三维存储器通常包括衬底以及位于衬底上的堆叠结构。然而，随着堆叠结构的堆叠层数(tier)越来越多，制造工艺上的难度也越来越大。
发明内容
有鉴于此，本申请为解决现有技术中存在的至少一个技术问题而提供一种半导体器件的制造方法。
为达到上述目的，本申请的技术方案是这样实现的：
本申请实施例提供一种半导体器件的制造方法，所述方法包括：
提供半导体结构，所述半导体结构包括多个第一目标区域和至少一个第二目标区域，多个所述第一目标区域由所述至少一个第二目标区域划分，所述第一目标区域的上表面高于所述第二目标区域的上表面；
在所述半导体结构上形成填充材料层；
对所述填充材料层进行平坦化处理；
在所述半导体结构上形成图案化的光刻胶层，并通过所述图案化的光刻胶层对所述第一目标区域进行刻蚀。
根据本申请的一种实施方式，所述对所述填充材料层进行平坦化处理，包括：
对所述填充材料层进行平坦化处理，以使所述填充材料层的上表面与所述第一目标区域的上表面齐平，并暴露出所述第一目标区域的上表面。
根据本申请的一种实施方式，所述对所述填充材料层进行平坦化处理，包括：
对所述填充材料层进行平坦化处理，平坦化处理后的所述填充材料层覆盖所述第一目标区域和所述第二目标区域。
根据本申请的一种实施方式，所述填充材料层的材料与所述图案化的光刻胶层的材料相同。
根据本申请的一种实施方式，所述第一目标区域为芯片区，所述第二目标区域为切割槽。
根据本申请的一种实施方式，所述半导体结构还包括位于所述第二目标区域内的光刻对准标记；所述在所述半导体结构上形成图案化的光刻胶层，包括：
在所述半导体结构上形成光刻胶层；
使用检测光源照射所述光刻对准标记，获取所述光刻对准标记对应的标记信号，将所述标记信号转换为电学信号，通过所述电学信号以获取所述光刻对准标记的位置信息；
对所述光刻胶层进行曝光以及显影，以形成所述图案化的光刻胶层。
根据本申请的一种实施方式，所述半导体结构还包括位于所述第二目标区域内的光刻对准标记；所述通过所述图案化的光刻胶层对所述第一目标区域进行刻蚀之后，所述方法还包括：
去除所述图案化的光刻胶层和所述填充材料层，以暴露出所述光刻对准标记。
根据本申请的一种实施方式，所述方法还包括：同时去除所述图案化的光刻胶层和所述填充材料层。
本申请提供了一种半导体器件的制造方法，所述方法包括：提供半导体结构，所述半导体结构包括多个第一目标区域和至少一个第二目标区域，多个所述第一目标区域由所述至少一个第二目标区域划分，所述第一目标区域的上表面高于所述第二目标区域的上表面；在所述半导体结构上形成填充材料层；对所述填充材料层进行平坦化处理；在所述半导体结构上形成图案化的光刻胶层，并通过所述图案化的光刻胶层对所述第一目标区域进行刻蚀。本申请实施例提供的半导体器件的制造方法，对填充材料层进行平坦化处理，在利用填充材料将第二目标区域填充的基础上，使得第一目标区域的上表面与第二目标区域的上表面平齐，减少因第一目标区域与第二目标区域之间的高度差对后续工艺造成的不良影响，以减小半导体器件制造工艺的误差，从而提高半导体器件制造工艺的稳定性。
附图说明
图1、图2、图3A和图3B、以及图4A和图4B为本申请实施例提供的半导体器件的制造方法中的剖面结构示意图；
图5、图6、图7A和图7B、图8A和图8B、图9、图10以及图11为本申请又一实施例提供的半导体器件的制造方法中的剖面结构示意图；
图12为本申请实施例提供的半导体器件的制造方法的工艺流程图；
图中包括：100-第一目标区域；100a-第一目标区域的上表面；200-第二目标区域；200a-第二目标区域的上表面；300-基底；400-填充材料层；400a-填充材料层的上表面；500-光刻胶层；600-图案化的光刻胶层；101-芯片区；101a-芯片区的上表面；201-切割槽；201a-切割槽的上表面；301-晶圆；700-光刻对准标记；800-开口。
具体实施方式
下面将结合本申请实施方式及附图，对本申请实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式仅仅是本申请的一部分实施方式，而不是全部的实施方式。基于本申请中的实施方式，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式，都属于本申请保护的范围。
在下文的描述中，给出了大量具体的细节以便提供对本申请更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本申请可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本申请发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本申请必然存在第一元件、部件、区、层或部分。
空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本申请，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本申请的技术方案。本申请的较佳实施例详细描述如下，然而除了这些详细描述外，本申请还可以具有其他实施方式。
随着电子行业的高速发展，三维(3Dimension，3D)存储器由于其三维方向发展的特点，通过形成具有更多层数(tier)的堆叠结构而实现更高的存储密度，因而引发了越来越多的关注。
三维存储器可包括外围电路区和存储阵列区(array)。其中，外围电路区不仅为存储阵列区供电，还具备逻辑运算和静电保护作用。存储阵列区可包括核心区(core)和台阶区(stair case)，其中，台阶区可位于核心区的至少一侧，用来引出存储阵列区的中的栅极层的电信号。栅极层作为存储阵列区的字线，执行读取、编程和擦除等操作。
图12示出了本申请实施例提供的半导体器件的制造方法的工艺流程。如图12所示，在步骤S1201中，提供半导体结构，所述半导体结构包括多个第一目标区域和至少一个第二目标区域，多个所述第一目标区域由所述至少一个第二目标区域划分，所述第一目标区域的上表面高于所述第二目标区域的上表面。
如图1所示，半导体结构包括多个第一目标区域100和至少一个第二目标区域200，多个第一目标区域100由至少一个第二目标区域200划分，也就是说，半导体结构包括位于基底300上的多个间隔分布的第一目标区域100和第二目标区域200，其中，第一目标区域的上表面100a高于第二目标区域的上表面200a。图1仅示出了两个第一目标区域和一个第二目标区域，且第二目标区域位于两个第一目标区域之间。仍参考图1，可以理解的是，由于位于第二目标区域两侧的第一目标区域的上表面更高，因此，第二目标区域呈现为两个第一目标区域之间的凹陷区域，即第一目标区域和第二目标区域的上表面在剖视图中呈现为凹形。
实际上，第一目标区域和第二目标区域的数量不限于此，第一目标区域和第二目标区域之间的位置关系也不限于此。
在本申请的一些实施例中，第一目标区域和第二目标区域的数量可以根据实际需要进行设置，例如，第一目标区域的数量可为10个、20个以及30个等等，又例如，第二目标区域的数量可为5个、15个以及25个等等。这些第一目标区域和第二目标区域间隔排列。当然，第一目标区域和第二目标区域的数量不局限于上述举例，可以为任意个数。
在本申请的另一些实施例中，第一目标区域和第二目标区域的数量也可以根据实际的电路版图而确定。
在本申请的一些实施例中，第一目标区域和第二目标区域之间的位置关系也不限于图1所示。例如，第一目标区域可以位于两个第二目标区域之间，由于第一目标区域的上表面高于第二目标区域的上表面，这样第一目标区域和第二目标区域的上表面在剖视图中呈现为凸形。
在本申请的另一些实施例中，第一目标区域和第二目标区域可能位于电路版图的边缘处。例如，第一目标区域靠近电路版图的边缘处的一侧，与第二目标区域紧邻，由于第一目标区域的上表面高于第二目标区域的上表面，这样第一目标区域的上表面和第二目标区域的上表面在剖视图中呈现为台阶形。
在本申请的一些实施例中，半导体器件可包括三维存储器，尤其包括3DNAND存储器。
如图12所示，在步骤S1202中，在所述半导体结构上形成填充材料层。
如图2所示，在该半导体结构上形成填充材料层400，即，形成覆盖第一目标区域100和第二目标区域的填充材料层400。在本申请的一些实施例中，可以采用旋转涂覆工艺，在第一目标区域和第二目标区域的上表面形成填充材料层。仍参考图2，由于第一目标区域和第二目标区域的上表面之间存在高度差，因此，覆盖第一目标区域和第二目标区域的上表面的填充材料层的上表面不平整，具体体现为填充材料层位于第二目标区域的部分向下凹陷。并且，填充材料层的上表面向下凹陷的区域与第二目标区域相对应。可以理解的是，第一目标区域的上表面与第二目标区域的上表面之间的高度差越大，填充材料层的上表面位于第二目标区域的部分向下凹陷的弧度也越大。
需要说明的是，填充材料层的涂覆厚度至少大于所述第一目标区域的上表面和所述第二目标区域的上表面的高度差。
如图12所示，在步骤S1203中，对所述填充材料层进行平坦化处理；在步骤S1204中，在所述半导体结构上形成图案化的光刻胶层，并通过所述图案化的光刻胶层对所述第一目标区域进行刻蚀。
在本申请的一些实施例中，可以对所述填充材料层进行平坦化处理，以使所述填充材料层的上表面平行于所述第一目标区域的上表面。这里，平坦化处理可以使用化学机械研磨(chemical mechanical polishing，CMP)工艺，对填充材料层进行化学机械研磨处理后，消除了填充材料层的凹陷区域，填充材料层的上表面呈现为平坦化或者平整化的平面。这样，在后续的制造工艺中，可以在平坦化的填充材料层上继续沉积形成其他的层结构，能够减小半导体制造工艺的误差，以提高半导体器件制造工艺的稳定性。
在本申请的一些实施例中，如图3A所示，对填充材料层400进行化学机械研磨处理，以使填充材料层的上表面400a与第一目标区域的上表面100a齐平，并暴露出第一目标区域的上表面100a。
参考图4A，在填充材料层400和第一目标区域100上形成光刻胶层500。经过化学机械研磨处理后，填充材料层的上表面呈现为平坦化的平面，与第一目标区域的上表面共同构成平行于基底的平面。
在本申请的一些实施例中，可以将半导体结构固定于涂胶设备的载片台上，在该半导体结构的表面滴上光刻胶后，旋转载片台，利用旋转产生的离心力将光刻胶均匀分布在半导体结构的表面。
根据实际制造工艺的需要，可以继续在填充材料层和第一目标区域上形成光刻胶层。在本申请的一些实施例中，可以采用旋转涂覆工艺，在填充材料层和第一目标区域上形成光刻胶层。如前所述，填充材料层的上表面与第一目标区域的上表面共同构成平行于基底的平面，考虑到旋转涂覆工艺的特性，形成的光刻胶层的上表面也为平坦化的平面，其平行于填充材料层的上表面，也平行于第一目标区域的上表面。总的来说，形成平坦化的填充材料层的上表面，有助于形成平坦化的光刻胶的上表面，最终有助于减小后续制造工艺的误差。
在本申请的另一些实施例中，如图3B所示，对填充材料层400进行化学机械研磨处理，以使填充材料层的上表面400a高于第一目标区域的上表面100a。此时填充材料层的上表面400a平行于基底300的平面。此时，平坦化处理后的填充材料层覆盖第一目标区域和第二目标区域。
参考图4B，在填充材料层400上形成光刻胶层500。经过化学机械研磨处理后，此时的填充材料层完全覆盖第一目标区域和第二目标区域的上表面，且填充材料层的上表面呈现为平坦化的平面。
根据实际制造工艺的需要，可以继续在填充材料层上形成光刻胶层。在本申请的一些实施例中，可以采用旋转涂覆工艺，在填充材料层上形成光刻胶层。如前所述，填充材料层的上表面与第一目标区域的上表面平行，考虑到旋转涂覆工艺的特性，形成的光刻胶层的上表面也为平坦化的平面，其平行于填充材料层的上表面，即，也平行于第一目标区域的上表面。总的来说，形成平坦化的填充材料层的上表面，有助于形成平坦化的光刻胶的上表面，最终有助于减小后续制造工艺的误差。
本申请实施例提供的半导体器件的制造方法，对填充材料层进行平坦化处理，在利用填充材料将第二目标区域填充的基础上，使得第一目标区域的上表面与第二目标区域的上表面平齐，减少因第一目标区域与第二目标区域之间的高度差对后续工艺造成的不良影响，以减小半导体器件制造工艺的误差，从而提高半导体器件制造工艺的稳定性。
下面以第一目标区域为芯片区，第二目标区域为切割槽进行说明。图5至图11为本申请又一实施例提供的半导体器件的制造方法中的剖面结构示意图。如图5所示，半导体结构可以包括位于晶圆301上的多个间隔分布的芯片区101和切割槽201，其中，芯片区的上表面101a高于切割槽的上表面201a。并且，半导体结构还包括位于切割槽201内的光刻对准标记700。图5仅示出了两个芯片区和一个切割槽，且切割槽位于两个芯片区之间。仍参考图5，可以理解的是，由于位于切割槽两侧的芯片区的上表面更高，因此，切割槽呈现为两个芯片区之间的凹陷区域，即芯片区和切割槽的上表面在剖视图中呈现为凹形。
实际上，一片晶圆中一般会被划分为若干个间隔排列的芯片区，在相邻的芯片区之间存在切割槽。通常以一片晶圆作为整体进行工艺处理，在后续芯片的封装工艺中，才会在切割槽中执行切割过程，切割得到若干个芯片并进行封装。
如图6所示，在半导体结构上形成填充材料层400，即，形成覆盖芯片区101和切割槽的填充材料层400。在本申请的一些实施例中，可以采用旋转涂覆工艺，在芯片区和切割槽的上表面形成填充材料层。参考图6，由于芯片区和切割槽的上表面之间存在高度差，因此，覆盖芯片区和切割槽的上表面的填充材料层的上表面不平整，具体体现为填充材料层位于切割槽的部分向下凹陷。并且，填充材料层的上表面向下凹陷的区域与切割槽相对应。可以理解的是，芯片区的上表面与切割槽的上表面之间的高度差越大，填充材料层的上表面位于切割槽的部分向下凹陷的弧度也越大。
需要说明的是，填充材料层的涂覆厚度至少大于所述芯片区的上表面和所述切割槽的上表面之间的高度差。
通常，为了便于在后续工艺中去除填充材料层和光刻胶层，也可以使用光刻胶作为填充材料层。可以理解的是，随着电子行业的高速发展，三维存储器通过形成具有更多层数的堆叠结构而实现更高的存储密度。三维存储器可包括外围电路区和存储阵列区，其中，存储阵列区包括可包括核心区和台阶区。其中，台阶区可位于核心区的至少一侧，用来引出存储阵列区的中的栅极层的电信号。也就是说，存储阵列区的台阶高度(step high)越来越高。那么为了刻蚀形成上述台阶区，所需要的光刻胶层(photoresist，PR)的厚度也越来越大。随着存储阵列区的高度越来越大，所需光刻胶层的厚度也越来越大，可以举例的是，光刻胶层的厚度从5μm逐渐增加至8μm、10μm、12μm等等。
值得注意的是，台阶高度的增加导致了切割槽内的光刻对准标记(alignmentmark)上形成的填充材料层的上表面愈加不平整。换言之，芯片区的上表面与切割槽的上表面之间的高度差越大，填充材料层位于切割槽的部分向下凹陷的弧度也越大。可以理解的是，光刻对准标记的作用在于使用检测光源照射该光刻对准标记，获取光刻对准标记对应的标记信号，将标记信号转换为电学信号，通过电学信号以获取光刻对准标记的位置信息。那么在光刻对准标记上的填充材料层不平整的情况下，会影响到光刻对准标记的信号强度和完整度，从而引起较大的测量误差而导致套准精度(overlay，OVL)变差，甚至出现晶圆被拒(wafer reject)的情况。
这里的“套准精度”指的是当前层与前层之间的叠对精度，如果套准精度超过误差容忍度，那么层间设计电路可能会由于位移产生断路或者短路，从而影响产品良率。这里的“晶圆被拒”指的是在硅片工作机台上遭遇粗对准和精对准的偏差过大，导致晶圆被光刻机拒绝曝光，从而导致晶圆曝光失败需要返工(rework)剥离光刻胶。
在本申请的一些实施例中，可以通过减缓填充材料涂覆(coating)的旋涂(spin)速率，以改善上述填充材料层不平整的问题。一方面，在上述填充材料层的表面更加平整的条件下，晶圆被拒的概率会降低，但是仍然存在修正后残余(residual overlayperformance indicate，ROPI)。另一方面，由于旋涂速率减小，可能导致每小时的出片量(wafer per hour，WPH)降低，即产量降低。
基于晶圆上参考层的光刻对准标记测量的结果，光刻机按模型计算出当前层曝光位置的网格，然后按网格来进行曝光。由于模型的非完整性，尽管曝光网格是由测量数据计算出来的，但是它与实际测量得到的网格仍然有偏差，这个偏差被称为“修正后残余”。修正后残余值的大小说明了修正的有效性，ROPI越小说明修正效果越好。
因此，需要一种半导体器件的制造方法，能够减小制造工艺，尤其是光刻工艺中的误差，以提高制造工艺的稳定性。
在本申请的一些实施例中，如图7A所示，对填充材料层400进行化学机械研磨处理，以使填充材料层的上表面400a与芯片区的上表面101a齐平，并暴露出芯片区的上表面101a。
参考图8A，在填充材料层400和芯片区101上形成光刻胶层500。经过化学机械研磨处理后，填充材料层的上表面呈现为平坦化的平面，与芯片区的上表面共同构成平行于晶圆的平面。
继续在填充材料层和芯片区上形成光刻胶层。在本申请的一些实施例中，可以采用旋转涂覆工艺，在填充材料层和芯片区上形成光刻胶层。如前所述，填充材料层的上表面与芯片区的上表面共同构成平行于晶圆的平面，考虑到旋转涂覆工艺的特性，形成的光刻胶层的上表面也为平坦化的平面，其平行于填充材料层的上表面，也平行于芯片区的上表面。总的来说，形成平坦化的填充材料层的上表面，有助于形成平坦化的光刻胶的上表面。也就是说，光刻对准标记上方的填充材料层和光刻胶层的形貌(topography)是平坦的，以确保光刻对准标记的信号强度和完整度。
在本申请的一些实施例中，可以将晶圆固定于涂胶设备的载片台上，在该晶圆的表面滴上光刻胶后，旋转载片台，利用旋转产生的离心力将光刻胶均匀分布在晶圆的表面。
在本申请的另一些实施例中，如图7B所示，对填充材料层400进行化学机械研磨处理，以使填充材料层的上表面400a高于芯片区的上表面101a。填充材料层的上表面400a平行于晶圆301的表面。此时，经过平坦化处理后的填充材料层覆盖芯片区和切割槽的上表面。
参考图8B，在填充材料层400上形成光刻胶层500。经过化学机械研磨处理后，此时的填充材料层完全覆盖芯片区的上表面，且填充材料层的上表面呈现为平坦化的平面。
继续在填充材料层上形成光刻胶层。在本申请的一些实施例中，可以采用旋转涂覆工艺，在填充材料层上形成光刻胶层。如前所述，填充材料层的上表面与芯片区的上表面平行，考虑到旋转涂覆工艺的特性，形成的光刻胶层的上表面也为平坦化的平面，其平行于填充材料层的上表面，即，也平行于芯片区的上表面。总的来说，形成平坦化的填充材料层的上表面，有助于形成平坦化的光刻胶的上表面。也就是说，光刻对准标记上方的填充材料层和光刻胶层的形貌是平坦的，以确保光刻对准标记的信号强度和完整度。
在本申请的一些实施例中，可以在所述半导体结构上形成光刻胶层；使用检测光源照射光刻对准标记，获取光刻对准标记对应的标记信号，将标记信号转换为电学信号，通过电学信号以获取光刻对准标记的位置信息；对所述光刻胶层进行曝光以及显影，以形成所述图案化的光刻胶层。
如图9、图10和图11所示，以填充材料层的上表面400a与芯片区的上表面101a齐平为例，对光刻胶层进行曝光以及显影，以形成图案化的光刻胶层600；通过图案化的光刻胶层600对芯片区101进行刻蚀后，形成开口800，去除图案化的光刻胶层600和填充材料层400，以暴露出光刻对准标记700。通过对填充材料层进行平坦化处理后，能够有助于形成平坦的光刻胶层，从而能够确保光刻对准标记的信号强度和完整度。后续执行光刻/刻蚀工艺(litho/etch process)后，可以依次去除图案化的光刻胶层和填充材料层。
在本申请的优选实施例中，填充材料层的材料与图案化的光刻胶层的材料相同。这样在执行光刻/刻蚀工艺后，能够同时去除图案化的光刻胶层和填充材料层，以暴露出光刻对准标记。可以理解的是，这里的填充材料层仅仅作为切割槽的填充材料，并没有功能性作用。因此，形成填充材料层的材料可以是光刻胶，也可以是其他材料。当填充材料层的材料与图案化的光刻胶层的材料相同时，可以同时且采用相同的工艺去除图案化的光刻胶层和填充材料层，而不会增加额外的工艺步骤。
在本申请的一些实施例中，当填充材料层的材料和光刻胶层的材料相同时，即，两者均为光刻胶时，去除光刻胶的方法可以包括对半导体结构(例如，晶圆)上的填充材料层和/或图案化的光刻胶层进行灰化(asher)处理，对灰化处理后的光刻胶进行湿法剥离(wetstrip)处理。具体地，将半导体结构放置在灰化处理设备上，在较高的温度下(例如，250℃以上)对半导体结构上的光刻胶进行灰化处理，使得半导体结构上的金属不出现再结晶的现象；然后，再使用湿法剥离对经灰化处理后的残留物(例如，光刻胶的烧余残渣等)进行清除。
在本申请的一些实施例中，灰化处理可使用气体与光刻胶发生反应。例如，可以利用氧气(O2)将光刻胶烧除，以使其转换成二氧化碳(CO2)排出。然而，一般灰化处理后，还会有光刻胶的烧余残渣附着在半导体结构上。因此，很难通过灰化处理完全去除光刻胶。
在本申请的一些实施例中，在灰化处理后，可以再使用湿法剥离以清除灰化处理后的残留物。例如，可以利用稀释的硫酸(H2SO4)和氢氟酸(HF)进行清洗。
在本申请的一些实施例中，去除光刻胶后还可以包括：通过光学显微镜对半导体结构(例如，晶圆及形成在晶圆上的器件结构)的表面形貌进行检测，以确定半导体结构的表面形貌是否符合标准。
本申请实施例提供的半导体器件的制造方法，所述方法包括：提供半导体结构，所述半导体结构包括多个第一目标区域和至少一个第二目标区域，多个所述第一目标区域由所述至少一个第二目标区域划分，所述第一目标区域的上表面高于所述第二目标区域的上表面；在所述半导体结构上形成填充材料层；对所述填充材料层进行平坦化处理；在所述半导体结构上形成图案化的光刻胶层，并通过所述图案化的光刻胶层对所述第一目标区域进行刻蚀。使用填充材料层覆盖第一目标区域和第二目标区域的上表面后，对填充材料层进行平坦化处理，在利用填充材料将第二目标区域填充的基础上，使得第一目标区域的上表面与第二目标区域的上表面平齐，减少因第一目标区域与第二目标区域之间的高度差对后续工艺造成的不良影响，以减小半导体器件制造工艺的误差，并且提高半导体器件制造工艺的稳定性。
应理解，说明书通篇中提到的“一个实施例”或“一实施例”意味着与实施例有关的特定特征、结构或特性包括在本申请的至少一个实施例中。因此，在整个说明书各处出现的“在一个实施例中”或“在一实施例中”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。应理解，在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。
以上所述仅为本申请的优选实施方式，并非因此限制本申请的专利范围，凡是在本申请的发明构思下，利用本申请说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本申请的专利保护范围内。

Claims (8)

1.一种半导体器件的制造方法，其特征在于，所述方法包括：
提供半导体结构，所述半导体结构包括多个第一目标区域和至少一个第二目标区域，多个所述第一目标区域由所述至少一个第二目标区域划分，所述第一目标区域的上表面高于所述第二目标区域的上表面；
在所述半导体结构上形成填充材料层；
对所述填充材料层进行平坦化处理；
在所述半导体结构上形成图案化的光刻胶层，并通过所述图案化的光刻胶层对所述第一目标区域进行刻蚀。
2.如权利要求1所述的制造方法，其特征在于，所述对所述填充材料层进行平坦化处理，包括：
对所述填充材料层进行平坦化处理，以使所述填充材料层的上表面与所述第一目标区域的上表面齐平，并暴露出所述第一目标区域的上表面。
3.如权利要求1所述的制造方法，其特征在于，所述对所述填充材料层进行平坦化处理，包括：
对所述填充材料层进行平坦化处理，平坦化处理后的所述填充材料层覆盖所述第一目标区域和所述第二目标区域。
4.如权利要求1所述的制造方法，其特征在于，所述填充材料层的材料与所述图案化的光刻胶层的材料相同。
5.如权利要求1所述的制造方法，其特征在于，所述第一目标区域为芯片区，所述第二目标区域为切割槽。
6.如权利要求1所述的制造方法，其特征在于，所述半导体结构还包括位于所述第二目标区域内的光刻对准标记；所述在所述半导体结构上形成图案化的光刻胶层，包括：
在所述半导体结构上形成光刻胶层；
使用检测光源照射所述光刻对准标记，获取所述光刻对准标记对应的标记信号，将所述标记信号转换为电学信号，通过所述电学信号以获取所述光刻对准标记的位置信息；
对所述光刻胶层进行曝光以及显影，以形成所述图案化的光刻胶层。
7.如权利要求1所述的制造方法，其特征在于，所述半导体结构还包括位于所述第二目标区域内的光刻对准标记；所述通过所述图案化的光刻胶层对所述第一目标区域进行刻蚀之后，所述方法还包括：
去除所述图案化的光刻胶层和所述填充材料层，以暴露出所述光刻对准标记。
8.如权利要求4所述的制造方法，其特征在于，所述方法还包括：同时去除所述图案化的光刻胶层和所述填充材料层。
CN202111075633.5A 2021-09-14 2021-09-14 一种半导体器件的制造方法 Pending CN113948387A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111075633.5A CN113948387A (zh) 2021-09-14 2021-09-14 一种半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111075633.5A CN113948387A (zh) 2021-09-14 2021-09-14 一种半导体器件的制造方法

Publications (1)

Publication Number Publication Date
CN113948387A true CN113948387A (zh) 2022-01-18

Family

ID=79328670

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111075633.5A Pending CN113948387A (zh) 2021-09-14 2021-09-14 一种半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN113948387A (zh)

Similar Documents

Publication Publication Date Title
US10840131B2 (en) Patterning methods for semiconductor devices and structures resulting therefrom
US20070049028A1 (en) Nanoimprint lithography template techniques for use during the fabrication of a semiconductor device and systems including same
US7638263B2 (en) Overlay accuracy measurement vernier and method of forming the same
CN101573779B (zh) 混合光学和电子束光刻制造层的共对准的沟槽结构及方法
JP2009164546A (ja) 半導体素子のパターン形成方法
US20180164680A1 (en) Template and method of manufacturing semiconductor device
US20220044933A1 (en) Semiconductor device with reduced critical dimensions
CN110021518B (zh) 自对准双重图案方法
US9748138B2 (en) Metal layer end-cut flow
JP2001274063A (ja) 半導体装置の製造方法
US20160336186A1 (en) Multiple Directed Self-Assembly Patterning Process
US8753976B1 (en) Methods and apparatus for etching photo-resist material through multiple exposures of the photo-resist material
US20060148275A1 (en) Method of forming an alignment mark and manufacturing a semiconductor device using the same
CN113948387A (zh) 一种半导体器件的制造方法
US8758984B2 (en) Method of forming gate conductor structures
US20080061338A1 (en) Method for Processing a Structure of a Semiconductor Component, and Structure in a Semiconductor Component
US20120286402A1 (en) Protuberant structure and method for making the same
US7094662B2 (en) Overlay mark and method of fabricating the same
US8609528B1 (en) High-density patterning
CN113745198A (zh) 晶圆结构及其制作方法
US11908693B2 (en) Method for preparing semiconductor device structure with lining layer
US20230194996A1 (en) Apparatuses and methods for diffraction base overlay measurements
US20240136199A1 (en) Semiconductor device and semiconductor manufacturing method thereof
US20230260799A1 (en) Method for preparing semiconductor device structure with energy removable spacers
US11537041B2 (en) Method of manufacturing semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination