KR20080065806A - 측정마크를 갖는 반도체소자 및 그 형성방법 - Google Patents

Abstract

본 발명은 측정마크를 갖는 반도체소자 및 그 형성방법에 관한 것으로, 반도체기판상에 형성된 측정마크가 후속 풀 딥-아웃 ( full dip-out ) 공정시 리프팅되는 현상을 방지하기 위하여, 사각형 구조를 이루며 일정 선폭으로 구비된 제1측정마크 영역과, 상기 제1측정마크 영역의 측면으로 수직하게 구비되는 다수의 더미패턴으로 형성된 제2측정마크 영역 및 상기 측정마크 영역에 구비되는 실린더형 도전층을 포함하는 측정마크를 제공함으로써 리프팅 현상을 방지할 수 있도록 하고 그에 따른 반도체소자의 특성, 생산성, 신뢰성 및 수율을 향상시킬 수 있도록 하는 기술이다.

Description

측정마크를 갖는 반도체소자 및 그 형성방법{Semiconductor device including measuring marks and A method for forming the same}

도 1 은 종래기술에 따른 측정마크의 노광마스크를 도시한 평면도.

도 2a, 도 2b 및 도 3 은 도 1의 노광마스크를 이용한 측정마크 형성방법을 도시한 단면도 및 평면도.

도 4 는 종래기술에 따라 형성된 측정마크를 도시한 사진.

도 5 는 본 발명에 따른 측정마크의 노광마스크를 도시한 평면도.

도 6 내지 도 8 은 도 5 의 노광마스크를 이용한 측정마크 형성방법을 도시한 단면도 및 평면도.

본 발명은 측정마크를 갖는 반도체소자 및 그 형성방법에 관한 것으로, 특히 반도체소자의 제조 공정을 위한 정렬도 및 중첩도를 용이하게 측정할 수 있도록 측정마크를 형성하는 기술에 관한 것이다.

일반적으로, 측정마크는 반도체소자의 셀부와 같은 형태로 스크라이브 라인 ( scribe lane ) 과 주변회로부와 같은 반도체기판상의 여유면적에 형성하되, 셀 부와 같은 공정으로 형성한다. 이때, 측정마크는 용도에 따라 중첩마크와 정렬마크로 사용한다.

통상 반도체 웨이퍼의 얼라인을 하기 위해서는, 웨이퍼 스크라이브 라인 (Scribe Lane) 영역에 10um x 10um 크기 박스(Box) 형태의 내측 아들자 마크와, 20um x 20um 박스 형태의 외측 어미자 마크를 형성하고, 상기 두 박스 사이의 이격도 측정, 즉 박스의 변 (Box Edge) 이미지를 읽고 X-축, Y-축 방향으로 벗어난 정도를 측정하고 있다.

안박스(아들자)와 바깥박스(어미자) 사이의 상대적 위치 변화는 소정의 준비된 오버레이 측정 장치에서 읽게 되는데, 정밀도가 적어도 10nm 이내까지 측정할 수 있어야 한다.

따라서, 측정된 아들자, 어미자는 셀 내의 회로 중첩도를 충실히 반영될 수 있도록 왜곡이 없이(변형이나, 구부려짐, 기울어짐등) 정확한 패턴 형성을 요구한다.

한편, 중첩마크와 이를 이용한 측정 공정을 상세히 설명하면 다음과 같다.

1. 중첩도 측정 공정은 중첩마크를 준비하여 웨이퍼 반도체 제조 공정에서 수십 개의 회로 패턴을 중첩시켜 제조할 때 그 중첩 상태를 측정하는 공정을 말한다.

2. 측정마크의 형태는 이 외에도 반도체 제조 공정에 따라서 박스 대신에 다른 모양, 일례로 네모 띠 형태로 요구하기도 한다. 즉 폭 1~5um x 길이 10um (아들자) , 1~5um x 길이 20um (어미자) 크기의 바아(bar) 패턴을 형성하고 측정하기도 한다.

3. 오버레이 측정에 사용되는 마크 이미지 즉 마크 변 이미지 강도를 읽기 위해, 빛이 마크 상면에서 입사되고, 다시 마크에서 반사되는 빛을 이미지 인식 센서에서 받고 이들 신호들을 비교하므로써, 패턴 회로들간의 미스얼라인 값을 알아 낼 수 있다.

4. 오버레이 장치의 파장 길이는, 약 500nm ~ 700nm 사이의 화이트 광(light) 혹은 좀더 좁은 파장 밴드(Band) 폭을 갖기 위해 빨강(red), 노랑(yellow), 녹색(green) 영역의 파장 범위를 사용하기도 한다.

이러한 중첩마크에서만이 정확한 충첩도를 측정할 수 있다.

그러나, 반도체 공정중에 스토리지 노드(S/N) 마스크 제조시 이런 측정마크에 어택(attack)을 줄 수 있는 상황이 발생하고 있다.

도 1 내지 도 4 는 종래기술의 측정마크를 설명하기 위한 도면이다.

도 1 은 종래기술에 따른 측정마크의 노광마스크를 도시한 평면도로서, 박스인 박스 형태의 노광마스크(100)를 도시한 것이다.

이때, 상기 노광마스크(100)는 안박스를 투광영역(300)으로 형성하고, 바깥박스를 차광영역(200)으로 형성한 것이다.

도 2a, 도 2b 및 도 3 은 도 1 의 노광마스크를 이용한 측정마크 형성방법을 도시한 단면도로서, 도 1 의 ⓐ-ⓐ 절단면을 따라 도시한 것이다. 도 2b 는 상측에 평면도를 함께 도시한 것이다.

도 2a를 참조하면, 소정의 하부구조물이 구비된 반도체기판(11) 상부에 저장 전극용 산화막(13)을 형성한다.

그 다음, 저장전극 마스크(미도시)를 이용한 사진식각공정으로 상기 반도체기판(11)의 셀부에 저장전극 영역(미도시)을 형성하는 동시에 상기 반도체기판(11) 상의 여유면적이 측정마크 영역(15)을 정의한다.

이때, 반도체기판(11) 상의 여유면적은 디자인 룰 상으로 여유가 있는 부분, 예를들면, 스크라이브 라인, 주변회로부, 코어부, 셀부 등과 같이 여유가 있는 면적 어디라도 관계없다.

그 다음, 상기 저장전극 영역 및 측정마크 영역(15)을 포함한 전체표면상부에 TiN 막(17)을 일정두께 형성한다.

도 2b를 참조하면, 도 2a 의 공정후 저장전극용 산화막(13)을 노출시키도록 에치백 공정을 실시한다.

이때, 셀부의 저장전극 영역은 수십 ㎚ 크기로 형성된 것으로, 에치백 공정시 저장전극 영역 저부의 TiN 막(17)은 손상되지 않고 그대로 유지된다.

그러나, 측정마크 영역(15)은 수십 ㎛ 크기로 형성되어 측정마크 영역(15) 저부의 TiN 막(17)이 모두 제거되어 측정마크 영역(15)에 스페이서 형태로 TiN 막(17)이 형성된다.

도 3 은 도 2b 의 공정후 저장전극용 산화막(15)을 습식식각으로 제거하여 셀부에 저장전극(미도시)을 형성하고, 기판상의 여유면적에 측정마크(19)를 형성한 것을 도시한 것이다.

도 4 는 도 3 과 같이 형성된 측병마크(19)가 습식식각공정시 리프팅된 것 을 도시한 사진이다.

상기한 바와 같이 종래기술에 따라 형성된 측정마크를 갖는 반도체소자 및 그 형성방법은, 저장전극 산화막의 습식식각공정시 측정마크가 리프팅되어 후속 공정을 어렵게 하고 그에 따른 반도체소자의 형성방법을 어렵게 하는 문제점이 있다.

본 발명의 상기한 종래기술의 문제점을 해결하기 위하여, 종래 사각형 면적의 측정마크 영역을 소정 선폭의 사각형에 수직한 구조의 더미패턴이 형성된 형태 측정마크 영역으로 형성하여 습식식각공정시 측정마크가 리프팅되지 않도록 하는 측정마크를 갖는 반도체소자 및 그 형성방법을 제공하는데 그 목적이 있다.

이상의 목적을 달성하기 위해 본 발명에 따른 측정마크를 갖는 반도체소자는,

사각형 구조를 이루며 일정 선폭으로 구비된 제1측정마크 영역과,

상기 제1측정마크 영역의 측면으로 수직하게 구비되는 다수의 더미패턴으로 형성된 제2측정마크 영역; 및

상기 제1측정마크 영역 및 제2측정마크 영역에 측벽 및 저부가 도전층으로 이루어진 실린더형 측정마크를 포함하는 것과,

상기 사각형 구조 및 더미패턴의 선폭은 10 - 300 ㎚ 크기인 것과,

상기 사각형 구조의 변 길이는 10 - 1000 ㎛ 의 크기인 것과,

상기 더미패턴의 길이는 50 - 500 ㎛ 의 크기인 것과,

상기 더미패턴의 길이는 0.1 - 1 ㎛ 의 크기인 것과,

상기 더미패턴은 사각형 구조의 외측, 내측 또는 내외측에 형성한 것과,

상기 측정마크의 일측 변 길이는 20 - 2000 ㎛ 의 크기인 것을 제1특징으로 한다.

또한, 이상의 목적을 달성하기 위해 본 발명에 따른 측정마크를 갖는 반도체소자는,

사각형 구조를 이루며 일정 선폭으로 구비된 제1측정마크 영역과,

상기 제1측정마크 영역의 측면으로 수직하게 상기 사각형 구조의 내측, 외측 또는 내외측으로 배열된 다수의 더미패턴으로 형성된 제2측정마크 영역; 및

상기 제1측정마크 영역 및 제2측정마크 영역에 측벽 및 저부가 도전층으로 이루어진 실린더형 측정마크를 포함하는 것과,

상기 사각형 구조 및 더미패턴의 선폭은 10 - 300 ㎚ 크기인 것을 제2특징으로 제2특징으로 한다.

또한, 이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 형성방법은,

하부구조물이 형성된 반도체기판상에 저장전극용 산화막을 형성하는 단계;

저장전극용 산화막을 식각하여 셀부에 저장전극 영역을 형성하며 반도체기판상의 여유면적에 측정마크 영역을 형성하되, 청구항 제8항의 제1측정마크 영역 및 제2측정마크 영역을 정의하는 단계;

상기 제1측정마크 영역 및 제2측정마크 영역 표면에 도전층을 형성하는 단 계; 및

상기 저장전극용 산화막을 제거하여 상기 도전층으로 셀부에 실린더형 저장전극을 형성하는 동시에 기판상의 여유면적에 실린더형 측정마크를 형성하는 단계를 포함하는 것과,

상기 제1측정마크 영역 및 제2측정마크 영역은 사각형 구조를 이루며 일정 선폭으로 구비된 제1측정마크 영역과, 상기 제1측정마크 영역의 측면으로 수직하게 상기 사각형 구조의 내측, 외측 또는 내외측으로 배열된 다수의 더미패턴으로 형성된 제2측정마크 영역을 포함하는 투광패턴이 구비된 노광마스크를 이용하여 형성하는 것과,

상기 제1측정마크 영역과 제2측정마크 영역의 투광패턴 선폭은 10 - 300 ㎚ 크기인 것과,

상기 사각형 구조의 변 길이는 10 - 1000 ㎛ 의 크기인 것과,

상기 더미패턴의 길이는 50 - 500 ㎛ 의 크기인 것과,

상기 더미패턴의 길이는 0.1 - 1 ㎛ 의 크기인 것과,

상기 측정마크의 일측 변 길이는 20 - 2000 ㎛ 의 크기인 것을 특징으로 한다.

한편, 본 발명의 기술적 원리는,

수십 ㎛ 크기를 갖는 종래의 측정마크를 300 ㎚ 이하의 선폭을 갖는 사각형 구조와 그에 접속되는 더미 패턴으로 형성하여, 저장전극 영역 및 측정마크 영역 을 포함한 전체표면상부에 형성된 TiN 막의 에치백 공정시 저장전극 영역 및 측정 마크 영역 저부의 TiN 막이 손상되지 않도록 함으로써 셀부에 저장전극을 형성하는 동시에 기판상의 여유면적에 측정마크를 형성하고 후속 공정인 저장전극용 산화막의 습식식각공정시 측정마크의 리프팅 현상을 방지할 수 있도록 하는 것이다.

이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.

도 5 는 본 발명에 따른 측정마크용 노광마스크를 도시한 평면도이다.

도 5를 참조하면, 측정마크용 노광마스크(400)는 사각형 구조를 이루며 일정 선폭으로 구비된 제1측정마크 영역과, 상기 제1측정마크 영역의 측면으로 수직하게 구비되는 다수의 더미패턴으로 형성된 제2측정마크 영역을 투광패턴(600)으로 형성하고 그 외의 영역을 차광영역(500)으로 형성한 것이다.

이때, 상기 측정마크용 노광마스크(400)는 크롬 마스크로 형성하는 것이 일반적이나 필요에 따라 크롬리스 마스크로 형성할 수도 있다.

여기서, 사각형 구조 및 더미패턴의 투광패턴 선폭 "p" 는 10 - 300 ㎚ 크기로 형성한 것이다.

도 6, 도 7 및 도 8 은 본 발명에 따른 반도체소자의 측정마크 및 그 형성방법을 도시한 단면도로서, 도 6 의 상측은 하측의 평면구조를 도시한 것이고, 도 6 의 하측은 상측에 위치한 평면도의 ⓑ-ⓑ 절단면을 따라 도시한 것이다.

도 6을 참조하면, 소정의 하부구조물이 구비된 반도체기판(31) 상부에 저장전극용 산화막(33)을 형성한다.

그 다음, 저장전극 마스크(미도시)를 이용한 사진식각공정으로 상기 반도체기판(31)의 셀부에 저장전극 영역(미도시)을 형성하는 동시에 상기 반도체기판(31) 상의 여유면적에 측정마크 영역(35)을 정의한다. 여기서, 상기 측정마크 영역(35)는 사각형 구조를 이루며 일정 선폭으로 구비된 제1측정마크 영역과, 상기 제1측정마크 영역의 측면으로 수직하게 구비되는 다수의 더미패턴으로 형성된 제2측정마크 영역을 포함하는 것이다.

이때, 반도체기판(31) 상의 여유면적은 디자인 룰 상으로 여유가 있는 부분은 어디라도 관계없다.

그 다음, 상기 저장전극 영역 및 측정마크 영역(35)을 포함한 전체표면상부에 TiN 막(37)을 일정두께 형성한다.

그리고, 저장전극용 산화막(13)을 노출시키도록 상기 TiN막(37)을 에치백한다.

이때, 셀부의 저장전극 영역은 수십 ㎚ 크기로 형성된 것으로, 에치백 공정시 저장전극 영역 저부의 TiN 막(37)은 손상되지 않고 그대로 유지된다.

또한, 측정마크 영역(35)은 10 - 300 ㎚ 의 선폭을 갖도록 형성하여, 측정마크 영역(35) 저부의 TiN 막(37)이 모두 남고 측정마크 영역(35)에 스페이서 형태로 TiN 막(37)이 형성됨으로써 측정마크 영역(35)의 표면 전체에 TiN 막(37)이 형성된다.

여기서, 도 6 에 도시된 사각형 구조의 변 "a" 는 10 - 1000 ㎛ 의 크기로 형성하고, 더미패턴의 길이 "b" 는 50 - 500 ㎛ 의 크기로 형성하며, 전체 측정마크의 일측 변 길이 "c" 는 20 - 2000 ㎛ 의 크기로 형성한다. 이때, 상기 "b" 의 크기를 0.1 - 1 ㎛ 의 크기로 형성하여 용이하게 측정할 수 있도록 형성할 수도 있다.

도 7 및 도 8 을 참조하면, 저장전극용 산화막(33)을 습식방법으로 식각하여 측정마크(39)를 형성한다.

본 발명의 다른 실시예는 도 6, 도 7 및 도 8 에 도시된 측정마크(39)를 중심으로 하여 내측, 외측 또는 내외측으로 다른 측정마크를 1 개 이상 배열시켜 형성하는 것이다.

본 발명의 또 다른 실시예는 측정마크(39)의 내측 또는 내외측에 더미패턴이 구비되는 평면구조를 제공하는 것이다.

이상에서 설명한 바와 같이 본 발명에 따른 측정마크를 갖는 반도체소자 및 그 형성방법은, 측정마크가 저장전극용 산화막의 습식식각 공정시 리프팅되는 현상을 방지하여 후속 공정을 용이하게 하여 반도체소자의 특성, 신뢰성, 생산성 및 수율을 향상시킬 수 있는 효과를 제공한다.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (16)

1. 사각형 구조를 이루며 일정 선폭으로 구비된 제1측정마크 영역과,

   상기 제1측정마크 영역의 측면으로 수직하게 구비되는 다수의 더미패턴으로 형성된 제2측정마크 영역; 및

   상기 제1측정마크 영역 및 제2측정마크 영역에 측벽 및 저부가 도전층으로 이루어진 실린더형 측정마크를 포함하는 것을 특징으로 하는 측정마크를 갖는 반도체소자.
2. 제 1 항에 있어서,

   상기 사각형 구조 및 더미패턴의 선폭은 10 - 300 ㎚ 크기인 것을 특징으로 하는 측정마크를 갖는 반도체소자.
3. 제 1 항에 있어서,

   상기 사각형 구조의 변 길이는 10 - 1000 ㎛ 의 크기인 것을 특징으로 하는 측정마크를 갖는 반도체소자.
4. 제 1 항에 있어서,

   상기 더미패턴의 길이는 50 - 500 ㎛ 의 크기인 것을 특징으로 하는 측정마크를 갖는 반도체소자.
5. 제 1 항에 있어서,

   상기 더미패턴의 길이는 0.1 - 1 ㎛ 의 크기인 것을 특징으로 하는 측정마크를 갖는 반도체소자.
6. 제 1 항에 있어서,

   상기 더미패턴은 사각형 구조의 외측, 내측 또는 내외측에 형성한 것을 특징으로 하는 측정마크를 갖는 반도체소자.
7. 제 1 항에 있어서,

   상기 측정마크의 일측 변 길이는 20 - 2000 ㎛ 의 크기인 것을 특징으로 하는 측정마크를 갖는 반도체소자.
8. 사각형 구조를 이루며 일정 선폭으로 구비된 제1측정마크 영역과,

   상기 제1측정마크 영역의 측면으로 수직하게 상기 사각형 구조의 내측, 외측 또는 내외측으로 배열된 다수의 더미패턴으로 형성된 제2측정마크 영역; 및

   상기 제1측정마크 영역 및 제2측정마크 영역에 측벽 및 저부가 도전층으로 이루어진 실린더형 측정마크를 포함하는 것을 특징으로 하는 측정마크를 갖는 반도체소자.
9. 제 8 항에 있어서,

   상기 사각형 구조 및 더미패턴의 선폭은 10 - 300 ㎚ 크기인 것을 특징으로 하는 측정마크를 갖는 반도체소자의 측정마크.
10. 하부구조물이 형성된 반도체기판상에 저장전극용 산화막을 형성하는 단계;

    저장전극용 산화막을 식각하여 셀부에 저장전극 영역을 형성하며 반도체기판상의 여유면적에 측정마크 영역을 형성하되, 청구항 제8항의 제1측정마크 영역 및 제2측정마크 영역을 정의하는 단계;

    상기 제1측정마크 영역 및 제2측정마크 영역 표면에 도전층을 형성하는 단계; 및

    상기 저장전극용 산화막을 제거하여 상기 도전층으로 셀부에 실린더형 저장전극을 형성하는 동시에 기판상의 여유면적에 실린더형 측정마크를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 형성방법.
11. 제 10 항에 있어서,

    상기 제1측정마크 영역 및 제2측정마크 영역은 사각형 구조를 이루며 일정 선폭으로 구비된 제1측정마크 영역과, 상기 제1측정마크 영역의 측면으로 수직하게 상기 사각형 구조의 내측, 외측 또는 내외측으로 배열된 다수의 더미패턴으로 형성된 제2측정마크 영역을 포함하는 투광패턴이 구비된 노광마스크를 이용하여 형성하는 것을 특징으로 하는 반도체소자의 형성방법.
12. 제 11 항에 있어서,

    상기 제1측정마크 영역과 제2측정마크 영역의 투광패턴 선폭은 10 - 300 ㎚ 크기인 것을 특징으로 하는 반도체소자의 형성방법.
13. 제 11 항에 있어서,

    상기 사각형 구조의 변 길이는 10 - 1000 ㎛ 의 크기인 것을 특징으로 하는 반도체소자의 형성방법.
14. 제 11 항에 있어서,

    상기 더미패턴의 길이는 50 - 500 ㎛ 의 크기인 것을 특징으로 하는 반도체소자의 형성방법.
15. 제 11 항에 있어서,

    상기 더미패턴의 길이는 0.1 - 1 ㎛ 의 크기인 것을 특징으로 하는 반도체소자의 형성방법.
16. 제 11 항에 있어서,

    상기 측정마크의 일측 변 길이는 20 - 2000 ㎛ 의 크기인 것을 특징으로 하는 반도체소자의 형성방법.

Images