KR101862403B1 - 롤투롤 패터닝 시스템 및 이를 이용한 패터닝 방법 - Google Patents

롤투롤 패터닝 시스템 및 이를 이용한 패터닝 방법 Download PDF

Info

Publication number
KR101862403B1
KR101862403B1 KR1020110131062A KR20110131062A KR101862403B1 KR 101862403 B1 KR101862403 B1 KR 101862403B1 KR 1020110131062 A KR1020110131062 A KR 1020110131062A KR 20110131062 A KR20110131062 A KR 20110131062A KR 101862403 B1 KR101862403 B1 KR 101862403B1
Authority
KR
South Korea
Prior art keywords
pattern
etching
etch resist
resist pattern
mark pattern
Prior art date
Application number
KR1020110131062A
Other languages
English (en)
Other versions
KR20130064448A (ko
Inventor
이신복
최성우
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110131062A priority Critical patent/KR101862403B1/ko
Publication of KR20130064448A publication Critical patent/KR20130064448A/ko
Application granted granted Critical
Publication of KR101862403B1 publication Critical patent/KR101862403B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1303—Apparatus specially adapted to the manufacture of LCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133305—Flexible substrates, e.g. plastics, organic film

Abstract

본 발명은 피식각막을 구비한 베이스 기재층을 일측에서 연속적으로 권출하고 타측에서 권취할 수 있는 롤 유닛; 상기 롤 유닛에 의해 이동하는 상기 베이스 기재층 상에 다수의 단차를 갖는 에치 레지스트 패턴과 마크 패턴을 형성하는 레지스트 형성 유닛; 상기 에치 레지스트 패턴을 이용하여 상기 피식각막을 식각하는 식각 유닛; 상기 에치 레지스트 패턴과 상기 마크 패턴을 에싱하는 에싱 유닛; 및 상기 에싱 유닛의 적어도 일측에 배치되어 상기 마크 패턴의 형상을 측정하는 측정 유닛;을 포함하는 롤투롤 패터닝 시스템 및 이를 이용한 패터닝 방법에 관한 것이다.

Description

롤투롤 패터닝 시스템 및 이를 이용한 패터닝 방법{Roll to roll patterning system and patterning method using the same}
본 발명은 롤투롤 패터닝 시스템에 관한 것으로, 다수의 단차를 갖는 에칭 레지스트를 이용한 패터닝 공정을 위한 롤투롤 패터닝 시스템 및 이를 이용한 패터닝 방법에 관한 것이다.
최근, 영상 산업에 있어서, 대형화, 평면화 그리고 여러가지 기능을 포함하는 디스플레이를 요구하고 있다. 또한, 언제든지 자유로이 정보를 기록, 교환하는 것이 요구되어, 휴대하기 편리하고 가벼운 디스플레이를 요구하고 있다.
기존 평판디스플레이는 유리기판상에 소자를 형성하였기 때문에 박형화 및 경량화에 한계가 있었다. 또한 유리기판은 휘어지기 어려우며 깨지기 쉬운 문제점이 있었다.
이러한 단점들을 갖는 유리기판을 대체하기 위한 새로운 플렉시블 기판이 개발되었다. 플렉시블 기판의 개발은 플렉시블 표시장치를 제조할 수 있는 계기를 마련하였다. 플렉서블 표시장치는 경제적이고 내구성이 강하며 곡면 등에 자유롭게 설치될 수 있다. 또한, 플렉서블 표시장치는 쉽게 휠 수 있어 휴대성을 더욱 향상시킬 수 있다.
플렉서블 표시장치는 연속공정인 롤투롤 공정을 이용하여 제조될 수 있다. 롤투롤 공정은 배치(batch)공정보다 생산성을 향상시킬 수 있다.
한편, 표시장치는 박막트랜지스터 및 화소전극을 포함할 수 있다. 이와 같은 표시장치를 형성하기 위해, 다수의 패터닝 공정을 수행해야 한다. 예를 들면, 표시장치가 액정표시장치일 경우, 게이트 전극 및 게이트 배선을 형성하는 제 1 패턴공정, 반도체 패턴을 형성하기 위한 제 2 패턴공정, 소스 및 드레인 전극과 데이터 배선을 형성하기 위한 제 3 패턴공정, 콘택홀을 구비한 절연층을 형성하기 위한 제 4 패턴공정, 및 화소전극을 형성하기 위한 제 5 패턴공정등을 포함할 수 있다. 여기서, 다수의 패턴공정은 각각 마스크를 이용한 노광 및 현상 공정을 수행하여 형성된 레지스트 패턴을 형성하는 마스크 공정을 포함하였다.
최근 하나의 마스크를 이용하여 둘이상의 단차를 갖는 레지스트 패턴을 형성하는 기술이 개발되어, 마스크 공정수를 단축하고자 하였다.
여기서, 롤투롤 공정에 단차를 갖는 레지스트 패턴을 이용한 패터닝 공정을 적용하여, 플렉서블 표시장치의 생산성이 더욱 향상될 수 있었다.
하지만, 롤투롤 공정에서 연속적으로 공정들이 진행됨에 따라, 공정 중의 불량, 특히 단차를 갖는 레지스트 패턴의 에싱 공정 중 불량이 발생할 경우, 롤 전체를 풀고 감으면서 불량 발생 부분을 찾아서 교정해야 한다. 이를 위해, 불량 발생 부분을 적출해야 하지만 적출이 어려울 경우 후속 공정이 연속적으로 불량부에 진행하게 되어 비용손실이 증가되는 문제점이 있었다. 즉, 롤투롤 공정에서 불량이 발생할 경우, 단위 기판 하나에 국한되는 것이 아니라 롤 전체에 영향을 미치게 되어, 막대한 손실을 초래할 수 있다.
본 발명은 롤투롤 패터닝 시스템에서 발생할 수 있는 문제점을 해결하기 위한 것으로, 구체적으로 실시간으로 에치 레지스트 패턴의 에싱 불량 여부를 확인할 수 있는 롤투롤 패터닝 시스템 및 이를 이용한 패터닝 방법을 제공함에 그 목적이 있다.
본 발명에 따른 해결 수단의 롤투롤 패터닝 시스템을 제공한다. 본 발명에 따른 롤투롤 패터닝 시스템은 피식각막을 구비한 베이스 기재층을 일측에서 연속적으로 권출하고 타측에서 권취할 수 있는 롤 유닛; 상기 롤 유닛에 의해 이동하는 상기 베이스 기재층 상에 다수의 단차를 갖는 에치 레지스트 패턴과 마크 패턴을 형성하는 레지스트 형성 유닛; 상기 에치 레지스트 패턴을 이용하여 상기 피식각막을 식각하는 식각 유닛; 상기 에치 레지스트 패턴과 상기 마크 패턴을 에싱하는 에싱 유닛; 및 상기 에싱 유닛의 적어도 일측에 배치되어 상기 마크 패턴의 형상을 측정하는 측정 유닛;을 포함할 수 있다.
본 발명에 따른 또 하나의 해결 수단의 패터닝 방법을 제공한다. 본 발명에 따른 패터닝 방법은 적어도 제 1 및 제 2 피식각막을 구비한 베이스 기재층상에 적어도 2이상의 단차수를 갖는 제 1 단차부를 갖는 에치 레지스트 패턴과 제 2 단차부를 갖는 마크 패턴을 형성하는 단계; 상기 에치 레지스트 패턴을 식각 마스크로 사용하여 상기 제 1 및 제 2 피식각막을 식각하는 단계; 상기 에치 레지스트 패턴의 상부 단차가 제거되도록 상기 에치 레지스트 패턴을 에싱하며, 이와 동시에 상기 마크 패턴을 에싱하는 단계; 상기 마크 패턴의 형상 변화를 측정하여 상기 에치 레지스트 패턴의 에싱 정도를 파악하는 단계; 및 상기 에치 레지스트 패턴의 상부 단차가 완전히 제거될 경우, 상기 상부 단차가 제거된 에치 레지스트 패턴을 식각 마스크로 사용하여 패턴된 상기 제 1 및 제 2 피식각막 중 상기 제 2 피식각막을 식각하는 단계;를 포함할 수 있다.
본 발명의 실시예에 따른 롤투롤 패터닝 시스템은 에싱 공정의 진행 상태를 실시간으로 모니터링할 수 있어, 불량을 줄일 수 있다.
또한, 본 발명의 실시예에 따른 롤투롤 패터닝 시스템은 에싱 공정에 불량이 발생된 부분을 기록하여, 불량부분상에서 후속공정을 스킵(skip)하여 불량으로 인한 비용 손실을 최소화할 수 있다.
도 1은 본 발명의 제 1 실시예에 따른 롤투롤 패터닝 시스템을 보여주는 개략도이다.
도 2는 도 1의 레지스트 형성 유닛을 보여주는 개략도이다.
도 3a는 본 발명의 제 1 실시예에 따른 롤투롤 시스템에서 에싱공정의 횟수에 따른 에치 레지스트 패턴과 마크 패턴의 형태 변화를 보여주는 평면도이며, 도 3b는 도 3a의 A-A'선을 따라 절단한 단면도이다.
도 4a는 본 발명의 제 1 실시예에 따른 에싱공정에 따른 마크 패턴의 형상 보여주는 평면도이고, 도 4b는 본 발명의 제 1 실시예에 따른 에싱공정에 따른 에치 레지스트 패턴의 형상을 보여주는 단면도이다.
도 5는 본 발명의 제 1 실시예에 따른 마크 패턴의 다른 형태를 보여주는 도면이다.
도 6a 내지 도 6f는 본 발명의 제 2 실시예에 따른 도전막의 패터닝 공정을 설명하기 위한 단면도들이다.
본 발명의 실시예들은 롤투롤 패터닝 시스템의 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다.
따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 제 1 실시예에 따른 롤투롤 패터닝 시스템을 보여주는 개략도이다.
도 2는 도 1의 레지스트 형성 유닛을 보여주는 개략도이다.
도 1 및 도 2를 참조하면, 본 발명의 실시예에 따른 롤투롤 패터닝 시스템은 롤 유닛(R1, R2), 레지스트 형성 유닛(110), 식각 유닛(120), 에싱 유닛(130) 및 제 1 측정 유닛(150b)을 포함할 수 있다.
롤 유닛(R1, R2)은 공급롤(R1)과 회수롤(R2)을 포함할 수 있다. 여기서, 베이스 기재층(10)의 일끝단은 공급롤(R1)에 고정된 채로 감겨져 있으며, 베이스 기재층(10)의 타끝단은 회수롤(R2)에 고정되어 있다. 여기서, 공급롤(R1)에 감긴 베이스 기재층(10)이 풀리면서 패터닝을 위한 각 공정을 거치고 각 공정을 거친 뒤에 회수롤(R2)에 감긴다. 여기서, 상기의 공정들을 반복적으로 수행하기 위해, 반대로 회수롤(R2)에 감긴 베이스 기재층(10)이 풀리면서 상기의 공정들이 다시 한번 더 수행되며 공급롤(R1)에 다시 감길 수도 있다.
베이스 기재층(10)은 휠 수 있도록 유연성을 갖는 재질로 이루어질 수 있다. 예를 들어, 베이스 기재층(10)은 절연성 필름일 수 있으며, 본 발명의 실시예에서 베이스 기재층(10)의 재질을 한정하지 않는다.
레지스트 형성 유닛(110), 식각 유닛(120) 및 에싱 유닛(130)은 베이스 기재층(10)의 진행방향으로 따라 순차적으로 배치될 수 있다.
레지스트 형성 유닛(110)은 베이스 기재층(10)상에 에치 레지스트 패턴(도 3의 11)과 마크 패턴(도 3의 12)을 형성하는 역할을 할 수 있다. 여기서, 레지스트 형성 유닛(110)은 레지스트 조성물을 베이스 기재층(10) 상에 도포하는 도포부(111)와 도포된 레지스트 조성물을 에치 레지스트 패턴과 마크 패턴으로 형성하는 임프린팅부(112)를 포함할 수 있다.
여기서, 도포부(111)는 레지스트 조성물을 베이스 기재층(10)상에 도포하는 슬롯 노즐 코팅 장치일 수 있으나, 본 발명의 실시예에서 이를 한정하는 것은 아니다. 예를 들어, 도포부(111)는 잉크젯 장치, 스프레이장치, 딥 코팅 장치 및 닥터 브레이드 장치등을 적용할 수도 있다.
임프린팅부(112)는 형성하고자 하는 패턴 형태의 홈부를 갖는 스템프(112a)와 스템프(112a)와 대응되며 베이스 기재층(10) 하부에 배치된 스테이지(112b)를 포함할 수 있다.
스템프(112a)의 홈부는 다수의 단차를 갖는 홈부를 구비할 수 있다. 여기서, 스템프(112a)의 홈부는 에치 레지스트 패턴(11)을 형성하기 위한 홈부와 마크 패턴(12)을 형성하기 위한 홈부를 모두 구비할 수 있다. 이에 따라, 하나의 스템프(112a)를 통해, 에치 레지스트 패턴(11)과 마크 패턴(12)을 동시에 형성할 수 있다.
스테이지(112b)는 스템프(112a)가 패턴들, 즉 에치 레지스트 패턴(11)과 마크 패턴(12)을 형성하기 위해 가압공정을 수행할 경우, 스템프(112a)를 지지하는 역할을 할 수 있다.
본 발명의 실시예에서, 스템프(112a)와 스테이지(112b)는 플레이트 형상을 갖는 것으로 설명하였으나, 이에 한정되는 것은 아니며 스템프(112a)와 스테이지(112b)는 서로 맞닿아 회전하는 롤 형태를 가질수도 있다.
식각 유닛(120)은 식각액을 스프레이 방식으로 패턴 상에 제공하는 스프레이 장치이거나 식각액을 딥핑에 의해 패턴들상에 제공하는 배스를 포함할 수 있다. 여기서, 딥핑 방식이 채택될 경우, 패턴들을 포함한 베이스 기재층은 배스 내부의 식각액에 투입되었다가 식각이 완료되면 배스 외부로 배출될 수 있다.
에싱 유닛(130)은 챔버와 플라즈마를 생성하여 챔버 내부로 플라즈마를 제공하는 플라즈마 소스, 베이스 기재층 상의 에치 레지스트 패턴 및 마크 패턴을 제거하기 위한 플라즈마를 분사하는 분사부를 포함할 수 있다.
에싱 유닛(130)의 일측, 즉 베이스 기재층(10)의 배출구와 인접하여 제 1 측정 유닛(150b)이 배치되어 있을 수 있다. 여기서, 제 1 측정 유닛(150b)은 에싱 유닛에서 에싱공정후에 마크 패턴(12)의 형상 변화를 측정하여, 에치 레지스트 패턴(12)의 에싱정도를 파악할 수 있다. 여기서, 마크 패턴(12)의 형상 변화는 마크 패턴(12)의 폭 또는 면적 변위 변화를 측정하는 것일 수 있다.
또한, 베이스 기재층(10)의 출입구와 인접하여 제 2 측정 유닛(150a)이 더 배치될 수 있다. 여기서, 제 2 측정 유닛(150a)은 에싱 공정 전의 마크 패턴(12)의 형상을 측정하거나, 롤투롤 공정이 역순방향으로 진행될 경우엔 에싱 공정 후의 마크 패턴(12)의 형상을 측정할 수 있다.
여기서, 측정 유닛(150b)의 예로서는 마크 패턴(12)의 이미지를 측정하는 카메라일 수 있다.
이에 더하여, 측정 유닛(150b)과 연결된 데이터 처리부(160)를 더 포함할 수 있다. 여기서, 데이터 처리부(160)는 측정 유닛(150b)에서 측정된 마크 패턴(13)의 형상 변화를 통해 에치 레지트 패턴의 에싱 변화를 파악한다. 이때, 데이터 처리부(160)는 에치 레지스트 패턴의 에싱 정도를 작업자에게 제공할 수 있다.
또한, 데이터 처리부(160)는 마크 패턴(12)의 형상 변화를 통해 불량부분을 검출 및 상기 불량부분의 위치 데이터를 저장한 후, 후속 공정에서 상기 불량부분을 스킵할 수 있도록 불량부분의 위치를 작업자게 제공할 수 있다. 이에 따라, 에싱 공정으로 인한 불량이 발생하더라도 불량 위치상에 계속적인 후속 공정이 진행되는 것을 방지할 수 있어, 불량으로 인한 손실을 최소화할 수 있다.
이에 더하여, 데이터 처리부(160)는 에치 레지스트 패턴(11)의 에싱 정도를 실시간으로 데이터화하며 모니터링하여, 다음번 롤투롤 공정에 에치 레지스트 패턴의 에싱 공정 조건에 반영하거나, 에싱 공정의 불량 여부를 실시간으로 점검할 수 있다.
또한, 데이터 처리부(160)는 에싱이 완전하게 수행되지 않는 불량부분을 감지할 경우, 불량부분, 즉 미에싱부를 추가로 에싱하는 리페어 공정을 실시할 수 있다.
또한, 에싱 유닛(130)의 일측에 부가 식각유닛(140)이 더 구비될 수 있다. 이에 따라, 연속적으로, 피식각막의 에칭 공정, 에치 레지스트 패턴의 에싱 공정 및 피식각막의 에칭 공정을 연속적으로 수행할 수 있다.
이하, 도면을 참조하여, 마크 패턴과 에치 레지스트 패턴의 형태에 대해 구체적으로 설명하기로 한다.
도 3a는 본 발명의 제 1 실시예에 따른 롤투롤 시스템에서 에싱공정의 횟수에 따른 에치 레지스트 패턴과 마크 패턴의 형태 변화를 보여주는 평면도이며, 도 3b는 도 3a의 A-A'선을 따라 절단한 단면도이다.
도 3a 및 도 3b를 참조하면, 베이스 기재층(10) 상에 임프린팅법을 통해 에치 레지스트 패턴(11)과 마크 패턴(12)이 형성되어 있다. 여기서, 마크 패턴(12)은 베이스 기재층(10)의 일측 에지에 배치된 것으로 도시되었으나 이에 한정되는 것은 아니다. 예컨대, 마크 패턴(12)은 베이스 기재층(10)의 양측 또는 서로 이격된 에치 레지스트 패턴(11)들 사이에 배치될 수도 있다.
마크 패턴(12)은 측면으로 볼때 다단차로 형성될 수 있다. 여기서, 마크 패턴(12)은 에치 레지스트 패턴(11)의 단차수보다 많게 형성되어 있을 수 있다. 예를 들어, 마크 패턴(12)의 단차수는 에치 레지스트 패턴(11)의 단차수보다 2배 또는 3배로 형성될 수 있다. 또한, 마크 패턴(12)은 평면상으로 볼때 라인의 형상을 가질 수 있다. 여기서, 마크 패턴(12)은 에싱 공정이 진행됨에 따라 일정하게 감소되도록 라인들이 적층되어 형성될 수 있다.
에싱 공정이 진행될 때, 마크 패턴(12)은 에치 레지스트 패턴(11)과 같이 에싱될 수 있다. 여기서, 에싱 공정의 횟수에 따라 마크 패턴(12)의 폭 변위는 변화게 된다. 예를 들어, 마크 패턴(12)이 6개의 단차로 형성될 경우, 1회 에싱 공정(1S)후의 마스크 패턴(12)의 폭은 에싱 공정 이전(0S)의 마스크 패턴(12)의 폭에 비해 감소될 수 있다. 여기서, 1회 에싱 공정(1S)은 마크 패턴(12)의 최상단의 단차가 제거될 때까지 진행될 수 있다. 이후, 마크 패턴(12)의 에싱 공정 회수가 증가함에 따라, 마크 패턴(12)의 폭은 단차와 함께 감소하게 될 수 있다. 이때, 5회의 에싱 공정(5S) 이후에 마크 패턴(12)은 하나의 단차만을 가지게 되고, 6회의 에싱공정이후에 마크 패턴은 완전히 제거될 수 있다.
이에 따라, 에치 레지스트 패턴(11)의 에싱 정도는 마크 패턴(12)의 형상 변화를 통해 파악될 수 있다. 이때, 마크 패턴(12)은 에치 레지스트 패턴(11)보다 많은 수의 단차를 가지며 형성되어 있으므로, 에싱 공정에서 마크 패턴(12)의 변화 정도를 통해 정밀히 관찰할 수 있어, 에치 레지스트 패턴(11)의 형상 변경을 더욱 정밀하게 파악할 수 있다.
이하, 도면을 참조하여, 에싱 공정에 따른 마크 패턴과 에치 레지스트 패턴의 형태 변화를 구체적으로 설명하기로 한다.
도 4a는 본 발명의 제 1 실시예에 따른 에싱공정에 따른 마크 패턴의 형상 보여주는 평면도이고, 도 4b는 본 발명의 제 1 실시예에 따른 에싱공정에 따른 에치 레지스트 패턴의 형상을 보여주는 단면도이다.
도 4a 및 도 4b를 참조하면, 마크 패턴은 여섯개의 단차(n1~n6)로 형성되고, 에치 레지스트 패턴은 세개의 단차(11a, 11b, 11c)로 형성될 수 있다. 여기서, 본 발명의 실시예에서 마크 패턴이나 에치 레지스트 패턴의 단차수를 한정하는 것은 아니다.
여기서, 1회의 에싱공정(1S)에서, 마크 패턴의 여섯번째 단차(n6)가 제거될 경우, 에치 레지스트 패턴의 세번재 단차(11c)의 일부가 제거될 수 있다. 여기서, 1회의 에싱공정(1S)에서 마크 패턴의 여섯번째 단차(n6)의 제거와 함께 각 상단의 단차로부터 노출된 하단의 단차 영역도 제거된다. 예를 들면, 여섯번째 단차(n6)로부터 노출된 다섯번째 단차(n5)의 끝단도 제거된다. 이와 마찬가지로, 네번째 단차(n4), 세번째 단차(n3), 두번째 단차(n2) 및 첫번째 단차(n1)의 각 끝단, 즉 상부 단차에 의해 노출된 영역도 제거된다. 이로써, 1회의 에싱공정(1S)에서 마크 패턴의 여섯번째 단차(n6)의 제거와 함께 두번째 단차(n2)로부터 노출된 첫번째 단차(n1)의 끝단은 제거되므로, 결국 마크 패턴의 폭은 감소하게 된다.
이에 따라, 마크 패턴의 여섯번째 단차(n6)의 제거는 마크 패턴의 폭 변위가 줄어드는 것을 측정함으로써 확인할 수 있다. 이와 같이, 마크 패턴의 폭 변위가 줄어드는 것을 통해, 에치 레지스트 패턴의 세번재 단차(11c)의 에싱정도를 파악할 수 있다.
2회의 에싱공정(2S)에서, 마크 패턴의 다섯번째 단차(n5)가 제거될 경우, 에치 레지스트 패턴의 세번째 단차(11c)가 모두 제거될 수 있다.
반복적으로, 3회 내지 5회의 에싱공정(3S~5S)에서 각각 마크 패턴의 폭 변위를 측정하여, 에치 레지스트 패턴의 에싱 정도를 파악할 수 있다.
이하, 본 발명의 제 1 실시예에 따른 마크 패턴의 다른 형태를 설명하기로 한다.
도 5는 본 발명의 제 1 실시예에 따른 마크 패턴의 다른 형태를 보여주는 도면이다. 여기서, 도 5의 (a)는 마크 패턴의 평면도이고, 도 5의 (b)는 도 5의 (a)의 마크 패턴의 단면도이다.
도 5를 참조하면, 본 발명의 제 1 실시예에 따른 마크 패턴(21)은 베이스 기재층(20)상에 다수의 단차(n1~n5)를 가지도록 형성될 수 있다. 여기서, 마크 패턴(21)은 서로 다른 면적을 갖는 사각형의 형태를 가질 수 있다. 즉, 마크 패턴(21)은 하부 단차에서 상부 단차로 갈수록 일정하게 감소된 면적을 가질 수 있다.
이때, 측정 유닛은 마크 패턴(21)의 면적 변위를 측정하여, 에치 레지스트 패턴의 에싱 정도를 파악할 수 있다.
여기서, 본 발명의 실시예에서, 마크 패턴(21)의 형태는 사각형인 것으로 도시하였으나, 이에 한정되는 것은 아니다. 예를 들어, 마크 패턴(21)은 서로 다른 면적을 갖는 원형의 형태로 형성될 수도 있다. 또한, 마크 패턴(21)은 다섯개의 단차로 형성된 것으로 도시되었으나, 이에 한정되는 것은 아니다.
도 6a 내지 도 6f는 본 발명의 제 2 실시예에 따른 도전막의 패터닝 공정을 설명하기 위한 단면도들이다. 여기서, 패터닝 공정은 본 발명의 제 1 실시예에 따른 롤투롤 패터닝 시스템을 이용하는 것으로, 제 1 실시예와 반복된 설명은 생략하기로 한다. 여기서, 공정들은 롤투롤 시스템에 의해 일 방향으로 연속적으로 수행될 수 있다.
도 6a를 참조하면, 베이스 기재층(30)상에 피식각막층(40, 50)을 형성한다. 여기서, 피식각막층(40, 50)은 서로 다른 에칭특성을 갖는 재질로 순차적으로 적층된 제 1 및 제 2 피식각층(40, 50)을 포함할 수 있다. 예를 들어, 제 1 피식각층(40)은 반도체층일 수 있다. 또한, 제 2 피식각층(50)은 금속막일 수 있다.
베이스 기재층(30)은 제 1 영역(A)과 제 2 영역(B)으로 구분될 수 있다. 여기서, 제 1 영역(A)은 소자의 형성영역일 수 있으며, 제 2 영역(B)은 제 1 영역(A)의 주변 영역일 수 있다.
제 1 영역(A)과 제 2 영역(B)과 각각 대응된 피식각막층(40, 50)상에 제 1 에치 레지스트 패턴(60)과 제 1 마크 패턴(70)을 동시에 형성할 수 있다. 여기서, 제 1 에치 레지스트 패턴(60)과 제 1 마크 패턴(70)은 하나의 스템프를 이용한 임프린팅법에 의해 형성될 수 있다. 이때, 제 1 에치 레지스트 패턴(60)은 두개의 단차로 형성되고, 제 1 마크 패턴(70)은 4개의 단차로 형성될 수 있다. 이때, 제 1 에치 레지스트 패턴(60)은 두개의 단차를 갖는 제 1 단차부로 형성되고, 제 1 마크 패턴(70)은 4개의 단차를 갖는 제 2 단차부로 형성될 수 있다.
이에 따라, 제 1 마크 패턴(70)의 단차수가 제 1 에치 레지스트 패턴(60)의 단차수보다 많게 형성함으로써, 제 1 에치 레지스트 패턴(60)의 에싱 정도를 더욱 정밀하게 측정 및 관리할 수 있다.
본 발명의 실시예에서, 피식각막층(40, 50)은 제 1 마크 패턴(70)의 하부에도 형성되는 것으로 설명하였으나, 이에 한정되는 것은 아니며 피식각층(40, 50)은 제 1 마크 패턴(70)의 하부에 형성되지 않을 수도 있다.
도 6b를 참조하면, 제 1 에치 레지스트 패턴(60)과 제 1 마크 패턴(70)을 형성한 후, 제 1 에치 레지스트 패턴(60)을 식각 마스크로 사용하여 피식각층, 즉 제 1 및 제 2 피식각층(40, 50)을 패터닝하여, 제 1 및 제 2 패턴(41, 51)을 형성한다. 여기서, 제 1 마크 패턴(70)의 하부에 배치된 피식각층도 패터닝될 수 있다.
도 6c를 참조하면, 제 1 에치 레지스트 패턴(60)과 제 1 마크 패턴(70)에 에싱 공정을 진행하여 제 2 에치 레지스트 패턴(61)과 제 2 마크 패턴(71)을 형성하였다. 이후, 제 2 마크 패턴(71)의 형태 변화를 측정하였다. 이때, 제 2 마크 패턴(71)의 폭 변위가 제 2 마크 패턴(71)의 2단이 제거될 정도의 폭을 가지지 않는 것을 확인할 수 있었다. 이로 인해, 제 2 에치 레지스트 패턴(61)의 하부 단차가 완전하게 제거되지 않은 것을 확인할 수 있었다.
도 6d를 참조하면, 제 2 에치 레지스트 패턴(61)과 제 2 마크 패턴(71)에 에싱 공정을 더 진행하여, 제 3 에치 레지스트 패턴(62)과 제 3 마크 패턴(72)을 형성하였다. 여기서, 에싱 공정은 롤투롤 시스템에서 베이스 기재층(30)을 역방향으로 이동하여 진행할 수 있다.
본 발명의 실시예에서, 제 2 마크 패턴(71)의 형태 변화를 통해 에치 레지스트 패턴의 불량 유무를 확인하고, 제 2 에치 레지스트 패턴(61)의 불량을 교정하는 것으로 설명하였으나, 불량이 교정될 수 없을 때, 불량 위치를 파악한 후, 후속 공정은 불량 위치를 스킵하여 진행될 수도 있다.
제 3 마크 패턴(72)의 형상 변위, 특히 폭의 변화를 관찰하여, 제 3 에치 레지스트 패턴(62)의 하부 단차가 완벽하게 제거된 것을 확인할 수 있었다.
도 6e를 참조하면, 제 3 에치 레지스트 패턴(62)을 식각 마스크로 사용하여 제 2 패턴(51)을 식각하여 제 3 패턴(52)을 형성한다.
도 6f를 참조하면, 제 3 패턴(52)을 형성한 후,제 3 에치 레지스트 패턴(62)을 제거한다. 이때, 제 3 마크 패턴(72)도 제거될 수 있다. 이에 따라, 단차를 갖는 제 1 및 제 3 패턴(41, 52)을 하나의 마스크 에치 레지스트 패턴을 통해 형성할 수 있다. 이때, 에싱 공정에서 에치 레지스트 패턴의 에싱 정도를 마크 패턴을 통해 파악하여, 에치 레지스트 패턴의 에싱 정도를 실시간으로 파악할 수 있어, 공정 상의 불량이 발생할 경우 바로 대처할 수 있어, 불량에 의한 손실을 최소화할 수 있다.
본 발명의 실시예에서, 에치 레지스트 패턴의 단차는 2단으로, 마스크 패턴의 단차는 4단인 것으로 설명하였으나, 이에 한정되는 것은 아니며, 형성하고자 하는 패턴의 단차에 따라 다양하게 변경하여 적용할 수 있다.
110 : 레지스트 형성 유닛
120 : 식각 유닛
130 : 에싱 유닛
140 : 부가 식각 유닛
150a : 제 2 측정 유닛
150b : 제 1 측정 유닛
10, 20 : 베이스 기재층
11 : 에치 레지스트 패턴
12, 21 : 마크 패턴

Claims (14)

  1. 피식각막을 구비한 베이스 기재층을 일측에서 연속적으로 권출하고 타측에서 권취할 수 있는 롤 유닛;
    상기 롤 유닛에 의해 이동하는 상기 베이스 기재층 상에 다수의 단차를 갖는 에치 레지스트 패턴과 마크 패턴을 동시에 형성하는 레지스트 형성 유닛;
    상기 에치 레지스트 패턴을 이용하여 상기 피식각막을 식각하는 식각 유닛;
    상기 에치 레지스트 패턴과 상기 마크 패턴을 동시에 에싱하는 에싱 유닛; 및
    상기 에싱 유닛의 적어도 일측에 배치되어 상기 마크 패턴의 형상을 측정하는 측정 유닛;을 포함하는 롤투롤 패터닝 시스템.
  2. 제 1 항에 있어서,
    상기 측정 유닛의 데이터를 이용하여 상기 에치 레지스트 패턴의 에싱 형태를 파악하는 데이터 처리부;를 더 포함하는 롤투롤 패터닝 시스템.
  3. 제 1 항에 있어서,
    상기 레지스트 형성 유닛은
    레지스트 조성물을 상기 피식각막상에 도포하는 도포부; 및
    상기 도포된 레지스트 조성물에 스템프를 이용하여 상기 에치 레지스트 패턴과 상기 마크 패턴을 형성하는 임프린팅부;
    를 포함하는 롤투롤 패터닝 시스템.
  4. 제 1 항에 있어서,
    상기 마크 패턴의 단차수는 상기 에치 레지스트 패턴의 단차수보다 많은 롤투롤 패터닝 시스템.
  5. 제 1 항에 있어서,
    상기 마크 패턴의 단차수는 상기 에치 레지스트 패턴의 단차수보다 2배 또는 3배인 롤투롤 패터닝 시스템.
  6. 제 1 항에 있어서,
    상기 측정 유닛은 상기 마크 패턴의 폭 또는 면적 변위 변화를 측정하는 롤투롤 패터닝 시스템.
  7. 제 1 항에 있어서,
    상기 에싱 유닛의 일측에 부가 식각 유닛이 더 구비되는 롤투롤 패터닝 시스템.
  8. 적어도 제 1 및 제 2 피식각막을 구비한 베이스 기재층상에 적어도 2이상의 단차수를 갖는 제 1 단차부를 갖는 에치 레지스트 패턴과 제 2 단차부를 갖는 마크 패턴을 동시에 형성하는 단계;
    상기 에치 레지스트 패턴을 식각 마스크로 사용하여 상기 제 1 및 제 2 피식각막을 식각하는 단계;
    상기 에치 레지스트 패턴의 상부 단차가 제거되도록 상기 에치 레지스트 패턴을 에싱하며, 이와 동시에 상기 마크 패턴을 에싱하는 단계;
    상기 마크 패턴의 형상 변화를 측정하여 상기 에치 레지스트 패턴의 에싱 정도를 파악하는 단계; 및
    상기 에치 레지스트 패턴의 상부 단차가 완전히 제거될 경우, 상기 상부 단차가 제거된 에치 레지스트 패턴을 식각 마스크로 사용하여 패턴된 상기 제 1 및 제 2 피식각막 중 상기 제 2 피식각막을 식각하는 단계; 를 포함하는 패터닝 방법.
  9. 제 8 항에 있어서,
    상기 제 2 단차부의 단차수는 상기 제 1 단차부의 단차수에 비해 2배 또는 3배인 패터닝 방법.
  10. 제 8 항에 있어서,
    상기 마크 패턴은 평면으로 볼 때 라인 형상으로 형성되며,
    상기 마크 패턴의 폭 변위를 측정하여 상기 에치 레지스트 패턴의 에싱정도를 파악하는 패터닝 방법.
  11. 제 8 항에 있어서,
    상기 마크 패턴은 평면으로 볼 때 서로 다른 면적을 갖는 사각형 또는 원형 중 어느 하나의 형상으로 적층되는 패터닝 방법.
  12. 제 8 항에 있어서,
    상기 마크 패턴의 에싱 공정 이후에 상기 마크 패턴의 형상 변화에 대한 데이터를 실시간으로 데이터화하며 모니터링하여 상기 에치 레지스트 패턴의 에싱 공정 조건에 반영하는 패터닝 방법.
  13. 제 8 항에 있어서,
    상기 마크 패턴의 형상 변화를 통해 불량부분을 검출 및 상기 불량부분의 위치 데이터를 저장한 후, 후속 공정에서 상기 불량부분을 스킵하는 패터닝 방법.
  14. 제 8 항에 있어서,
    상기 마크 패턴의 형상 변화를 측정하여 상기 에치 레지스트 패턴의 에싱 정도를 파악하는 단계 이후에,
    상기 에치 레지스트 패턴의 상부 단차가 완전히 제거되지 않을 경우, 상기 에치 레지스트 패턴의 상부 단차가 완전히 제거될 때까지 다시 에싱 공정을 진행하는 패터닝 방법.
KR1020110131062A 2011-12-08 2011-12-08 롤투롤 패터닝 시스템 및 이를 이용한 패터닝 방법 KR101862403B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110131062A KR101862403B1 (ko) 2011-12-08 2011-12-08 롤투롤 패터닝 시스템 및 이를 이용한 패터닝 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110131062A KR101862403B1 (ko) 2011-12-08 2011-12-08 롤투롤 패터닝 시스템 및 이를 이용한 패터닝 방법

Publications (2)

Publication Number Publication Date
KR20130064448A KR20130064448A (ko) 2013-06-18
KR101862403B1 true KR101862403B1 (ko) 2018-05-30

Family

ID=48861412

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110131062A KR101862403B1 (ko) 2011-12-08 2011-12-08 롤투롤 패터닝 시스템 및 이를 이용한 패터닝 방법

Country Status (1)

Country Link
KR (1) KR101862403B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101719275B1 (ko) * 2015-07-29 2017-04-04 주식회사 서남 세라믹 선재의 제조방법 및 그의 제조 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044094A (ja) * 1999-07-28 2001-02-16 Nec Corp 重ね合わせ用マーク、重ね合わせ精度測定方法およびアライメント方法、並びに半導体装置
JP2008218750A (ja) * 2007-03-05 2008-09-18 Fujifilm Corp レジスト膜形成装置及びレジスト膜形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044094A (ja) * 1999-07-28 2001-02-16 Nec Corp 重ね合わせ用マーク、重ね合わせ精度測定方法およびアライメント方法、並びに半導体装置
JP2008218750A (ja) * 2007-03-05 2008-09-18 Fujifilm Corp レジスト膜形成装置及びレジスト膜形成方法

Also Published As

Publication number Publication date
KR20130064448A (ko) 2013-06-18

Similar Documents

Publication Publication Date Title
KR102205800B1 (ko) 금속판, 금속판의 제조 방법, 및 금속판을 사용하여 증착 마스크를 제조하는 방법
US7326300B2 (en) Coating apparatus and method using the same
KR101820171B1 (ko) 경량 박형의 액정표시장치 제조방법
US9869902B2 (en) Array substrate and method of manufacturing the same, and display device
JP5404570B2 (ja) 滴下制御方法および滴下制御装置
JP5351287B2 (ja) 基板、基板に対する露光方法、光配向処理方法
KR100796617B1 (ko) 마스크 장치와 마스크 장치의 제조방법 및 이를 이용한유기전계발광표시장치의 제조방법
US20060045972A1 (en) Apparatus and method for coating photoresist
JP2022529692A (ja) フレキシブルエレクトロニクスを製造するシステムおよび方法
KR101862403B1 (ko) 롤투롤 패터닝 시스템 및 이를 이용한 패터닝 방법
US20220187703A1 (en) Nano pattern manufacturing method, nanoimprint substrate, and display substrate
KR100975436B1 (ko) 표시장치용 글래스의 제조방법
KR20170006319A (ko) 롤투롤 패터닝 방법 및 시스템
US7119027B2 (en) Method for manufacturing display device that includes supplying solution to the underside of a glass substrate
TWI519425B (zh) 滾輪印刷設備及使用其之滾輪印刷方法
US20070019027A1 (en) Aligning apparatus of inkjet head, inkjet alignment layer printing apparatus including the aligning apparatus, and method thereof
JP2010169749A (ja) フォトマスクの製造方法、表示デバイスの製造方法、及びフォトマスク基板処理装置
US8114685B2 (en) Method of manufacturing material to be etched
US20060000929A1 (en) Chemical application apparatus and chemical application method
JP2008021690A (ja) パターン形成装置および有機薄膜トランジスタの製造方法ならびに有機薄膜トランジスタ
JP2016055529A (ja) 印刷装置、印刷方法および該印刷装置で用いる担持体
US8748083B2 (en) Method for forming wires with narrow spacing
KR20040093551A (ko) 반도체소자의 결함조사방법
KR20030034417A (ko) 액정표시장치용 필름 타입 기판 이동방법
US9423247B2 (en) Positioning graphic component for substrate detection and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant