KR20010015428A

KR20010015428A - 중첩 마크, 중첩 정밀도 측정 방법, 정렬 방법 및 이를이용한 반도체 장치

Info

Publication number: KR20010015428A
Application number: KR1020000042727A
Authority: KR
Inventors: 요코타카즈키
Original assignee: 카네코 히사시; 닛뽄덴끼 가부시끼가이샤
Priority date: 1999-07-28
Filing date: 2000-07-25
Publication date: 2001-02-26
Also published as: GB2358086B; GB0018627D0; KR100414412B1; JP2001044094A; US6801313B1; JP3348783B2; GB2358086A

Abstract

본 발명은 적층되는 패턴의 중첩 정밀도의 측정이나 노광시의 정렬(alignment)에 사용되는 중첩 마크에 관한 것으로, 회로 패턴이 형성되는 층의 소정의 위치에 홈 또는 오목부를 새겨 넣어 형성된 마크 패턴이, 이 층의 열신축에 의해 변형하지 않도록 이 마크 패턴을 둘러싸는 홈 패턴을 마련한다. 본 발명은 미세하고 또한 고밀도의 회로 패턴의 형성에 있어서도, 다층 회로 패턴을 높은 중첩 정밀도로 수율 좋게 형성한다.

Description

중첩 마크, 중첩 정밀도 측정 방법, 정렬 방법 및 이를 이용한 반도체 장치{OVERLAY MARK, METHOD OF MEASURING OVERLAY ACCURACY, METHOD OF MAKING ALIGNMENT AND SEMICONDUCTOR DEVICE THEREWITH}

기술 분야

본 발명은 기판 상에 형성된 패턴 사이의 중첩 정밀도(overlay accuracy)를 측정하거나, 또는 노광시 웨이퍼 상에 마스크를 포갤 때 정렬시키기 위해 반도체 장치 또는 액정 패널 등의 제조 공정동안 포토리소그래피 단계에서 사용되는 중첩 마크에 관한 것이다. 또한, 본 발명은 이러한 마크를 사용하는 중첩 정밀도 측정 방법 및 정렬(alignment) 방법에 관한 것이며, 또한 이러한 마크가 형성된 기판을 구비하는 반도체 장치에 관한 것이다.

관련 기술의 설명

반도체 장치 또는 액정 패널 등의 제조에 활용되는 리소그래피 기술에 있어서, 미세한 패턴을 정확하게 형성하고, 동시에 이 패턴을 하부층과 정확하게 중첩시키는 것이 특히 중요하다.

이 때문에, 이들 제조 공정의 단계에 있어서, 제 2의 회로 패턴이 형성되어 제 1의 회로 패턴과 포개지는 경우, 웨이퍼 상에 마스크를 중첩시키는 정렬은 노광시에 수행되고, 그 다음, 노광 및 현상에 의해 패턴화가 수행된 후, 이러한 방식으로 형성된 패턴 사이의 중첩 정밀도가 측정된다.

일단 형성된 패턴 사이의 중첩 정밀도가 측정되면, 불완전한 중첩 정밀도를 갖는 패턴, 즉 패턴간의 중첩 편차가 소정의 값을 초과하는 패턴은 제거되어, 패턴 형상의 성공율이 향상된다. 따라서 중첩 정밀도를 정확하게 측정하는 것이 중요하다.

이 중첩 정밀도를 측정하기 위해서, 패턴을 갖는 여러 중첩 마크가 지금까지 활용되고 있다(일본 특개평 제 9-251945호, 제 10-160413호 등등). 대표적인 예를 각각 평면도와 단면도로 이루어지는 도 12 내지 도 15에 도시한다. 도 12는 박스-인-박스형 마크, 도 13은 프레임-인-박스형 마크, 도 14는 프레임-인-프레임형 마크, 도 15는 바-인-바형 마크를 도시한다.

박스-인-박스형 마크는, 도 12에 도시된 바와 같이, 위에서 봤을 때 사각형 형상의 오목한 하부층 패턴(1), 및 상기 하부층 패턴(1)보다 작으며 그 안에 형성되는 사각형 상부를 갖는 상부층 패턴(2)을 갖는다.

프레임-인-박스형 마크는, 도 13에 도시된 바와 같이, 위에서 봤을 때 사각형 프레임 형상의 하부층 패턴(1), 및 상기 상부층 패턴(1)보다 작으며 그 내부에 형성되는 사각형 상부를 갖는 상부층 패턴(2)을 갖는다.

프레임-인-프레임형 마크는, 도 14에 도시된 바와 같이, 위에서 봤을 때 사각형 프레임 형상의 하부층 패턴(1), 및 상기 상부층 패턴(1)보다 작으며 그 내부에 형성되는 사각형 프레임 형상의 상부층 패턴(2)을 갖는다.

바-인-바형 마크는, 도 15에 도시된 바와 같이, 네 개의 바(bar) 형상의 패턴이 사각형의 각 변에 각각 배치되는 하부층 패턴(1), 및 상기 하부층 패턴(1)과 형상이 유사하며 그 내부에 형성되는 상부층 패턴(2)을 갖는다.

이들 마크의 어느 마크에 있어서도, 상기 하부층 패턴(1)은 하지층(underlying layer;3)에 패턴을 새겨 넣음으로써 형성되고 상기 상부층 패턴(2)은 상기 하지층(3)위에 놓인 상부층(4) 상에 형성된 레지스트 층으로 형성된다.

도 12 및 도 13에 도시된 바와 같이, 박스-인-박스형 마크와 프레임-인-박스형 마크에서의 상기 상부층 패턴(2)은 사각형의 레지스트 블록을 상부층(4) 상에 적층함으로써 각각 형성된다. 그러나, 이들 마크에서의 상부층 패턴은 레지스트 층 상에 다각형 형상의 개구부 또는 오목부(움푹 들어간 부분)를 제공함으로써 음각(negatively)으로 형성될 수 있다. 도 14 및 도 15에 도시된 바와 같이, 프레임-인-프레임형 마크와 바-인-바형 마크에서의 상부층 패턴(2)은 레지스트 층(2a) 상에 프레임 또는 바 형상의 홈이 파여진 패턴(grooved pattern)을 새겨 넣음으로써 각각 형성된다. 그러나, 이들 마크에서의 상부층 패턴은 프레임 또는 바 형상의 레지스트 블록으로 형성될 수 있다.

이런 종류의 중첩 마크를 사용하여 중첩 정밀도를 측정하기 위해서, 먼저 하부층 패턴이 하지층(3) 상에 형성되고, 그 다음, 상부층(4)이 이 하지층(3) 위에 형성된 후, 그 위에 적층된 레지스트 층으로 상부층 패턴(2)이 형성된다. 이들 하부층 패턴(1)과 상부층 패턴(2)을 둘 다 사용함으로써, 중첩 정밀도가 측정된다. 중첩 정밀도의 측정을 위해서, 광학 이미지 처리형 중첩 측정 장치가 통상적으로 사용되며 중첩 정밀도를 측정하기 위한 중첩 마크로부터의 반사광의 광 세기 프로파일(light intensity profile)이 얻어진다. 하부층 패턴과 상부층 패턴의 중심 위치는 광 세기 프로파일로부터 각각 계산되고 이들 중심 위치 사이의 어긋남이 중첩 정밀도로서 취해진다.

한편, 전사된 패턴 상호간의 위치 어긋남을 방지하기 위해서, 다수의 마스크 상에 형성된 회로 패턴이 스테퍼, 전자빔 노광 시스템 등을 사용하여 단일의 반도체 웨이퍼 상에 전사되는 노광 단계에서, 각각의 마스크와 웨이퍼의 위치는 높은 정밀도로 정렬되어야만 한다. 즉, 정렬 정밀도가 높게 유지되어야만 한다.

웨이퍼와 마스크를 정렬시키는 방법은, 예를 들면, 다음과 같이 수행된다. 먼저, 웨이퍼의 소정의 위치를 확인하기 위한 중첩 마크(정렬 마크)가 웨이퍼 상에 형성되고, 그 다음, 이 정렬 마크를 광 또는 전자빔으로 조사하여, 정렬 마크로부터의 회절광 또는 반사광을 사용하여 정렬 마크의 위치를 검출하고, 그 다음, 이 검출된 위치에 기초하여, X-Y 스테이지를 이동하여 적절한 정렬이 이루어진다. 이러한 정렬 마크는, 도 16에 도시된 패턴, 예를 들면, 바 형상의 홈(groove)을 포함하는 라인 및 공간 패턴(line and space pattern)(도 16의 (a)), 각각이 라인에 사각형 오목부를 포함하는 패턴인 다수의 평행 어레이의 패턴(도 16의 (b)) 등의 패턴을 에칭에 의해 하지층에 새겨 넣음으로써, 웨이퍼의 다이싱 라인(dicing line) 등의 소정의 위치에 형성된다(일본 특개평 제 1989-42182호, 1998-4044호 등). 홈 또는 오목부를 포함하는 이러한 정렬 마크의 위치 검출을 통해, 정렬이 수행된다.

그러나, 최근, 소자의 소형화와 집적도의 향상과 함께, 중첩 정밀도에 필요되는 표준이 증가하고 있다. 상기 상술된 종래 기술의 중첩 마크에 있어서, 중첩 정밀도의 측정과 정렬이 최근의 기술 발전과 발맞추기에 충분한 정확도로 수행되어야 한다는 요구를 만족시키는 것이 상당히 어렵다.

중첩 마크는 일반적으로 다이싱 라인 위에 형성된다. 그러나, 소자의 배치가 점점 더 고밀도로 됨에 따라, 이 중첩 마크는 회로 패턴에 보다 근접하여 형성되고 있다. 회로 패턴에 근접하여 형성된 중첩 마크 주위에, 구조적인 환경에서의 변화가 발생할 수 있다. 제조 공정 동안 가열이 마크가 형성된 층의 열 팽창 또는 수축을 초래하는 경우, 중첩 마크는 구조적인 환경에서의 이러한 변화로 인한 팽창 또는 수축의 정도에서의 차이로 인해 균일하지 않게 변형될 것이다. 열 팽창 또는 수축에 의해 야기되는 이러한 종류의 변형은 중첩 마크가 형성된 층이 BPSG(Boro-Phospho-Silicate Glass) 막, CVD(Chemical Vapour Deposition) 실리콘 산화막 등과 같은 비정질 구조를 갖는 막의 경우 특히 현저하게 된다. 중첩 마크의 변형은 정렬 정밀도와 중첩 정밀도의 측정 정밀도를 감소시키고, 제품의 수율과 질을 저하시켜, 미세화가 진행하는 근년에는 점점 더 심각한 문제가 되고 있다.

중첩 마크의 변형된 상태를, 도 13에 도시된 프레임-인-박스형 중첩 마크를 예로 하여 도 17에 개략적으로 도시하였다. 도 17의 (a)는 평면도이고, 도 17의 (b)는 도 17의 (a)의 A-A선을 따라 취해진 단면도이다.

하부층 패턴(1)의 좌측부(1a) 근처에 중첩 마크용 패턴을 제외한 패턴이 존재하지 않지만, 하부층 패턴(1)의 우측부(1b)에는 주변 회로 패턴(5)이 근접하여 배치되어 있다. 이 패턴 배치를 가열하는 경우, 하부층 패턴의 좌측부(1a) 상의 영역에 위치하는 하지층의 열 수축의 양은 하부층 패턴의 우측부(1b)와 주변 회로 패턴(5) 사이에 포함된 작은 영역에 위치하는 하지층의 열 수축의 양보다 더 크게 되어 그 결과 하부층 패턴의 좌측부(1a)는 심하게 변형된다. 결과적으로, 하부층 패턴의 위치는 정확하게 위치될 수 없고 중첩 정밀도에 대한 측정의 정밀도가 낮아지게 된다. 박스-인-박스형 마크, 프레임-인-프레임형 마크, 바-인-바형 마크 및 정렬 마크에 대해서도 똑같은 현상이 발생한다.

본 발명의 목적은, 미세하고 고집적도의 회로 패턴 형성시에도, 높은 정밀도와 높은 제품 수율을 갖는 다층 회로 패턴을 형성하는 것이다.

본 발명은 회로 패턴이 형성되는 층의 소정의 위치에 홈(groove) 또는 오목부를 새겨 넣음으로써 형성된 마크 패턴, 및 상기 층의 열 팽창 또는 수축에 의해 상기 마크 패턴이 변형되는 것을 방지하도록 상기 마크 패턴을 둘러싸는 홈이 파여진 패턴(grooved pattern)을 갖는 중첩 마크에 관한 것이다.

또한, 본 발명은 제 1의 회로 패턴 위에 제 2의 회로 패턴을 형성할 때 중첩 정밀도를 측정하기 위해 사용되는 중첩 마크에 관한 것으로,

제 1의 회로 패턴이 형성되는 제 1의 층 상의 소정의 위치에 홈 또는 오목부를 새겨 넣음으로써 형성되는 제 1의 하부층 패턴, 및 제 2의 회로 패턴이 형성될 제 2의 층 상의 소정의 위치에 형성된 상부층 패턴, 및

제 1의 층 상에, 상기 제 1의 하부층 패턴을 둘러싸는 프레임 형상의 홈을 새겨 넣음으로써 형성되며, 중첩 정밀도를 측정하는데 사용되지 않는 제 2의 하부층 패턴을 구비한다.

또한, 본 발명은 제 1의 회로 패턴상에 제 2의 회로 패턴을 형성하기 위한 포토리소그래피 공정의 노광 공정에서 웨이퍼와 마스크의 정렬 위치를 인식하고 결정하는 정렬을 위해 사용되는 중첩 마크에 관한 것으로,

제 1의 회로 패턴이 형성되는 층의 소정의 위치에 홈 또는 구덩이를 새겨 넣음으로써 형성된 제 1의 패턴과,

상기 제 1의 패턴을 둘러싸는 프레임 형상의 그루브를 새겨 넣음으로써 형성되며, 정렬에 사용되지 않는 제 2의 패턴을 구비한다.

또한 본 발명은 상기 상술된 본 발명의 중첩 마크가 형성되는 기판을 갖는 반도체 장치에 관한 것이다.

또한 본 발명은 제 1의 회로 패턴 위에 제 2의 회로 패턴을 형성할 때 중첩 정밀도를 측정하는 방법에 관한 것으로,

상기 상술된 본 발명의 중첩 마크가 사용되지만, 적어도, 가장 바깥쪽의 하부층 패턴은 중첩 위치를 검출하는데 사용되지 않는다.

또한, 본 발명은 제 1의 회로 패턴상에 제 2의 회로 패턴을 형성하기 위한 포토리소그래피 공정의 노광 공정에서 웨이퍼와 마스크의 정렬 위치를 검출하고 결정하기 위한 정렬 방법에 관한 것으로,

상기 상술된 본 발명의 중첩 마크가 사용되지만, 적어도, 가장 바깥쪽 패턴은 정렬 위치를 검출하는데 사용되지 않는다.

본 발명은 반도체 장치, 액정 패널 등에 대해 미세한 고집적도의 회로 패턴을 형성하는 경우에도, 높은 정확도와 고수율로 다층 회로 패턴을 형성하는 것을 가능하게 한다.

본 발명은 제 1의 회로 패턴이 형성되는 제 1의 층이, 예를 들면, BPSG막과 같이, 붕소 및 인을 포함하는 산화 유리 또는 CVD 산화막인 비정질 구조를 갖는 열연화성 막(thermally soft film)인 경우에 특히 적합하다.

도 1은 본 발명의 일 실시예인 중첩 마크의 형상과 효과를 개략적으로 도시하는 도면.

도 2는 본 발명의 다른 실시예인 다른 중첩 마크의 형상과 효과를 개략적으로 도시하는 도면.

도 3은 본 발명의 또 다른 실시예인 다른 중첩 마크의 형상과 효과를 개략적으로 도시하는 도면.

도 4는 본 발명의 또 다른 실시예인 다른 중첩 마크의 형상과 효과를 개략적으로 도시하는 도면.

도 5는 본 발명의 또 다른 실시예인 다른 중첩 마크의 형상과 효과를 개략적으로 도시하는 도면.

도 6은 본 발명의 또 다른 실시예인 다른 중첩 마크의 형상과 효과를 개략적으로 도시하는 도면.

도 7은 본 발명의 일 실시예인 중첩 마크(정렬 마크)의 형상을 개략적으로 도시하는 도면.

도 8은 본 발명의 다른 실시예인 다른 중첩 마크(정렬 마크)의 형상을 개략적으로 도시하는 도면.

도 9는 본 발명의 또 다른 실시예인 다른 중첩 마크(정렬 마크)의 형상을 개략적으로 도시하는 도면.

도 10은 본 발명의 또 다른 실시예인 다른 중첩 마크(정렬 마크)의 형상을 개략적으로 도시하는 도면.

도 11은 본 발명의 또 다른 실시예인 다른 중첩 마크(정렬 마크)의 형상을 개략적으로 도시하는 도면.

도 12는 종래 기술의 중첩 마크의 일 예를 개략적으로 도시하는 도면.

도 13은 종래 기술의 중첩 마크의 다른 예를 개략적으로 도시하는 도면.

도 14는 종래 기술의 중첩 마크의 또 다른 예를 개략적으로 도시하는 도면.

도 15는 종래 기술의 중첩 마크의 또 다른 예를 개략적으로 도시하는 도면.

도 16은 종래 기술의 중첩 마크(정렬 마크)의 일 예를 개략적으로 도시하는 도면.

도 17은 종래 기술의 중첩 마크가 변형된 상태를 개략적으로 도시하는 도면.

♠도면의 주요 부분에 대한 부호의 설명♠

1, 1a, 1b : 하부층 패턴(제 1의 하부층 패턴)

2 : 상부층 패턴 2a : 레지스트 층

3 : 제 1의 층(하지층) 4 : 제 2의 층(상부층)

5 : 주변 회로 패턴 12 : 하지층

13 : 레지스트 층 21,21a, 21b : 제 2의 하부층 패턴

22 : 제 3의 하부층 패턴 31 : 제 1의 패턴(내부 패턴)

32 : 제 2의 패턴(외부 패턴)

양호한 실시예를 참조하여 본 발명이 하기에 상세히 설명될 것이다.

제 1의 실시예

본 발명의 중첩 마크는 제 1의 회로 패턴이 형성되는 하지층(underlying layer)에 홈(groove)을 새겨 넣음으로써 형성된 제 1의 하부층 패턴(a first lower-layer pattern), 및 상기 제 1의 하부층 패턴이 상기 하지층의 열 팽창 또는 수축에 의해 변형되는 것을 방지하도록, 상기 제 1의 하부층 패턴을 둘러싸는 프레임 형상의 홈을 상기 하지층 상에 새겨 넣음으로써 형성되는 제 2의 하부층 패턴을 구비한다.

일 실시예로서, 본 발명이 프레임-인-박스형 마크에 적용된 예를 도 1을 참조하여 설명한다. 도 1의 (a)는 평면도이고 도 1의 (b)는 도 1의 (a)의 A-A 라인을 따라 취해진 단면도이다. 여기서, 도 1의 (a)는 변형 이전의 마크를 도시하고, 도 1의 (b)는 열 수축으로 인한 변형 후의 마크를 도시한다. 도 2 내지 도 4도 마찬가지이다.

도 1에 도시된 바와 같이, 본 발명의 중첩 마크에 있어서, 하지층(3)(제 1의 층) 상에 프레임 형상의 홈을 새겨 넣음으로써 형성된 제 1의 하부층 패턴(1)은 프레임 형상의 홈을 새겨 넣음으로써 유사하게 형성된 제 2의 하부층 패턴(21)에 의해 둘러싸인다.

이러한 제 2의 하부층 패턴(21)이 부가적으로 형성된 패턴 배치에 있어서, 중첩 마크에 근접한 주변 회로 패턴의 배치에도 불구하고, 제 1의 하부층 패턴(1) 주변 근처의 구조적인 환경은 일정하게 된다. 도 1에 도시된 패턴 배치에 있어서, 하부층 패턴(1)의 패턴부(1a)의 근처에 주변 회로 패턴이 존재하지 않지만, 주변 회로 패턴(5)은 제 1의 하부층 패턴(1)의 패턴부(1b)의 오른쪽 근처에 배치되고, 따라서, 제 2의 하부층 패턴(21)으로 이루어진 마크 주위의 구조적인 환경은 불균일하다. 하지층이 열적으로 수축되도록 이러한 패턴 배치에 열이 가해진 경우, 제 2의 하부층 패턴(21)의 패턴부(21a)가 이러한 열수축에 의해 변형되고, 제 2의 하부층 패턴의 안쪽에서의 수축이 완화되기 때문에, 제 1의 하부층 패턴(1)의 패턴부(1a)에 관해서는 그 변형이 방지된다. 변형된 제 2의 하부층 패턴(21)을 사용하지 않으면서, 중첩 정밀도의 측정을 위해서, 변형이 방지된 제 1의 하부층 패턴(1)과 상부층 패턴(2) 만이 활용된다. 이러한 방식으로, 중첩 정밀도가 높은 정확성으로 측정될 수 있고, 높은 성공율이 달성될 수 있다. 또한, 도 1의 (b)가 하지층(3)이 열수축되는 경우를 설명하지만, 하지층(3)이 열팽창될 수도 있다. 이러한 경우, 제 2의 하부층 패턴(21)의 홈의 폭을 충분히 크게 설정함으로써, 하지층(3)의 팽창 정도는 이 홈의 폭만큼 상쇄되어 완화될 수 있고, 그 결과 제 1의 하부층 패턴의 내부는 변형으로부터 보호된다.

본 발명의 중첩 마크의 형성은 다음과 같이 수행된다. 먼저, 하지층(3) 상에 제 1의 회로 패턴을 형성함과 동시에, 제 1의 하부층 패턴(1)과 제 2의 하부층 패턴(21)이 동일한 하지층(3) 상에 형성되는데, 그 각각은 에칭 등에 의해 다이싱 라인과 같은 영역의 소정의 위치에 홈을 새겨 넣음으로써 형성된다. 다음에, 제 2의 회로 패턴이 형성될 상부층(4)(제 2의 층)이 그 위에 놓여지고, 그 다음, 레지스트 층이 이 상부층(4) 위에 적층된다. 다음에, 이 레지스트 층을 제 2의 회로 패턴으로 패턴화함과 동시에, 제 1 및 제 2의 하부층 패턴(1 및 21) 주위의 이 레지스트 층은 정사각형, 직사각형 등과 같은 다각형으로 패턴화되어, 제 1의 하부층 패턴(1) 내부의 레지스트로 이루어진 상부층 패턴(2)을 형성하게 된다. 이 상부층 패턴(2)은 도 1에 도시된 바와 같이, 위에서 봤을 때 다각형 형상인 양각의 레지스트 블록으로 형성될 수도 있고, 다르게는, 도 6의 (a)에 도시된 바와 같이, 레지스트 층(2a) 상에 위에서 봤을 때 다각형 형상인 음각의 오목부(움푹 들어간 부분) 또는 개구부를 설정함으로써 형성될 수도 있다. 또한, 도 14 또는 도 15에 도시된 상부층 패턴과 같이, 이 상부층 패턴(2)은 레지스트 층(2a) 상에 프레임 또는 바 형상으로 홈이 파여진 패턴을 새겨 넣음으로써 형성될 수도 있다. 또한, 프레임 또는 바 형상의 레지스트 블록으로 형성될 수도 있다.

본 발명의 중첩 마크용 패턴의 형상 및 배치로서, 도 1의 (a)에 도시된 패턴이 일 예로서 주어질 수 있다. 이 패턴에 있어서, 제 1의 하부층 패턴(1)은 위에서 봤을 때 다각형 프레임의 형상이고 제 2의 하부층 패턴(21)도 위에서 봤을 때 다각형 프레임의 형상이며 실질적으로 동일한 간격으로 상기 제 1의 하부층 패턴(1)을 둘러싼다. 본원에서, 제 1 및 제 2의 하부층 패턴에 대한 다각형 형상은 도 1의 (a)에 도시된 바와 같이 정사각형인 것이 바람직하지만, 직사각형이 될 수도 있다. 한편, 상부층 패턴(2)은 위에서 봤을 때 정사각형, 직사각형 등과 같은 다각형 형상의 레지스트 패턴이며, 제 1의 하부층 패턴(1)의 안쪽에 배치된다.

실질적으로 동일한 간격으로 제 2의 하부층 패턴으로 제 1의 하부층 패턴(1)을 둘러쌈으로써, 제 2의 하부층 패턴은 하지층(3)의 열 팽창 또는 수축을 완화하는 효과를 가지며, 또한, 제 1의 하부층 패턴(1) 주위의 환경은 구조적으로 균일하게 되어, 패턴 주위의 하지층의 열 팽창 또는 수축의 양도 균일하게 된다. 이것은 중첩 마크가 불균일하게 변형되는 것을 방지하고, 그 결과 중첩 정밀도에 대한 측정의 정밀성의 저하를 효과적으로 방지한다.

도 1의 (a)에 도시된 프레임 형상의 패턴 외에 제 1의 하부층 패턴에 대한 가능한 형상으로서, 도 2의 (a)에 도시된 바와 같이, 상부층 패턴을 사이에 끼우고 서로 대향하는 한 쌍의 바 형상의 패턴이 병렬로 정렬되는 패턴이 주어질 수 있다. 또한, 정사각형, 직사각형 등과 같은 사각형의 각 변에 네 개의 바 형상의 패턴이 각각 배치되는 패턴일 수도 있다. 이 경우, 상부층 패턴(2)은 바 형상의 패턴 쌍 사이에 배치되고 제 2의 하부층 패턴은 제 1의 하부층 패턴(1) 전체를 둘러싸도록 형성된다. 이들 경우에 있어서, 하지층(3)의 열 팽창 또는 수축을 야기시키기에 충분한 열이 가해지면, 도 2의 (b)에 도시된 바와 같이, 예를 들면, 가장 바깥쪽의 제 2의 하부층 패턴의 패턴부(21a)의 변형을 통해, 내부의 제 1의 하부층 패턴(1)은 변형으로부터 보호된다. 이 때, 제 2의 하부층 패턴의 프레임 형상의 홈이 파여진 패턴의 각 변은 이들 각 변과 평행하게 대향하는 제 1의 하부층 패턴의 바 형상의 패턴에 대하여 각각 등거리의 간격을 두고 배치되어 있는 것이 더욱 바람직하다.

도 1의 (a) 및 도 2의 (a)에 도시된 바와 같이, 상기 언급된 제 2의 하부층 패턴(21)이 제 1의 하부층 패턴(1) 및 상부층 패턴(2) 둘 다를 둘러싸도록 배치되지만, 만약 제 1의 하부층 패턴이 바 형상의 패턴으로 구성되면, 도 3의 (a)에 도시된 바와 같이, 제 2의 하부층 패턴(21)은 제 1의 하부층 패턴의 바 형상의 패턴 각각을 개별적으로 둘러싸도록 구성될 수도 있다. 또한, 도 3의 (a)는 제 1의 하부층 패턴(1)이 바 형상의 패턴으로 구성되고, 이들 모두가 한 방향에 평행하도록 정렬되는 경우를 도시하고 있지만, 네 개의 바 형상의 패턴이 정사각형 또는 직사각형 등과 같은 사각형의 한 변에 각각 배치되는 경우에도, 마찬가지로 각각의 바 형상의 패턴은 프레임 형상의 제 2의 하부층 패턴에 의해 개별적으로 둘러싸일 수 있다. 이들 경우에 있어서, 제 2의 하부층 패턴(21)의 안쪽에 위치된 제 1의 하부층 패턴(1)도 상기 상술된 것과 동일한 방식(도 3의 (b))으로 변형으로부터 보호될 수 있다.

제공될 수 있는 다른 패턴은, 도 4의 (b)에 도시된 바와 같이, 위에서 봤을 때 사각형 프레임 형상의 제 2의 하부층 패턴(21)이 제 1의 하부층 패턴(1)과 상부층 패턴(2)을 둘러싸고, 또한, 위에서 봤을 때 사각형 프레임의 형상의 제 3의 하부층 패턴(22)이 제 1의 하부층 패턴(1)의 각각의 바 형상의 패턴을 개별적으로 둘러싸는 패턴이다. 이 경우, 제 1의 하부층 패턴(1)이 제 2 및 제 3의 하부층 패턴에 의해 이중으로 둘러싸이기 때문에, 제 2의 하부층 패턴(21)의 안쪽에 위치된 제 1의 하부층 패턴(1)은 변형으로부터 더 잘 보호될 수 있다(도 4의 (b)).

상기 상술된 실시예에 있어서, 만약 제 1의 하부층 패턴(1)이 바 형상의 패턴으로 구성되고, 각각의 바 형상의 패턴을 둘러싸는 제 2 및 제 3의 프레임 형상의 하부층 패턴에 있어서, 제 1의 하부층 패턴의 바 형상의 패턴 각각에 평행한 모든 프레임 형상의 패턴의 각 변은 이들 각 변과 평행하게 대향하는 제 1의 하부층 패턴의 바 형상 패턴에 동일한 간격으로 각각 배치되는 것이 바람직하다. 이러한 방식으로, 제 1의 하부층 패턴(1) 주위의 환경은 구조적으로 균일하게 되고, 따라서, 패턴 주위의 하지층의 열 팽창 또는 수축의 양도 보다 균일하게 된다. 이것은 중첩 마크가 불균일하게 변형되는 것을 보호하고, 결과적으로, 중첩 정밀도에 대한 측정 정밀도의 저하를 효과적으로 방지한다.

본 발명에 따른 중첩 정밀도의 측정에 있어서, 측정의 보다 정확한 정밀도는 중첩 위치를 검출할 때 가장 바깥쪽 하부층 패턴인 제 2의 하부층 패턴(21)을 사용하지 않음으로써 달성될 수 있다. 그러나, 도 4의 (b)에 도시된 제 3의 하부층 패턴(22)과 같이 변형을 방지하기 위한 다른 패턴이 가장 바깥쪽 패턴의 안쪽에 부가적으로 설정된 경우에도, 이 패턴을 사용하지 않음으로써 측정의 높은 정밀도를 달성할 수 있다.

본 발명의 중첩 마크의 패턴 크기는 중첩 정밀도의 측정을 위한 보통의 중첩 마크의 패턴 길이, 패턴 간격, 홈 깊이, 레지스트 두께 등에 따라서 적절히 설정된다. 단, 제 2 및 제 3의 하부층 패턴의 홈의 깊이는 안쪽에 위치된 제 1의 하부층 패턴의 변형을 충분히 방지할 수 있을 정도로 깊은 것이 필요하고, 제 1의 하부층 패턴과 거의 동등 이상의 깊이인 것이 바람직하다. 제 1의 하부층 패턴과 제 2의 및 제 3의 하부층 패턴은, 보통, 에칭에 의해 동시에 형성되기 때문에, 이들 홈의 깊이는 거의 같은 것이 바람직하다.

제 2의 실시예

본 발명이 박스-인-박스형 마크에 적용된 일 예가 도 5에 도시된다. 도 5의 (a)는 평면도이고 도 5의 (b)는 도 5의 (a)의 A-A 라인을 따라 취해진 단면도이다. 여기서, 도 5의 (a)는 변형 이전의 마크를 도시하고 도 5의 (b)는 열 수축으로 인한 변형 이후의 마크를 도시한다.

제 1의 하부층 패턴으로서, 프레임 형상의 홈 패턴이 위에서 봤을 때 다각형 형상의 오목한 패턴으로 대체되는 점을 제외하면, 본 실시예는 도 1에 도시된 제 1의 실시예의 중첩 마크와 동일하다.

또한, 도 5에 도시된 바와 같이, 상부층 패턴(2)은 위에서 봤을 때 다각형 형상의 레지스트 블록으로 형성될 수 있으며, 또한 다르게는, 도 6의 (b)에 도시된 바와 같이, 위에서 봤을 때 다각형 형상의 오목부(움푹 들어간 부분) 또는 개구부를 레지스트 층(2a) 상에 제공함으로써 음각으로 형성될 수 있다.

제 3의 실시예

상기 상술된 제 1의 실시예에서, 상부층 패턴(2)은 상부층(4) 사에 다른 층을 적층함으로써 형성되고 위에서 봤을 때 다각형 형상의 레지스트 블록으로 이루어지는 패턴이지만, 이 레지스트 패턴 대신, 상부층(4)에 홈을 새겨 넣음으로써 형성되는 홈 패턴이 활용될 수 있다. 이러한 홈이 파여진 패턴은 위에서 봤을 때 정사각형 또는 직사각형 등과 같은 다각형의 프레임 형상의 패턴, 바 형상의 패턴이 병렬로 정렬되는 패턴, 또는 바 형상의 패턴이 정사각형 또는 직사각형 등과 같은 다각형의 한 변에 각각 배치되는 패턴일 수 있다. 이들 홈이 파여진 패턴은 상부층(4)에 제 2의 회로 패턴을 형성함과 동시에 에칭에 의해 형성될 수 있다.

제 4의 실시예

다음에, 제 1의 회로 패턴 위에 제 2의 회로 패턴을 형성하기 위한 포토리소그래피 공정의 노광 단계에서, 웨이퍼와 마스크의 정렬 위치를 검출하고 결정하기 위해 사용되는 정렬용 중첩 마크(이하, 정렬 마크로 칭함)에 본 발명이 적용되는 일 예에 대해서 설명한다.

본 발명의 정렬 마크에 있어서, 제 1의 회로 패턴이 형성될 하지층 상에 다이싱 라인 등과 같은 영역의 소정의 위치에 홈을 새겨 넣음으로써 제 1의 패턴이 형성된다. 이 제 1의 패턴을 둘러싸기 위해서, 프레임 형상의 제 2의 패턴이 하지층 상에 홈을 새겨 넣음으로써 형성된다. 다시 말하면, 정렬 마크는 상기의 실시예에서 중첩 정밀도의 측정을 위한 중첩 마크의 하부층 패턴과 동일한 형상을 가질 수 있다.

본 발명의 정렬 마크의 패턴 크기는 보통의 정렬 마크의 패턴 길이, 패턴 간격, 홈 깊이 등에 따라서 적절하게 설정된다. 마크의 검출이 중첩 정밀도의 측정에서와 동일한 광학 이미지-처리 기술에 의해 이루어지는 경우, 중첩 정밀도 측정용 중첩 마크와 정렬 마크 둘 다에 대해서 동일한 하부층 패턴을 사용하도록 설정될 수 있다.

또한, 정렬 마크의 홈 깊이에 관해서, 외부 패턴(제 2의 패턴)의 홈 깊이는 내부 패턴(제 1의 패턴)이 변형되는 것을 방지하기에 충분하도록 깊어야 하고, 내부 패턴과 동일하거나 더 깊은 것이 바람직하다. 외부 패턴과 내부 패턴이 에칭에 의해 보통 동시에 형성되기 때문에, 이들 홈의 깊이는 거의 동일하게 설정되는 것이 바람직하다.

이제 도 7 내지 도 11을 참조하여, 정렬 마크의 패턴 형상이 상술된다.

도 7에 도시된 패턴에 있어서, 제 1의 회로 패턴이 형성될 층 상에 홈을 새겨 넣음으로써 형성된 프레임 형상의 제 1의 패턴(31)(내부 패턴)은 마찬가지로 홈을 새겨 넣음으로써 형성된 프레임 형상의 제 2의 패턴(32)(외부 패턴)에 의해 둘러싸인다. 이 패턴 형상은 도 1의 (a)에 도시된 제 1의 실시예의 마크의 하부층 패턴의 형상과 동일하며, 또한, 양호한 형상 및 이 패턴 형상에 의해 의해 유발되는 효과는 제 1의 실시예에서 상술된 것과 동일하다.

제 1의 패턴으로서, 각각의 바 형상의 패턴이 정사각형 또는 직사각형 등과 같은 다각형의 한 변에 위치되는 두 쌍의 병행한 바 형상의 패턴을 포함하는 패턴이 프레임 형상의 다각형 패턴을 대신하는 점을 제외하면, 도 8에 도시된 패턴은 도 7에 도시된 패턴과 동일하다. 제 1의 패턴(31)에 대해 가능한 형상으로서, 도 10에 도시된 바와 같은 바 형상의 패턴의 병렬 어레이를 포함하는 라인 및 공간 패턴이 제공될 수 있다. 또한, 제 1의 패턴(31)으로서, 도 11에 도시된 바와 같이, 각각이 한 라인에 정렬된 정사각형, 직사각형 등과 같은 다각형 형상인 다수의 오목부(움푹 파여진 부분) 및 각각이 이들 오목부의 어레이인 다수의 병렬 어레이의 패턴이 사용될 수 있다. 이들 패턴에 있어서, 외부 패턴(32)의 형성을 통해 얻어지는 기능 및 효과는 제 1의 실시예의 하부층 패턴에 대해 설명된 것과 동일하다.

도 9에 도시된 패턴은 제 1의 패턴이 각각의 바 형상의 패턴으로 이루어지고, 제 2의 패턴이 각각의 바 형상의 패턴을 개별적으로 둘러싸도록 형성되는 패턴이다. 도 9에서, 제 1의 패턴(31)은 두 쌍의 평행한 바 형상의 패턴을 포함하고, 각각의 바 형상의 패턴이 정사각형 또는 직사각형 등과 같은 다각형의 한 변에 위치되지만, 모든 바 형상의 패턴이 서로에 대해 평행하고 한 방향으로 정렬되는 패턴일 수도 있다. 이 패턴 형상은 도 3의 (a)에 도시된 제 1의 실시예의 중첩 마크의 하부층 패턴의 형상과 동일하며, 또한, 이 형상에 의해 유발되는 효과 및 양호한 형상은 제 1의 실시예에서 설명된 것과 동일하다.

또한, 사각형 프레임 형상의 홈이 파여진 패턴이 도 9에 도시된 패턴 전체를 둘러싸도록 형성될 수 있다.

제 5의 실시예

상기 상술된 본 발명의 정렬 마크 및 중첩 정밀도 측정용 마크가 반도체 장치 또는 액정 패널의 다층 회로 패턴의 형성에 사용되는 경우, 미세하고 고밀도의 회로 패턴 형성에 있어서도, 다층 회로 패턴은 제조시 고정밀도와 높은 수율로 제조될 수 있다.

또한, 정렬 마크의 형상 및 배치가 적절하게 설정되면, 제 1의 회로 패턴 및 제 2의 회로 패턴 사이의 중첩 정밀도의 측정에 대해서 뿐만 아니라 제 1의 회로 패턴의 위치 검출용 하부층 패턴으로서도 본 발명의 정렬 마크가 활용될 수 있다. 다시 말하면, 본 발명의 중첩 정밀도의 측정용 중첩 마크의 하부층 패턴은 정렬 마크로서 사용될 수 있다. 이 경우, 내부 패턴은 바 형상의 패턴 또는 프레임 형상의 패턴인 것이 바람직하고, 바 형상의 패턴을 포함하는 라인 및 공간 패턴인 것이 더 바람직하다.

도 1에 도시된 중첩 정밀도 측정용 중첩 마크와 도 7에 도시된 정렬 마크를 사용하여 다층 회로 패턴 형성 방법의 일 예를 설명한다.

먼저, 제 1의 회로 패턴이 형성된 제 1의 층 상에, 제 1의 회로 패턴을 형성하는 것과 동시에, 도 7에 도시된 정렬 마크가 형성된다. 다음에, 제 2의 회로 패턴이 형성될 제 2의 층이 그 위에 놓여지고, 계속해서, 레지스트 층이 이 제 2의 층상에 적층된다.

다음에, 제 1의 층 상에 형성된 정렬 마크를 사용하여, 정렬이 수행되고, 그 다음 제 2의 회로 패턴이 마스크를 통한 노광에 의해 전사된다.

여기서, 상기 언급된 마스크로서, 중첩 정밀도 측정용 중첩 마크의 상부층 패턴(2)을 형성하기 위한 패턴을 갖는 마스크가 사용되고, 이러한 방식으로, 제 2의 회로 패턴을 전사함과 동시에, 상부층 패턴이 정렬 패턴의 내부의 레지스트 층에 전사된다.

다음에, 현상을 수행함으로써, 제 2의 회로 패턴의 형성을 위한 레지스트 패턴을 형성함과 동시에, 레지스트로 이루어진 상부층 패턴이 형성된다. 이 상부층 패턴과 정렬 패턴은 중첩 정밀도 측정용 중첩 마크를 구성하고, 중첩 마크를 사용하여 중첩 정밀도를 측정한다. 본원에서 사용된 정렬 마크는 도 1에 도시된 제 1의 하부층 패턴(1) 및 제 2의 하부층 패턴(21)에 대응한다.

만약, 중첩 오차가 소정의 값 이내에 있으면, 그 웨이퍼는 다음의 에칭 공정으로 넘어간다. 한편, 만약 중첩 오차가 소정의 값을 초과하면, 레지스트 패턴은 제거되고 레지스트의 도포, 노광, 현상의 단계가 두 번째로 수행된다.

상기 언급된 패턴 형성 단계에 있어서, 일단 제 1의 층이 형성되면, 노광이 수행될 때까지 여러 가지 가열이 수행되더라도, 가장 바깥쪽의 패턴만이 제 1의 층 상에 형성된 마크의 패턴 내에서 변형되기 때문에, 내부 패턴은 변형이 방지된다. 변형된 가장 바깥쪽의 패턴을 사용하지 않고 정렬이나 중첩 정밀도의 측정을 행함으로써, 고정밀도로 정렬이나 중첩 정밀도의 측정이 수행될 수 있다.

또한, 제 1의 층의 형성 후, 노광까지의 사이에 가해지는 열로서는, 예컨대, 경화(hardening) 등의 각 층의 특성 개선을 위한 열처리, BPSG 등의 열연화성막의 리플로 등의 평탄화를 위한 열처리, 기판의 결정성이나 불순물 프로파일의 개선을 위한 어닐링, 제 1의 층과 제 2의 층의 사이에 질화막이나 용량 절연막 등의 제 3의 층을 형성할 때의 열 등을 들 수 있다.

이상의 설명으로부터 분명한 바와 같이 본 발명에 의하면, 반도체 장치나 액정 패널 등의 미세하고 또한 고밀도의 회로 패턴의 형성에 있어서도, 다층 회로 패턴을 높은 중첩 정밀도로 수율 좋게 형성할 수 있게 된다.

본 발명은 제 1의 회로 패턴이 형성되는 제 1의 층이 BPSG 등의 붕소와 인을 함유하는 산화물 유리나 CVD 산화막 등의 비정질 구조를 갖는 열연화성막인 경우에 특히 적합하다.

Claims

회로 패턴이 형성되는 층 상의 소정의 위치에 홈 또는 오목부를 새겨 넣음으로써 형성된 마크 패턴, 및 상기 층의 열 팽창 또는 수축에 의해 상기 마크 패턴이 변형되는 것을 방지하도록 상기 마크 패턴을 둘러싸는 홈이 파여진 패턴(grooved pattern)을 갖는 것을 특징으로 하는 중첩 마크.
제 1의 회로 패턴 위에 제 2의 회로 패턴을 형성할 때 중첩 정밀도를 측정하기 위해 사용되는 중첩 마크에 있어서,

상기 제 1의 회로 패턴이 형성되는 제 1의 층 상의 소정의 위치에 홈 또는 오목부를 새겨 넣음으로써 형성된 제 1의 하부층 패턴과,

상기 제 2의 회로 패턴이 형성될 제 2의 층 상의 소정의 위치에 형성된 상부층 패턴, 및

상기 제 1의 층 상에 상기 제 1의 하부층 패턴을 둘러싸도록 프레임 형상의 홈을 새겨 넣음으로써 형성되며, 중첩 정밀도 측정용으로 사용되지 않는 제 2의 하부층 패턴을 구비하는 것을 특징으로 하는 중첩 마크.
제 2항에 있어서, 상기 제 1의 하부층 패턴은 노광 단계에서 마스크를 웨이퍼에 중첩시키는 정렬시 정렬 마크로서 활용되는 것은 특징으로 하는 중첩 마크.
제 2항에 있어서,

상기 제 1의 하부층 패턴은 위에서 봤을 때 다각형 프레임 형상의 홈이 파여진 패턴 또는 다각형의 오목한 패턴이며,

상기 제 2의 하부층 패턴은 위에서 봤을 때 다각형 프레임 형상의 홈이 파여진 패턴이고, 거의 동일한 간격에서 상기 제 1의 하부층 패턴을 둘러싸도록 형성되는 것을 특징으로 하는 중첩 마크.
제 2항에 있어서,

상기 제 1의 하부층 패턴은 위에서 봤을 때 한 쌍의 바 형상의 패턴이 병렬로 배치되고, 상부층 패턴을 사이에 두고 서로 마주보는 홈이 파여진 패턴이며,

상기 제 2의 하부층 패턴은 위에서 봤을 때 사각형 프레임 형상의 홈이 파여진 패턴이고, 상기 제 1의 하부층 패턴 전체를 둘러싸도록 형성되며, 상기 프레임 형상의 홈이 파여진 패턴의 각 변은 이들 각 변과 평행하게 대향하는 상기 제 1의 하부층 패턴의 바 형상의 패턴에 대하여 각각 동일한 간격을 두고 배치되어 있는 것을 특징으로 하는 중첩 마크.
제 2항에 있어서,

상기 제 1의 하부층 패턴은 위에서 봤을 때 한 쌍의 바 형상의 패턴이 병렬로 배치되고 상부층 패턴을 사이에 두고 서로 마주보는 홈이 파여진 패턴이며,

상기 제 2의 하부층 패턴은 각각이 위에서 봤을 때 사각형 형상이며 상기 제 1의 하부층 패턴의 각각의 바 형상의 패턴을 둘러싸도록 형성되는 패턴을 포함하는 홈이 파여진 패턴이며, 상기 프레임 형상의 홈이 파여진 패턴의 각 변은 이들 각 변과 평행하게 대향하는 상기 제 1의 하부층 패턴의 바 형상의 패턴에 대하여 각각 동일한 간격을 두고 배치되어 있는 것을 특징으로 하는 중첩 마크.
제 5항에 있어서,

상기 제 1의 층 상에서 상기 제 2의 하부층 패턴에 의해 둘러싸이는 영역에, 제 1의 하부층 패턴의 모든 바 형상의 패턴을 개별적으로 둘러싸도록 프레임 형상의 홈을 새겨 넣음으로써 형성된 제 3의 하부층 패턴을 구비하며,

상기 제 3의 하부층 패턴의 각 변은 이들 각 변과 평행하게 대향하는 상기 제 1의 하부층 패턴의 바 형상의 패턴에 대하여 각각 동일한 간격을 두고 배치되며,

상기 제 3의 하부층 패턴은 중첩 정밀도의 측정에는 사용되지 않는 것을 특징으로 하는 중첩 마크.
제 2항에 있어서, 상기 상부층 패턴은 상기 제 2의 층 위에 적층된 레지스트 층으로부터 형성되고, 위에서 봤을 때 다각형, 프레임 또는 바 형상의 패턴을 포함하는 것을 특징으로 하는 중첩 마크.
제 1의 회로 패턴 위에 제 2의 회로 패턴을 형성하기 위한 포토리소그래피의 노광 단계 동안, 웨이퍼와 마스크의 정렬 위치를 검출하고 결정하는 정렬을 수행하기 위해 사용되는 중첩 마크에 있어서,

제 1의 회로 패턴이 형성되는 층 상의 소정의 위치에 홈 또는 오목부를 새겨 넣음으로써 형성된 제 1의 패턴; 및

상기 제 1의 패턴을 둘러싸도록 프레임 형상의 홈을 새겨 넣음으로써 형성되며, 정렬에 사용되지 않는 제 2의 패턴을 구비하는 것을 특징으로 하는 중첩 마크.
제 9항에 있어서,

상기 제 1의 패턴은 위에서 봤을 때 다각형 프레임 형상의 홈이 파여진 패턴이며;

상기 제 2의 패턴은 위에서 봤을 때 다각형 프레임 형상의 홈이 파여진 패턴이며, 상기 제 1의 패턴을 거의 동일한 간격에서 둘러싸도록 형성되는 것을 특징으로 하는 중첩 마크.
제 9항에 있어서,

상기 제 1의 패턴은 위에서 봤을 때 바 형상의 패턴이 평행 배치된 홈이 파여진 패턴이며;

상기 제 2의 패턴은 위에서 봤을 때 사각형 형상의 홈이 파여진 패턴이고, 상기 제 1의 패턴 전체를 둘러싸도록 형성되고, 상기 프레임 형상의 홈이 파여진 패턴의 각 변은 이들 각 변과 평행하게 대향하는 상기 제 1의 패턴의 바 형상의 패턴에 대하여 각각 동일한 간격을 두고 배치되어 있는 것을 특징으로 하는 중첩 마크.
제 9항에 있어서,

상기 제 1의 패턴은 위에서 봤을 때 바 형상의 패턴이 병렬 배치된 홈이 파여진 형상이며;

상기 제 2의 패턴은 상기 제 1의 패턴의 각각의 바 형상의 패턴을 둘러싸도록 형성되며 위에서 봤을 때 각각이 사각형 프레임 형상인 패턴을 포함하는 홈이 파여진 패턴이고, 상기 프레임 형상의 홈이 파여진 패턴의 각 변은 이들 각 변과 평행하게 대향하는 상기 제 1의 패턴의 바 형상의 패턴에 대하여 각각 동일한 간격을 두고 배치되어 있는 것을 특징으로 하는 중첩 마크.
제 11항에 있어서,

상기 제 1의 회로 패턴이 형성된 층 상에서 상기 제 2의 패턴에 의해 둘러싸이는 영역에, 상기 제 1의 패턴의 모든 바 형상의 패턴을 개별적으로 둘러싸도록 바 형상의 홈을 새겨 넣음으로써 형성된 제 3의 패턴을 구비하며,

상기 제 3의 패턴의 각 변은 이들 각 변과 평행하게 대향하는 상기 제 1의 패턴의 바 형상의 패턴에 대하여 각각 동일한 간격을 두고 배치되며,

상기 제 3의 패턴은 중첩 정밀도의 측정에는 사용되지 않는 것을 특징으로 하는 중첩 마크.
제 11항에 있어서, 상기 바 형상의 패턴의 대신에, 사각형의 오목부가 라인 형태로 배치되는 패턴이 형성되는 것을 특징으로 하는 중첩 마크.
제 12항에 있어서, 상기 바 형상의 패턴 대신에, 사각형의 오목부가 라인 형태로 배치되는 패턴이 형성되는 것을 특징으로 하는 중첩 마크.
제 13항에 있어서, 상기 바 형상의 패턴 대신에, 사각형의 오목부가 라인 형태로 배치되는 패턴이 형성되는 것을 특징으로 하는 중첩 마크.
제 1항에 따른 중첩 마크가 형성된 기판을 구비하는 것을 특징으로 하는 반도체 장치.
제 2항에 따른 중첩 마크가 형성된 기판을 구비하는 것을 특징으로 하는 반도체 장치.
제 9항에 따른 중첩 마크가 형성된 기판을 구비하는 것을 특징으로 하는 반도체 장치.
제 1의 회로 패턴 위에 제 2의 회로 패턴을 형성하는 중첩 정밀도 측정 방법에 있어서,

제 2항에 따른 상기 중첩 마크가 사용되지만, 적어도, 가장 바깥쪽의 하부층 패턴은 중첩 위치를 검출하는데 활용되지 않는 것을 특징으로 하는 중첩 정밀도 측정 방법.
제 1의 회로 패턴 위에 제 2의 회로 패턴을 형성하기 위한 포토리소그래피의 노광 단계 동안, 웨이퍼와 마스크의 정렬 위치를 검출하고 결정하는 정렬을 수행하는 방법에 있어서,

제 9항에 따른 상기 중첩 마크가 사용되지만, 적어도, 가장 바깥쪽의 패턴은 정렬 위치를 검출하는데 활용되지 않는 것을 특징으로 하는 정렬 수행 방법.