JPH1050583A

JPH1050583A - 重ね合わせ測定マークおよび測定方法

Info

Publication number: JPH1050583A
Application number: JP8208017A
Authority: JP
Inventors: Taku Saito; 卓斉藤
Original assignee: Matsushita Electronics Corp
Current assignee: Panasonic Holdings Corp
Priority date: 1996-08-07
Filing date: 1996-08-07
Publication date: 1998-02-20
Anticipated expiration: 2016-08-07
Also published as: JP3511552B2

Abstract

(57)【要約】【課題】実際の回路パターンの重ね合わせずれを正確
に測定できる。【解決手段】第一の回路パターンの設計ルールと同じ
寸法を有する線状のパターンによる第一の重ね合わせ測
定マーク１と、第二の回路パターンの設計ルールと同じ
寸法を有する線状のパターンによる第二の重ね合わせ測
定マーク２とを備えた。例えば光学式重ね合わせ装置を
用いて第一の重ね合わせ測定マーク１と第二の重ね合わ
せ測定マーク２との位置の差を検出することにより第一
の回路パターンと第二の回路パターンの位置ずれを検出
することができる。この場合、重ね合わせ測定マーク
１，２が、実際の回路パターンの設計ルールと同じ寸法
を有する線状のパターンであるので、露光の際に結像位
置の差が生じ難く、実際の回路パターンの重ね合わせず
れを正確に測定することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体装置や液
晶パネル製造時に用いられる重ね合わせ測定マークおよ
び測定方法に関するものである。

【０００２】

【従来の技術】半導体装置の技術進歩は激しく、例えば
現在０．３μｍ以下のデザインルールで２５６Ｍビット
のＤＲＡＭが開発されている。このような超微細半導体
デバイスのながでリソグラフィープロセスは最も重要な
ものである。リソグラフィープロセスでは、高い解像性
と高い重ね合わせ精度が求められている。解像性に関し
ては、ステッパの光源として３６５ｎｍのｉ線から２４
８ｎｍのフッ化クリプトンのエキシマレーザーが用いら
れるようになってきた。また輪帯照明法に代表されるよ
うな変形照明法により高解像度を得る努力がなされてい
る。

【０００３】一方で、リソグラフィープロセスで現在問
題となっているのは、重ね合わせ精度の確保である。以
下図を用いてこの重ね合わせ精度について説明する。図
４は代表的なメモリ半導体のメモリセル部分の構造の模
式図である。ワード線２１を形成した後ビット線２２を
形成する。そしてワード線２１とビット線２２に囲まれ
た部分に容量蓄積電極の為のコンタクトホール２３を形
成する。コンタクトホール２３を形成する際にマスク合
わせずれによりワード線２１あるいはビット線２２と接
触するとその半導体は不良品となる。また半導体装置の
微細化によりコンタクトホール２３とワード線２１、ビ
ット線２２との間隔（アライメントマージン）は０．１
μｍ程度となっている。このためリソグラフィー工程に
おいて、先行ウェハの処理を行い、マスクの重ね合わせ
ずれを測定し補正することが行われている。この重ね合
わせ測定のためのマークとして一般には図５の様なボッ
クスインボックスマークが用いられている。このマーク
は例えば外側のボックス２４を被アライメント層である
下地で形成し、内側のボックス２５をレジストで形成す
る。そして両者のずれを測定することでマスクの重ね合
わせずれを測定することができる。

【０００４】

【発明が解決しようとする課題】通常上記の従来の重ね
合わせ測定マークの大きさは、外側のボックス２４が２
０から３０μｍの方形で、内側のボックス２５が１０か
ら２０μｍの方形である。あるいは測定精度向上のため
図６に示すような棒状のパターンで囲んだマーク２６が
用いられることもある。この場合棒状パターンの幅Ｗ
は、数μｍ以上である。

【０００５】一般にこのような重ね合わせ測定を必要と
する工程の回路パターンの大きさは１μｍ以下であり、
現在では０．３μｍから０．５μｍが代表的な寸法とな
っている。発明者の実験によると、このようなサブミク
ロンのパターンと１０μｍを越えるパターンとの間に、
結像位置の差が存在することが確認された。またパター
ンのサイズ・ピッチによりこの結像位置が変化していく
ことや、変形照明法を用いたときに特に大きな差が認め
られた。これは露光に用いられるステッパの投影レンズ
の収差によるものであることを、シミュレーション等に
より確認した。すなわち現在、一般的に用いられている
ボックスパターンや、数μｍの棒状パターンでは実際の
回路パターンの重ね合わせずれを正確に測定できていな
いことになる。実際にボックスパターンで重ね合わせず
れがほぼ０μｍであると測定された回路間で、電気的に
回路間の重ね合わせを測定したところ約０．０４μｍの
ずれが確認された。

【０００６】したがって、この発明の目的は、上記課題
に鑑み、実際の回路パターンの重ね合わせずれを正確に
測定できる重ね合わせ測定用マークおよび測定方法を提
供することである。

【０００７】

【課題を解決するための手段】請求項１記載の重ね合わ
せ測定マークは、半導体装置あるいは液晶パネルの製造
工程における第一の回路パターンと第二の回路パターン
の重ね合わせずれを測定する重ね合わせ測定マークであ
って、第一の回路パターンの設計ルールと同じ寸法を有
する線状のパターンによる第一の重ね合わせ測定マーク
と、第二の回路パターンの設計ルールと同じ寸法を有す
る線状のパターンによる第二の重ね合わせ測定マークと
を備えたものである。

【０００８】上記のように構成された重ね合わせ測定マ
ークは、例えば光学式重ね合わせ装置を用いて第一の重
ね合わせ測定マークと第二の重ね合わせ測定マークとの
位置の差を検出することにより第一の回路パターンと第
二の回路パターンの位置ずれを検出することができる。
この場合、重ね合わせ測定マークが、実際の回路パター
ンの設計ルールと同じ寸法を有する線状のパターンであ
るので、露光の際に結像位置の差が生じ難く、実際の回
路パターンの重ね合わせずれを正確に測定することがで
きる。

【０００９】請求項２記載の重ね合わせ測定マークは、
請求項１において、第一および第二の重ね合わせ測定マ
ークが、０．２μｍから１．０μｍの線状のパターンに
より構成されている。このように、第一および第二の重
ね合わせ測定マークを、０．２μｍから１．０μｍの線
状のパターンにより構成することにより、一般に重ね合
わせ測定を必要とする１μｍ以下の大きさの回路パター
ンに対応できる。

【００１０】請求項３記載の重ね合わせ測定マークは、
半導体装置あるいは液晶パネルの製造工程における第一
の回路パターンと第二の回路パターンの重ね合わせずれ
を測定する重ね合わせ測定マークであって、第一の回路
パターンの設計ルールと同じ寸法を有する線状、あるい
は幅状のパターンを、複数本配置した線／幅パターンに
よる第一の重ね合わせ測定マークと、第二の回路パター
ンの設計ルールと同じ寸法を有する線状、あるいは幅状
のパターンを、複数本配置した線／幅パターンによる第
二の重ね合わせ測定マークとを備えたものである。

【００１１】上記のように構成された重ね合わせ測定マ
ークは、例えば光学式重ね合わせ装置を用いて第一の重
ね合わせ測定マークと第二の重ね合わせ測定マークとの
位置の差を検出することにより第一の回路パターンと第
二の回路パターンの位置ずれを検出することができる。
この場合、重ね合わせ測定マークが、実際の回路パター
ンの設計ルールと同じ寸法を有する線状、あるいは幅状
のパターンを複数本配置した線／幅パターンによるもの
であるので、露光の際に結像位置の差がさらに生じ難
く、実際の回路パターンの重ね合わせずれをさらに正確
に測定することができる。

【００１２】請求項４記載の重ね合わせ測定マークは、
請求項３において、第一および第二の重ね合わせ測定マ
ークが、０．２μｍから１．０μｍの線状、あるいは幅
状のパターンを複数本配置した線／幅パターンにより構
成されている。このように、第一および第二の重ね合わ
せ測定マークを、０．２μｍから１．０μｍの線状、あ
るいは幅状のパターンにより構成することにより、一般
に重ね合わせ測定を必要とする１μｍ以下の大きさの回
路パターンに対応できる。

【００１３】請求項５記載の重ね合わせ測定マークは、
請求項３または４において、第一および第二の重ね合わ
せ測定マークの線／幅パターンは、これらの線／幅パタ
ーンと同時に形成される第一および第二の回路パターン
のうちの主要なパターンのピッチと同じピッチで、線／
幅が配置されている。このように、第一および第二の重
ね合わせ測定マークの線／幅パターンは、第一および第
二の回路パターンのうちの主要なパターンのピッチと同
じピッチで、線／幅が配置されているので、主要なパタ
ーンの重ね合わせずれを正確に測定でき、測定精度が向
上する。

【００１４】請求項６記載の重ね合わせ測定方法は、半
導体装置あるいは液晶パネルの製造工程における重ね合
わせずれを測定する重ね合わせ測定方法であって、第一
の回路パターンの設計ルールと同じ寸法を有する線状の
パターンによる第一の重ね合わせ測定マークと、第二の
回路パターンの設計ルールと同じ寸法を有する線状のパ
ターンによる第二の重ね合わせ測定マークとを形成し、
第一の重ね合わせ測定マークと、第二の重ね合わせ測定
マークとの位置の差を検出することにより、第一の回路
パターンと第二の回路パターンの位置ずれを検出するこ
とを特徴とするものである。

【００１５】例えば光学式重ね合わせ装置を用いて、第
一の重ね合わせ測定マークと、第二の重ね合わせ測定マ
ークとの位置の差を検出することにより、第一の回路パ
ターンと第二の回路パターンの位置ずれを検出すること
ができる。重ね合わせ測定マークは、実際の回路パター
ンの設計ルールと同じ寸法を有する線状のパターンに形
成するので、露光の際に結像位置の差が生じ難く、実際
の回路パターンの重ね合わせずれを正確に測定すること
ができる。

【００１６】

【発明の実施の形態】この発明の第１の実施の形態の重
ね合わせ測定マークおよび測定方法を図１に基づいて説
明する。図１はこの実施の形態の重ね合わせ測定マーク
を示す平面図である。図中の１は第一の回路パターンを
形成した層による第一の重ね合わせ測定マークである。
この第一の重ね合わせ測定マーク１は、第一の回路パタ
ーンの設計ルールと同じ０．５μｍの線状パターンで形
成してある。また、２は第二の回路パターンを形成した
層による第二の重ね合わせ測定マークである。この第二
の重ね合わせ測定マーク２は、第二の回路パターンの設
計ルールである０．４μｍの線状パターンで形成してあ
る。これらのマーク１，２を用いて、第一の重ね合わせ
測定マーク１と、第二の重ね合わせ測定マークとの位置
の差を検出することにより、第一の回路パターンと第二
の回路パターンの位置ずれを検出する。

【００１７】つぎに、この実施の形態の重ね合わせ測定
方法について説明する。第一のパターンとして例えば
０．５μｍのデザインルールを持つ回路パターンをフォ
トリソグラフィーによりレジストパターンとして形成す
る。その後、例えばフォトエッチングにより第一の回路
パターンを形成後、例えば層間絶縁膜などを形成する。
つぎに、第二のパターンとして例えば０．４μｍのデザ
インルールを持つ回路パターンをフォトリソグラフィー
によりレジストパターンとして形成する。そして、これ
ら第一と第二の回路パターン間の重ね合わせを測定す
る。

【００１８】例えば、光学式重ね合わせ測定装置を用い
て第一と第二の重ね合わせ測定マーク１，２の重ね合わ
せずれを測定したところ０．０３０μｍであった。この
回路間のずれを電気的に測定したところ０．０３４μｍ
であり、非常によい一致を示した。また測定再現性は
０．００３μｍであり問題はなかった。一方、従来のボ
ックスマークでは０．０６８μｍのずれであった。

【００１９】この実施の形態によれば、第一の重ね合わ
せ測定マーク１と第二の重ね合わせ測定マーク２との位
置の差を検出することにより第一の回路パターンと第二
の回路パターンの位置ずれを検出することができる。こ
の場合、重ね合わせ測定マーク１，２が、実際の回路パ
ターンの設計ルールと同じ寸法を有する線状のパターン
であるので、露光の際に結像位置の差が生じ難く、実際
の回路パターンの重ね合わせずれを正確に測定すること
ができる。

【００２０】また、第一および第二の重ね合わせ測定マ
ーク１，２を、０．２μｍから１．０μｍの線状のパタ
ーンにより構成することにより、一般に重ね合わせ測定
を必要とする１μｍ以下の大きさの回路パターンに対応
できる。この発明の第２の実施の形態を図２に基づいて
説明する。図２はこの実施の形態の重ね合わせ測定マー
クを示す平面図である。図中の３は第一の回路パターン
を形成した層による重ね合わせ測定マークである。この
重ね合わせ測定マーク３は第一の回路パターンのルール
と同じ０．４μｍの線状パターンを例えば３本の線パタ
ーンを０．４μｍ間隔で形成してある。４は第二の回路
パターンを形成した層による第二の重ね合わせ測定マー
クである。この第二の重ね合わせ測定マーク４は第二の
回路パターンのルールである０．４μｍの線状パターン
を例えば３本の線パターンを０．４μｍ間隔で形成して
ある。これらのマーク３，４を用いて、第１の実施の形
態と同様に第一回路パターンと第二の回路パターンの重
ね合わせずれを測定する。

【００２１】つぎに、この実施の形態の重ね合わせ測定
方法について説明する。第一のパターンとして例えば
０．４μｍのデザインルールを持つメモリセルのパター
ンをフォトリソグラフィーによりレジストパターンとし
て形成する。このメモリーセルは０．８μｍピッチの周
期パターンを有している。その後、例えばフォトエッチ
ングにより第一の回路パターンを形成後、例えば層間絶
縁膜などを形成する。そして、第二のパターンとして例
えば０．４μｍのデザインルールを持つメモリーセルの
回路パターンをフォトリソグラフィーによりレジストパ
ターンとして形成する。このメモリーセルも第一のパタ
ーンと同様に０．８μｍピッチの周期パターンを有して
いる。そして、これら第一と第二の回路パターン間の重
ね合わせを測定する。

【００２２】例えば、光学式重ね合わせ測定装置を用い
て第一と第二の重ね合わせ測定マーク３，４の重ね合わ
せずれを測定した。この時３本の線パターンの内中央の
線パターンの位置を検出するように測定した結果０．０
３２μｍであった。この回路間のずれを電気的に測定し
たところ０．０３４μｍであり、非常によい一致を示し
た。この実施の形態では、０．４μｍのパターンを３本
用いたがこれは２本から７本程度で有れば何本でもかま
わない。

【００２３】また、線パターンの代わりに幅パターンと
してもよい。すなわち、必要なパターンをレジストとし
て残したものを線、抜いたものを幅とし、幅パターンの
場合には線の間隔の重ね合わせずれを測定する。この実
施の形態によれば、第一の重ね合わせ測定マーク３と第
二の重ね合わせ測定マーク４との位置の差を検出するこ
とにより第一の回路パターンと第二の回路パターンの位
置ずれを検出することができる。この場合、重ね合わせ
測定マーク３，４が、実際の回路パターンの設計ルール
と同じ寸法を有する線状のパターンを複数本配置した線
パターンによるものであるので、露光の際に結像位置の
差がさらに生じ難く、実際の回路パターンの重ね合わせ
ずれをさらに正確に測定することができる。

【００２４】また、第一および第二の重ね合わせ測定マ
ークの線パターンは、第一および第二の回路パターンの
うちの主要なパターンのピッチと同じピッチで、線を配
置することにより、主要なパターンの重ね合わせずれを
正確に測定でき、測定精度が向上する。なお、特許請求
の範囲に記載された発明は上記実施の形態に限られるも
のではない。例えば、第１および第２の実施の形態で
は、図１および図２に示したように囲み状のパターンを
用いたが、図３に示すように、棒状のパターン５であっ
てもかまわない。またパターンサイズ、ピッチは実際に
回路に用いられているパターンを基に自由に選択できる
し、０．２μｍ以下のパターンを有する回路パターンを
形成する場合にはその寸法に応じた寸法のパターンを使
用できることはいうまでもない。また、パターンサイズ
は実際の回路の位置ずれとの相関関係、測定精度等の要
素により必ずしも回路パターンのサイズと一致しない場
合もある。

【００２５】

【発明の効果】この発明の請求項１記載の重ね合わせ測
定マークによれば、第一の重ね合わせ測定マークと第二
の重ね合わせ測定マークとの位置の差を検出することに
より第一の回路パターンと第二の回路パターンの位置ず
れを検出することができる。この場合、重ね合わせ測定
マークが、実際の回路パターンの設計ルールと同じ寸法
を有する線状のパターンであるので、露光の際に結像位
置の差が生じ難く、実際の回路パターンの重ね合わせず
れを正確に測定することができる。その結果、測定精度
の向上および製品歩留りの向上の効果がある。

【００２６】請求項２では、第一および第二の重ね合わ
せ測定マークを、０．２μｍから１．０μｍの線状のパ
ターンにより構成することにより、一般に重ね合わせ測
定を必要とする１μｍ以下の大きさの回路パターンに対
応できる。この発明の請求項３記載の重ね合わせ測定マ
ークによれば、第一の重ね合わせ測定マークと第二の重
ね合わせ測定マークとの位置の差を検出することにより
第一の回路パターンと第二の回路パターンの位置ずれを
検出することができる。この場合、重ね合わせ測定マー
クが、実際の回路パターンの設計ルールと同じ寸法を有
する線状、あるいは幅状のパターンを複数本配置した線
／幅パターンによるものであるので、露光の際に結像位
置の差がさらに生じ難く、実際の回路パターンの重ね合
わせずれをさらに正確に測定することができる。

【００２７】請求項４では、第一および第二の重ね合わ
せ測定マークを、０．２μｍから１．０μｍの線状、あ
るいは幅状のパターンにより構成することにより、一般
に重ね合わせ測定を必要とする１μｍ以下の大きさの回
路パターンに対応できる。請求項５では、第一および第
二の重ね合わせ測定マークの線／幅パターンは、第一お
よび第二の回路パターンのうちの主要なパターンのピッ
チと同じピッチで、線／幅が配置されているので、主要
なパターンの重ね合わせずれを正確に測定でき、測定精
度が向上する。

【００２８】この発明の請求項６記載の重ね合わせ測定
方法によれば、第一の重ね合わせ測定マークと、第二の
重ね合わせ測定マークとの位置の差を検出することによ
り、第一の回路パターンと第二の回路パターンの位置ず
れを検出することができる。重ね合わせ測定マークは、
実際の回路パターンの設計ルールと同じ寸法を有する線
状のパターンに形成するので、露光の際に結像位置の差
が生じ難く、実際の回路パターンの重ね合わせずれを正
確に測定することができる。

【図面の簡単な説明】

【図１】この発明の第１の実施の形態の重ね合わせ測定
マークを示す平面図である。

【図２】この発明の第２の実施の形態の重ね合わせ測定
マークを示す平面図である。

【図３】この発明の実施の形態の重ね合わせ測定マーク
の変形例を示す平面図である。

【図４】半導体メモリのメモリセルの模式図である。

【図５】従来の重ね合わせ測定マークの例を示す平面図
である。

【図６】従来の重ね合わせ測定マークの別の例を示す平
面図である。

【符号の説明】

１第一の重ね合わせ測定マーク２第二の重ね合わせ測定マーク３第一の重ね合わせ測定マーク４第二の重ね合わせ測定マーク２１ワード線２２ビット線２３コンタクトホール２４外側のボックス２５内側のボックス

Claims

【特許請求の範囲】

【請求項１】半導体装置あるいは液晶パネルの製造工
程における第一の回路パターンと第二の回路パターンの
重ね合わせずれを測定する重ね合わせ測定マークであっ
て、前記第一の回路パターンの設計ルールと同じ寸法を
有する線状のパターンによる第一の重ね合わせ測定マー
クと、前記第二の回路パターンの設計ルールと同じ寸法
を有する線状のパターンによる第二の重ね合わせ測定マ
ークとを備えた重ね合わせ測定マーク。
【請求項２】第一および第二の重ね合わせ測定マーク
が、０．２μｍから１．０μｍの線状のパターンにより
構成されている請求項１記載の重ね合わせ測定マーク。
【請求項３】半導体装置あるいは液晶パネルの製造工
程における第一の回路パターンと第二の回路パターンの
重ね合わせずれを測定する重ね合わせ測定マークであっ
て、前記第一の回路パターンの設計ルールと同じ寸法を
有する線状、あるいは幅状のパターンを、複数本配置し
た線／幅パターンによる第一の重ね合わせ測定マーク
と、前記第二の回路パターンの設計ルールと同じ寸法を
有する線状、あるいは幅状のパターンを、複数本配置し
た線／幅パターンによる第二の重ね合わせ測定マークと
を備えた重ね合わせ測定マーク。
【請求項４】第一および第二の重ね合わせ測定マーク
が、０．２μｍから１．０μｍの線状、あるいは幅状の
パターンを、複数本配置した線／幅パターンにより構成
されている請求項３記載の重ね合わせ測定マーク。
【請求項５】第一および第二の重ね合わせ測定マーク
の線／幅パターンは、これらの線／幅パターンと同時に
形成される第一および第二の回路パターンのうちの主要
なパターンのピッチと同じピッチで、線／幅が配置され
ている請求項３または４記載の重ね合わせ測定マーク。
【請求項６】半導体装置あるいは液晶パネルの製造工
程における重ね合わせずれを測定する重ね合わせ測定方
法であって、第一の回路パターンの設計ルールと同じ寸
法を有する線状のパターンによる第一の重ね合わせ測定
マークと、第二の回路パターンの設計ルールと同じ寸法
を有する線状のパターンによる第二の重ね合わせ測定マ
ークとを形成し、前記第一の重ね合わせ測定マークと、
前記第二の重ね合わせ測定マークとの位置の差を検出す
ることにより、前記第一の回路パターンと前記第二の回
路パターンの位置ずれを検出することを特徴とする重ね
合わせ測定方法。