KR0170892B1

KR0170892B1 - 중첩도 측정마크 및 그 제조방법

Info

Publication number: KR0170892B1
Application number: KR1019940039009A
Authority: KR
Inventors: 배상만; 백기호
Original assignee: 김주용; 현대전자산업주식회사
Priority date: 1994-12-29
Filing date: 1994-12-29
Publication date: 1999-03-30
Also published as: KR960026517A

Abstract

본 발명은 반도체 소자 제조시 광 리소그래피 공정에서 형성되는 패턴의 중첩도를 측정하기 위하여 스크라이브 라인에 형성하는 중첩도 측정마크를 형성하되, 스크라이브 라인(1)에 1차 패턴(5)이 예정된 폭을 가지고 X축으로 길게 형성되고, 상기 1차 패턴(5)에 직교되는 지역에 후공정으로 제조되는 패턴들을 예정된 폭을 가지고 Y축으로 일정길이로 형성되고, 상기 1차 패턴과 상기 패턴이 각각 오버랩되는 지역을 외부박스로 활용하고, 상기 외부박스내에 형성되는 내부 박스로 측정마크를 구비하여 상기 패턴들의 중첩도를 측정하는 것이다.

Description

중첩도 측정마크 및 그 제조방법

제1도는 종래기술에 의해 스크라이브 라인에 제조된 중첩도 측정마크를 도시한 도면.

제2a도, 제2b도는 종래기술에 의해 제조된 다층간 중첩도 측정마크를 도시한 도면.

제3도는 본 발명에 의해 다층간 중첩도 측정마크를 도시한 도면.

제4도는 본 발명에 다른 실시예에 의해 제조된 다층간 중첩도 측정 마크를 도시한 도면.

제5도는 본 발명에 의해 제조된 다층간 중첩도 측정마크를 제4도의 A-A'를 따라 도시한 도면.

제6도는 본 발명의 다른 실시예에 의해 제조된 다층간 중첩도 측정 마크를 제4도의 A-A'를 따라 도시한 도면.

* 도면의 주요부분에 대한 부호의 설명

1 : 스크라이브 라인 2,4 : 외부 박스

3,23 : 내부박스 5,11 : 1차 패턴

6,7,8,9,12,13 : 2차 패턴 10,15 : 외부 박스 경계면

20 : 웨이퍼

본 발명은 반도체 소자 제조시 광 리소그래피 공정에서 형성되는 패턴의 중첩도를 측정하기 위하여 스크라이브 라인에 형성하는 중첩도 측정마크 및 그 제조방법에 관한 것이다.

중첩도 측정마크 제작 및 측정방법은, 광학적 축소노광 장치(stepper)나, 이-빔 소오스(E-beam Source)에 의해 사진식각하는 방법으로 제작하는 모든 반도체 제조공정 및 LCD와 같은 액정 반도체 분야에서도 사용 가능하다.

상기 중첩도 측정마크는 여러층의 마스크를 사용하여 실리콘 웨이퍼 위에 패턴을 적층할때 여러층 간의 패턴들의 중첩도(ovelay Accuracy) 측정에 사용된다.

실제 메모리 소자의 제조에 있어서는 메인(main)의 메모리 셀(memory cell)과 주변의 회로(pheripery circuit)로 이루어지고 있다. 그러나 이와같은 메인 셀 부분과 주변회로를 형성하기 위해서는 별도의 공간인 스크라이브 라인(scribe line)에 광 리소그라피 공정에서 필요한 마크를 형성하여야 할 필요가 있다.

별도의 마크를 제작하는 일예로, 축소노광 장치가 필요로 하는 마크 즉, 여러가지 얼라인먼트 마크, 패턴 중첩도를 측정하는 중첩도측정마크 등을 형성하기 위해 공간이 필요하다.

특히, 여러층을 동시에 측정하여, 다층간의 패턴 중복을 빠르게 측정하는 Lithograpy(리소그라피) 제조공정으로, LD 및 Asic를 포함하는 모든 반도체 제조공정에서 사용할 수 있다.

제1도는 종래기술에 의해 제조된 박스 인 박스 형태의 패턴 중첩도 측정마크를 도시한 도면으로, 초기의 패턴을 형성할때 스크라이브 라인(1)에 외부 박스(2),(4)를 각각 형성하고, 후공정에서 패턴을 형성하고자 할때 감광막패턴으로 된 내부박스(3)를 형성하여 외부박스와 내부박스에서 중첩도 측정장비에 의해 O/A(overlay Accuracy)을 측정하게 된다.

상기와 같이 패턴중첩도 측정마크를 형성하게 되면 3개의 층간의 중첩도 측정 데이타를 분석하기 위해서는 두개의 외부 박스(2),(4)와 각각 형성된 내부박스(3)에서 두번 측정하여야 한다. 그러나 이와같이 두번의 중첩도 측정은 측정시간이 걸리고, 중첩도 측정마크가 차지하는 면적이 커져서 웨이퍼의 유효면적을 작게 한다.

제2a도 및 제2b도는 다층간 패턴 중첩도 측정방법을 도시한 단면도로서, 각각 패턴을 형성하는 공정에서 스크라이브 라인(1)에 대각선 방향으로 외부박스(24)를 1차로 형성하고, 외부박스(24)가 없는 지역에 대각선으로 외부박스(22)를 형성하고, 그 중앙부에 내부박스(23)를 형성한 도면이다. 즉, 상기한 바와같이 대각선 방향으로 외부박스를 형성하는 경우 내부박스와 외부박스의 어느 하나를 택일하여 중첩도를 측정하였다.

제2a도는 예를들어 외부박스(22)가 소자분리막을 형성시 제조한 패턴이고, 외부박스(24)는 폴리1 형성시 제조한 패턴인 경우, 외부박스(24)와 내부박스(23)는 폴리2 형성시 Y축 방향의 미스얼라인먼트 값을 읽고, 외부박스(22)와 내부박스(23)는 폴리1 형성시 X축 방향의 미스얼라인먼트 값을 동시에 읽을 수 있다. 이와같이 다층간의 패턴 중첩도 측정시 일부 원하는 축만을 원할때 제2a도 혹은 제2b도 중의 하나를 택일하여 진행한다(패턴중첩도를 측정한다). 이때 이러한 외부박스의 형태는 면적을 많이 차지한다.

또한, 다층간 패턴 중첩도 측정마크를 다양하게 제작할 수 있다. 이와 같은 다양한 마크 제작에 의한 패턴 중첩도 측정시 나타나는 문제점으로 웨이퍼 상에 측정마크를 형성할 때 많은 면적을 차지하게 되어 유효 셀면적을 감소시키게 되며, 또한 다층간 패턴중첩도 측정이 다층 패턴 흔적(모양)에 의해 측정마크의 위치를 결정하게 되어 측정 불량을 유발할 수도 있다.

따라서, 본 발명은 패턴형성시 중첩도 측정마크가 차지하는 면적을 줄이고, 웨이퍼 상위에서 쉽게 측정마크 위치를 찾게하는 다층간 측정마크 및 그 제조방법을 제공하는데 그 목적이 있다.

상기한 목적을 달성하기 위한 본 발명은, 다층간 중첩도 측정마크에 있어서, 스크라이브 라인(1)에 1차 패턴(5)이 예정된 폭을 가지고 X축으로 길게 형성되고, 상기 1차 패턴(5)에 직교되는 2차 패턴(6)이 예정된 폭을 가지고 Y축으로 일정길이로 형성되고, 상기 1차 패턴(5)과 2차 패턴(6)이 오버랩되는 지역이 외부박스로 작용되고, 상기 외부박스에 내부 박스가 구비되어 상기 내부박스와 1차패턴에서 Y축 중첩도를 측정하고, 상기 내부박스와 2차패턴에서 X축 중첩도를 측정하는 것을 그 특징으로 한다.

또한 상기한 목적을 달성하기 위한 본 발명은, 중첩도 측정마크 제조방법에 있어서, 스크라이브 라인(1)에 1차 패턴(5)을 예정된 폭을 가지고 X축으로 길게 형성하는 단계와, 상기 1차 패턴(5)에 직교되는 2차 패턴(6)이 예정된 폭을 가지고 Y축으로 형성하는 단계와, 상기 1차 패턴(5)과 2차 패턴(6)이 오버랩되는 지역 상부에 내부 박스를 형성하는 단계로 이루어져 상기 1차 패턴(5)과 2차 패턴(6)이 오버랩되는 지역을 외부박스로 활용하고 그 상부에 구비되는 내부 박스를 이용하여 상기 패턴들의 중첩도를 측정하는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.

제3도는 본 발명에 의해 다층간 측정마크를 제조한 도면으로서, 그 제조공정을 설명해보면 먼저 스크라이브 라인(1)에 Y축 미스얼라인 값을 측정하기 위해 예를들어, 소자분리막을 형성하는 공정에서 X축 1차 패턴(5)를 예정된 폭을 가지고 X축으로 길게 형성한다. 그리고, 이후 공정에서 패턴을 형성할때 마다 X축 미스얼라인 값을 측정하기위해 예를들어, 소자분리막을 형성하는 공정에서 Y축 2차,3차,4차,5차 패턴(6),(7),(8),(9)…를 예정된 폭을 가지고 Y축으로 일정크기로 각각 순서대로 형성한다. 그로인하여 상기 X축 1차 패턴(5)와 Y축 2차 패턴(6), ‥이 교차하여 중첩되는 부분의 경계선(10)은 외부 박스의 역할을 하게 된다.

외부박스는 정사각형 형태를 이루어, 제1도의 외부박스형태의 개념을 갖는다. 이와같이 십자 띠로 이루어진 외부박스 중심에 작은 내부박스(7',8',9',…)를 형성하여 패턴 중첩도 측정마크 (a),(b),(c) 및 (d)를 만들어 두어 측정하고자 하는 층에 대해 다층간 중첩도를 동시에 측정할 수 있다.

상기 내부 박스(7')는 후공정으로 패턴을 형성하고자 하는 층, 예를들어 3차패턴(7)용 마스크로 사용되는 감광막패턴으로 형성할 수 있으며, 또한, 상기 내부박스(8')는 4차패턴(8)용 마스크로 사용되는 감광막패턴으로 상기 3차 패턴(7) 상부에 형성하여 내부박스로 사용할 수 있다.

또한, 제3도의 중첩도 측정은 1차 패턴(5)이 Y축의 중첩도를, 2차 내지 5차 패턴(6)…(9)이 X축의 중첩도를 측정하는데 사용된다. 그러나, 1차 패턴(5)의 X축 및 2차 내지 5차 패턴(6)…(9)의 Y축의 중첩도는 측정할 수가 없게 된다.

그래서, 1차 패턴(5)의 X축 및 2차 내지 5차 패턴(6)…(9)의 Y축의 중첩도를 측정하기 위해서는(둘다 중요성이 있을때) 제4도와 같은 1차 패턴을 L자 형태로 제조하여 X축과 Y축에 대한 중첩도를 각각 측정할 수 있게 한다.

제4도는 웨이퍼 상에서 스크라이브 라인(1)의 모서리 부분에 L 형태로 1차 패턴(11)을 X축과 Y축으로 연장되게 형성하고, 상기 1차 패턴(11)과는 교차되도록 2차패턴(12,13)을 X,Y축에 각각 형성하여 상기 1차 패턴(11)과 2차 패턴(12),(13)과 각각 겹쳐지는 부분의 가장자리 경계면(15)이 외부박스로 작용하게 하고, 상기 외부박스 내에 내부박스(14)를 형성한 도면이다.

상기 X축에 있는 1차패턴(11)과 내부박스(14) 사이에서 Y축 중첩도를 측정할 수 있으며, Y축에 있는 1차패턴(11)과 내부박스(14) 사이에서 X축 중첩도를 측정할 수 있다. 한편, X축에 있는 2차패턴(13)과 내부박스(14) 사이에서 X축 중첩도를 측정할 수 있으며, Y축에 있는 2차패턴(13)고 내부박스(14) 사이에서 Y축 중첩도를 측정할 수 있다.

상기와 같이 다층간의 패턴 중첩도를 측정하기 위해 형성하는 패턴은 스크라이브 라인(1)의 모서리 부분이 아니라도 L자 형태로 형성할 수 있는 스크라이브 지역이면 된다.

1차 패턴(11)의 가장자리변에 교차하는 2차 패턴(14)의 위치를 측정장비가 인식하도록, 초기 검사 영역을 2차 패턴(13)의 폭(A)보다 작은 폭(a)으로 검사하여 외부박스의 변을 측정하는 측정 장비 내에 있는 광 센서(Sensor)에 노이즈 신호 발생되지 않도록 한다.

제5도는 제4도의 A-A'의 절단선을 따라 도시한 단면도이다.

웨이퍼(20) 상부에 제1패턴(11)이 길게 형성되고, 그상부에 제2패턴(13)을 형성하고, 제2패턴(13)상부에 내부박스(14) 영역에 감광막패턴이 남도록 형성한 단면도이다.

제6도는 제5도와 같이 웨이퍼(20) 상부에 제1 패턴(11)이 길게 형성되고, 그 상부에 제2 패턴(13)을 형성하고, 제2 패턴(13) 상부에 내부박스(14)를 형성하되, 내부박스(14)영역에 감광막이 제거되어 창이 구비되도록 형성한 것이다.

상기한 본 발명에 의하면, -형으로 1차패턴이 형성되고, 후공정의 패턴이 교차되어 외부박스를 이루는 다층간 중첩도 측정마크는 스크라이브에 차지하는 면적이 감소하여 칩의 유효면적을 최대로 할 수 있다.

또한, -형이나 L자형의 다층간 중첩도 측정마크는 다른 두층의 패턴 경게면의 광학적 반사 이미지 콘트라스트를 없애서 측정실패를 방지하고 높은 정확도를 이룰 수 있다.

L자형 형태의 다층간 중첩도 측정시, 어느 한쪽 축(X축, 혹은 Y축)의 제외되었던 패턴 마크를 - 형태를 그대로 사용하면서 예비의 다층간 중첩도 패턴으로 둘 수 있다.

Claims

다층간 중첩도 측정마크에 있어서, 스크라이브 라인내에 1차 패턴이 예정된 폭을 가지고 X축으로 길게 형성되고, 상기 1차 패턴에 직교되도록 2차 패턴, 3차 패턴, 4차 패턴,…이 예정된 폭을 가지고 Y축으로 일정길이로 형성되고, 상기 1차 패턴과 2차 패턴, 3차 패턴, 4차 패턴, …이 각각 오버랩되는 지역이 외부박스로 작용되고, 상기 외부박스내에 내부 박스가 구비되어, 상기 외부박스와 내부박스로 이루어지는 측정마크를 이용하여 중첩도를 측정하는 것을 특징으로 하는 중첩도 측정마크.
제1항에 있어서, 상기 내부박스가 감광막패턴으로 형성되는 것을 특징으로 하는 중첩도 측정마크.
제1항에 있어서, 상기 중첩도 측정마크는 칩 모서리에 있는 스크라이브 라인에 구비되는 것을 중첩도 측정마크.
다층간 중첩도 측정마크에 있어서, 칩 모서리의 스크라이브 라인에 1차 패턴이 예정된 폭을 가지고 X축과 Y축으로 연장되어 형성되고, 상기 1차 패턴에 직교되도록 2차 패턴, 3차 패턴, 4차 패턴,…이 각각 예정된 폭을 가지고 상기 X축과 Y축에 각각 형성되고, 상기 1차 패턴과 2차 패턴, 3차 패턴, 4차 패턴,…이 각각 오버랩되는 지역이 외부박스로 되고, 상기 외부박스 내에 형성되는 내부 박스로 측정마크가 이루어져 X,Y축 중첩도를 측정하는 것을 특징으로 하는 중첩도 측정마크.
제4항에 있어서, 상기 내부박스가 감광막패턴으로 형성되는 것을 특징으로 하는 중첩도 측정마크.
제4항에 있어서, 상기 중첩도 측정마크는 칩 모서리에 있는 스크라이브 라인에 구비되는 것을 중첩도 측정마크.
중첩도 측정마크 제조방법에 있어서, 스크라이브 라인에 1차 패턴을 예정된 폭을 가지고 X축으로 길게 형성하는 단계와, 상기 1차 패턴에 직교되도록 2차 패턴을 예정된 폭을 가지고 Y축으로 형성하는 단계와, 상기 1차 패턴과 2차 패턴이 오버랩되는 지역이 외부박스로 되고, 상기 외부박스 네에 내부 박스를 형성하는 단계로 이루어져 외부박스와 내부박스가 측정마크로 이용되어 상기 패턴들의 중첩도를 측정하는 것을 특징으로 중첩도 측정마크 제조방법.
제7항에 있어서, 상기 제1차 패턴은 소자분리산화막을 형성할 때 형성하는 것을 특징으로 하는 중첩도 측정마크 제조방법.
제7항에 있어서, 상기 제2차 패턴은 폴리1층의 패턴을 형성하는 공정에서 형성하는 것을 특징으로 하는 중첩도 측정마크 제조방법.
제7항에 있어서, 상기 내부박스는 제3차 패턴용 감광막패턴으로 형성하는 것을 특징으로 하는 중첩도 측정마크 제조방법.
제7항 또는 제10항에 있어서, 상기 내부박스를 형성하는 동시에 상기 제2패턴과 일정간격 이격된 지역에 3차 패턴을 형성하는 것을 특징으로 하는 중첩도 측정마크 제조방법.
제7항에 있어서, 상기 내부박스는 후공정의 형성되는 층을 패턴을 하기 위해 도포되는 감광막으로 형성하는 것을 특징으로 하는 중첩도 측정마크 제조방법.
제7항에 있어서, 상기 1차 패턴을 스크라이브 라인에 -형 또는 L형으로 형성하는 것을 특징으로 하는 중첩도 측정마크 제조방법.
중첩도 측정마크 제조방법에 있어서, 칩의 모서리에 있는 스크라이브 라인에 1차 패턴을 예정된 폭을 가지고 X축과 Y축으로 길게 형성하는 단계와, 상기 1차 패턴에 직교되는 2차 패턴을 예정된 폭을 가지고 X축 또는 Y축으로 각각 형성하는 단계와, 상기 1차 패턴과 2차 패턴이 오버랩되는 지역 상부에 내부 박스를 형성하는 단계로 이루어져 상기 1차 패턴과 2차 패턴이 오버랩되는 지역을 외부박스로 활용하고, 상기 외부박스와 내부박스가 측정마크로 이용하여 상기 패턴들의 X축과 Y축의 중첩도를 측정하는 것을 특징으로 중첩도 측정마크 제조방법.
제14항에 있어서, 상기 내부박스는 감광막패턴으로 형성하는 것을 특징으로 하는 중첩도 측정마크 제조방법.
제15항에 있어서, 상기 감광막패턴은 포지티브 감광막으로 형성하는 것을 특징으로 하는 중첩도 측정마크 제조방법.