KR20050042361A - 반도체 장치의 본딩패드 및 그 제조방법 - Google Patents

반도체 장치의 본딩패드 및 그 제조방법 Download PDF

Info

Publication number
KR20050042361A
KR20050042361A KR1020030077189A KR20030077189A KR20050042361A KR 20050042361 A KR20050042361 A KR 20050042361A KR 1020030077189 A KR1020030077189 A KR 1020030077189A KR 20030077189 A KR20030077189 A KR 20030077189A KR 20050042361 A KR20050042361 A KR 20050042361A
Authority
KR
South Korea
Prior art keywords
interlayer insulating
metal
metal film
film
dummy pattern
Prior art date
Application number
KR1020030077189A
Other languages
English (en)
Other versions
KR100555524B1 (ko
Inventor
권기현
이경태
류성호
김윤해
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030077189A priority Critical patent/KR100555524B1/ko
Priority to US10/978,619 priority patent/US20050127496A1/en
Publication of KR20050042361A publication Critical patent/KR20050042361A/ko
Application granted granted Critical
Publication of KR100555524B1 publication Critical patent/KR100555524B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 장치의 본딩패드 및 그 제조방법에 관해 개시되어 있다. 개시된 본 발명은 다층으로 적층되어 있되, 적어도 하나에 더미패턴이 박혀 있는 금속막들, 상기 금속막들사이에 구비되어 상기 금속막들을 연결시키는 도전성 플러그들 및 상기 도전성 플러그들사이에 채워진 층간 절연막들을 포함하는 반도체 장치의 본딩패드를 제공하고, 그 제조 방법도 제공한다.

Description

반도체 장치의 본딩패드 및 그 제조방법{Pad for bonding of semiconductor device and method of manufacturing the same}
1. 발명의 분야
본 발명은 반도체 장치 및 그 제조 방법에 관한 것으로써, 보다 자세하게는
반도체 장치의 본딩 패드 및 그 제조 방법에 관한 것이다.
2. 관련기술의 설명
반도체 소자들이 형성되는 기판으로 사용되는 웨이퍼의 면적이 넓어지면서 대면적을 연마할 수 있는 연마 기법이 보다 중요하게 되었고, 이에 따라 대면적 연마가 가능한 화학적 기계적 연마(Chemical Mechanical Polishing)에 대한 관심이 높아지고 있다.
CMP가 대면적의 연마에 적합하기는 하나, 연마 대상의 넓은 부분과 좁은 부분사이의 연마 속도가 다르다. 이에 따라 상기 연마 대상은 상기 넓은 부분과 좁은 부분사이에 단차를 갖는 접시와 같은 형상이 되는데, 이를 디싱효과라 한다.
디싱효과는 도 1에 도시한 바와 같이 연마 대상에 포함된 패턴밀도에 따라 달라진다. 곧, 연마 대상에 포함된 패턴밀도가 높을수록 디싱효과는 감소된다.
반도체 장치의 집적도가 높아지면서 반도체 장치의 제조 공정, 곧 웨이퍼 가공 공정의 여러 단계에 CMP가 적용되고 있다. 예를 들면, CMP는 반도체 장치의 다른 부분에 비해 상대적으로 넓은 면적을 갖는 본딩패드를 형성하는 단계에 적용될 수 있다.
구체적으로, 도 2는 종래 기술에 의한 본딩패드(이하, 종래의 본딩패드)의 평면을 보여준다. 도면에서 참조번호 10은 와이어가 본딩되는 금속막을 나타낸다. 금속막(10)은 도 3에 도시된 바와 같이 다층의 금속막들(10a, 10b, 10c, 10d)이 순차적으로 적층된 것이다. 도 2에서 참조번호 13은 금속막(10)에 포함된 금속막들사이에 존재하는 층간 절연막에 형성된 비어홀들을 나타내고, 12는 비어홀(12)에 채워진 도전성 플러그를 나타낸다.
도 3을 참조하면, 다층의 금속막들(10a, 10b, 10c, 10d)사이에 층간 절연막들(14, 16)이 존재한다. 층간 절연막들(14, 16)에 복수의 비어홀들(13a, 13b)이 형성되어 있고, 비어홀들(13a, 13b)은 도전성 플러그들(18, 20)로 채워져 있다.
이러한 종래의 본딩패드의 경우, RC 딜레이를 감소시키기 위해서 비저항 및 전기 이동도가 알루미늄보다 우수한 구리(Cu)가 도전성 플러그들(18, 20)로 사용된다. 또한, 기존의 실리콘 산화막 대신, 기생 커패시턴스를 줄일 수 있는 저 유전물질(low-k)이 층간 절연막들(14, 16)로 사용된다.
구리는 식각이 어렵기 때문에, 통상 다마신 공정으로 형성되는데, 종래의 본딩패드에서 구리로 된 도전성 플러그들(18, 20)은 다음과 같이 형성된다. 편의 상, 도전성 플러그(18)를 예로 들어 설명하다.
구체적으로, 층간 절연막(14) 상에 비어홀(13a)을 채우는 구리막을 형성한 다음, 상기 구리막의 전면을 층간 절연막(14)이 노출될 때까지 연마한다. 상기 연마에 바로 CMP가 이용된다. CMP는 금속막(10)의 최상 금속막(10d)과 접촉되는 도전성 플러그(20)를 형성할 때까지 이용된다.
디싱효과는 CMP를 실시할 때마다 나타난다는 것을 고려하면, 도전성 플러그(20)를 형성한 후에 나타나는 최종 디싱효과는 그 전에 실시된 CMP에서 나타난 디싱효과가 축척된 것임을 알 수 있고, 따라서 종래의 본딩패드 형성 단계에서 최종 나타나는 디싱효과는 무시할 수 없을 정도로 심각한 것임을 알 수 있다.
종래의 본딩패드의 경우, 그 형성 과정에서 상기한 바와 같이 심각한 디싱효과가 나타나기 때문에, 본딩패드 형성단계에서 본딩패드 주변에 형성된 패턴들에 손상을 줄 수 있고, 본딩패드의 저항특성에도 좋지 않은 영향을 미칠 수 있다.
이와 함께 종래의 본딩패드의 경우, 상술한 바와 같이 기생 커패시턴스를 줄이기 위한 목적으로 저 유전물질이 층간 절연막으로 사용되는데, 상기 저 유전물질은 본딩패드에 포함된 금속막들의 기계적 결속력을 상대적으로 약화시킨다. 곧, 층간 절연막으로서 저 유전물질이 사용되는 경우, 본딩 패드의 기계적 강도가 약화되어 본딩공정에서 본딩패드가 손상되거나 아예 칩으로부터 뜯겨질 수 있다.
도 4는 본딩공정에서 본딩패드가 칩으로부터 뜯겨진 경우를 보여주는 사진이다. 도 4에서 참조번호 20은 본딩에 사용되는 와이어를 나타내고, 22는 본딩패드를, 24 본딩패드(22)가 뜯겨진 부분으로 노출된 하부막을 나타낸다.
본 발명이 이루고자 하는 기술적 과제는 상술한 종래 기술의 문제점을 개선하기 위한 것으로써, 디싱효과와 기생 커패시턴스는 줄이면서 기계적 강도는 높일 수 있는 본딩패드를 제공함에 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 본딩패드의 제조 방법을 제공함에 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 다층으로 적층된 금속막들, 상기 금속막들사이에 구비되어 상기 금속막들을 연결시키는 도전성 플러그들 및 상기 도전성 플러그들사이에 채워진 층간 절연막들을 포함하는 반도체 장치의 본딩패드에 있어서, 상기 금속막들 중 하나 이상의 금속막에 더미패턴이 박혀있는 것을 특징으로 하는 반도체 장치의 본딩패드를 제공한다.
상기 더미패턴은 절연성 필러(pillar)로써 상기 금속막들 중에서 최상부의 금속막과 그 바로 아래에 구비된 금속막을 제외한 나머지 금속막 모두 또는 상기 최상부의 금속막을 제외한 나머지 금속막 모두에 박혀있을 수 있다.
상기 더미패턴과 상기 층간 절연막은 일체로 된 것일 수 있다.
상기 더미패턴은 상기 금속막을 관통하도록 박혀 있거나 상기 금속막의 소정 깊이까지만 박혀 있을 수 있다.
상기 다른 기술적 과제를 달성하기 위하여, 본 발명은 하부막 상에 금속막과 층간 절연막을 1회 이상 순차적으로 적층하는 제1 단계, 상기 층간 절연막에 상기 금속막이 노출되는 비어홀을 형성하는 제2 단계, 상기 비어홀에 도전성 플러그를 채우는 제3 단계, 상기 층간 절연막 상에 상기 도전성 플러그와 접촉되는 중간 금속막을 형성하는 제4 단계 및 상기 중간 금속막 상에 상부 금속막을 형성하는 제5 단계를 포함하되, 상기 제1 단계에서 어느 한 금속막의 상기 도전성 플러그와 접촉되지 않는 위치에 더미패턴을 형성하는 것을 특징으로 하는 본딩패드 제조방법을 제공한다.
상기 중간 금속막에 상기 더미패턴을 형성할 수 있다.
상기 제1 단계에서 상기 하부막 상에 적층되는 금속막 모두에 상기 더미패턴을 형성할 수 있다. 이때, 각 금속막마다 더미패턴을 다른 모양으로 형성할 수 있다.
상기 제1 단계에서 상기 하부막 상에 복수의 층간 절연막이 금속막을 사이에 두고 순차적으로 형성되는 경우, 상기 각 층간 절연막에 형성하는 비어홀의 형태를 다르게 할 수 있다.
상기 도전성 플러그와 상기 중간 금속막은 한번에 형성할 수 있다.
상기 더미패턴은 그 바로 아래에 형성하는 층간 절연막의 일부일 수 있다.
상기 제1 단계는 상기 하부막 상에 제1 더미패턴을 형성하는 단계, 상기 하부막 상에 상기 제1 더미패턴을 덮는 상기 금속막을 형성하는 단계 및 상기 제1 더미패턴이 노출될 때까지 상기 금속막을 연마하는 단계를 포함할 수 있다.
또한, 상기 제2 내지 제4 단계는 상기 층간 절연막에 상기 금속막이 노출되는 비어홀을 형성하는 단계, 상기 층간 절연막 상에 상기 비어홀 둘레의 상기 층간 절연막이 노출되는 마스크를 형성하는 단계, 상기 층간 절연막의 노출된 부분의 일부 두께를 제거하는 단계, 상기 마스크를 제거하는 단계, 상기 층간 절연막 상에 상기 비어홀과 상기 층간 절연막의 일부 두께가 제거된 부분을 채우는 상기 금속막을 형성하는 단계 및 상기 층간 절연막이 노출될 때까지 상기 금속막을 연마하는 단계를 포함할 수 있다.
상기 층간 절연막은 하부 절연막과 상부 절연막을 순차적으로 적층하여 형성할 수 있다.
이 경우, 상기 제2 내지 제4 단계는 상기 하부 절연막에 상기 금속막이 노출되는 비어홀을 형성하는 단계, 상기 비어홀에 도전성 플러그를 채우는 단계, 상기 하부 절연막 상에 상기 도전성 플러그를 덮는 상기 상부 절연막을 형성하는 단계, 상기 도전성 플러그사이에 형성된 상기 상부 절연막의 일부 영역 상에 마스크를 형성하는 단계, 상기 마스크 둘레의 상기 상부 절연막을 제거하는 단계, 상기 마스크를 제거하는 단계 및 상기 상부 절연막이 제거된 위치에 상기 금속막을 채우는 단계를 포함할 수 있다.
상기 하부막 상에 복수의 층간 절연막이 순차적으로 적층되는 경우, 각 층간 절연막에 형성되는 비어홀의 위치는 다르게 할 수 있다.
상기 더미패턴은 상기 금속막을 관통하는 홀을 형성한 다음, 상기 홀을 채워 형성할 수 있다.
또한, 상기 더미패턴은 상기 금속막에 홈을 형성하고, 상기 홈을 채워 형성할 수도 있다.
이러한 본 발명을 이용하면, CMP 공정에서 디싱효과를 줄일 수 있고, 본딩패드의 기계적 강도를 높일 수 있으며, 기생 커패시턴스를 줄일 수 있다.
이하, 본 발명의 실시예에 의한 본딩패드 및 그 제조방법을 첨부된 도면들을 참조하여 상세하게 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다.
먼저, 본 발명의 실시예에 의한 본딩패드에 대해 설명한다. 이때, 각 도면에서 동일한 참조번호 혹은 부호는 동일한 부재를 나타낸다. 그리고 반복해서 소개되는 부재에 대해서는 최초 소개시에만 설명한다.
<제1 실시예>
본 발명의 제1 실시예에 의한 본딩패드(이하, 본 발명의 제1 본딩패드라 함)는 도 5에 도시한 바와 같이 순차적으로 적층된 제1 내지 제6 금속막(40, 46, 52, 60, 64, 66)을 포함할 수 있다.
도 5를 참조하면, 제1 및 제2 금속막(40, 46)사이에 제1 도전성 플러그(CP1)가 구비되어 있고, 제2 및 제3 금속막(46, 52)사이에 제2 도전성 플러그(CP2)가 구비되어 있으며, 제3 및 제4 금속막(52, 60)사이에 제3 도전성 플러그(CP3)가 구비되어 있다. 각 금속막은 다마신 공정으로 형성된 것으로, 예를 들면 구리막일 수 있다.
본 발명의 제1 내지 제3 실시예에 의한 본딩패드를 보여주는 도 5 내지 도 7에서 제1 내지 제6 금속막(40, 46, 52, 60, 64, 66)사이에 층간 절연막이 구비되어 있으나, 편의 상 도시하지 않았다.
계속해서 도 5를 참조하면, 제1 금속막(40)에 제1 더미패턴(42)이 분포되어 있다. 제1 더미패턴은 절연성 필러(pillar)일 수 있다. 제1 더미패턴(42)은 제1 금속막(40)과 동일한 면을 이루도록 제1 금속막(40)에 박혀있다. 제1 더미패턴(42)은 제1 금속막(40)을 관통한다. 제1 더미패턴(42)은 제1 금속막(40)의 패턴밀도를 높여 CMP공정에서 디싱효과를 줄이기 위한 것으로써, 균일하게 분포된 것이 바람직하다. 제1 더미패턴(42)은 십자형(이하, 제1 모양이라 함)일 수 있다. 그러나, 제1 더미패턴(42)의 존재 자체가 중요하므로, 제1 더미패턴(42)의 형태는 크게 제한되지 않는다. 예컨대 하기될 것이지만, 제1 더미패턴(42)은 제1 모양외에 원형 또는 슬릿형 등 다양한 형태일 수 있다. 제2 내지 제4 금속막(46, 52, 60)에 제2 내지 제4 더미패턴(48, 54, 58)이 형성되어 있다. 이들은 각각 제1 더미패턴(42)과 동일한 역할을 한다. 그리고 제2 내지 제4 더미패턴(48, 54, 58)은 각각 제2 내지 제4 금속막(46, 52, 60)을 관통한다. 제2 내지 제4 더미패턴(48, 54, 58)은 도면에서 볼 수 있듯이 모두 제1 모양을 가질 수 있으나, 상기한 바와 같이 다른 모양을 가질 수 있다. 제5 금속막(64)은 상부 금속막(66)과 제1 내지 제4 금속막들(40, 46, 52, 60)을 연결시키는 중간 금속막으로써 제4 금속막(60)에 균일하게 분포된 제4 더미패턴(58)의 전면과 접촉된다. 그리고 제4 더미패턴(58)사이의 제4 금속막(60)과 접촉되도록 구비되어 있다. 제5 금속막(64)은 제4 금속막(60) 및 제4 더미패턴(58)의 전면과 접촉되도록 구비되어도 무방하다. 제6 금속막(66)은 본딩에 사용되는 와이어와 실제 접촉된다. 제1 내지 제6 금속막(40, 46, 52, 60, 64, 66)은 구리막인 것이 바람직하나, 동등한 또는 보다 우수한 특성을 갖는 금속막으로 대체될 수 있다.
바람직하게는 제1 내지 제6 금속막(40, 46, 52, 60, 64, 66)과 동일한 물질로 된 제1 내지 제4 도전성 플러그(CP1, CP2, CP3, CP4)는 메쉬(mesh)형이다. 이때, 각 도전성 플러그의 메쉬들은 그 아래에 구비된 더미패턴들과 일대 일로 대응된다. 예컨대 제1 도전성 플러그(CP1)의 단위 메쉬(M1)는 바로 아래에 형성된 제1 더미패턴(42)의 하나와 대응된다. 이러한 사실은 제1 도전성 플러그(CP1)의 평면 형태를 볼 수 있는 도 8을 참조함으로써 보다 명확해진다. 곧, 도 5와 함께 도 8을 참조하면, 제1 금속막(40)에 분포된 제1 더미패턴(42)은 제1 도전성 플러그(CP1)의 단위 메쉬(M1)의 가운데에 위치함을 알 수 있다.
한편, 도 5에서 제2 내지 제4 금속막(46, 52, 60)과 제1 내지 제3 도전성 플러그(CP1, CP2, CP3)들은 분리되게 도시되어 있으나, 각 금속막과 대응되는 도전성 플러그는 단일체로 될 수 있다.
<제2 실시예>
도 6을 참조하면, 본 발명의 제2 실시예에 의한 본딩패드(이하, 본 발명의 제2 본딩패드라 함)는 제1 내지 제4 금속막(40, 46, 52, 60)사이에 제4 내지 제6 도전성 플러그(CP1', CP2', CP3')을 구비한다. 제4 도전성 플러그(CP1')는 복수의 독립된 플러그 개체(個體)(E1)를 포함한다. 각 플러그 개체(E1)는 사각 도넛형이다. 복수의 플러그 개체(E1)는 일정한 형식, 예를 들면 격자형으로 배열되어 있다. 이때, 각 개체(E1) 둘레에 제1 모양의 네 개의 제1 더미패턴(42)이 존재한다. 반대로 제1 모양의 한 개의 제1 더미패턴(42) 둘레에 네 개의 개체(E1)가 존재한다. 따라서 제4 도전성 플러그(CP1')의 각 개체(E1)는 제1 금속막(40)에 분포된 네 개의 제1 더미패턴(42)에 대응된다고 할 수 있고, 반대로 제1 모양의 한 개의 제1 더미패턴(42)은 네 개의 개체(E1)에 대응된다고 할 수 있다.
이와 같은 제4 도전성 플러그(CP1')와 제1 더미패턴(42)사이의 위치 관계는 제4 도전성 플러그(CP1')의 평면 형태를 볼 수 있는 도 13을 참조함으로서 보다 명확해진다.
제5 및/또는 제6 도전성 플러그(CP2', CP3')는 제4 도전성 플러그(CP1')와 동일하게 복수의 플러그 개체들로 이루어져 있고, 이들은 제4 도전성 플러그(CP1')의 개체(E1)와 동일하게 배열되어 있다.
<제3 실시예>
도 7을 참조하면, 본 발명의 제3 실시예에 의한 본딩패드(이하, 본 발명의 제3 본딩패드라 함)는 제1 내지 제4 금속막(40, 46, 52, 60)사이에 제7 내지 제9 도전성 플러그(CP1", CP2", CP3")를 구비한다. 제7 내지 제9 도전성 플러그(CP1", CP2", CP3")들은 동일한 것이 바람직하나, 각각 다른 형태일 수 있다. 제7 도전성 플러그(CP1")의 평면 형태를 볼 수 있는 도 14를 참조하면, 제7 내지 제9 도전성 플러그들(CP1", CP2", CP3")은 각각 제1 내지 제2 실시예에서 설명한 메쉬형 도전성 플러그와 사각 도넛형 도전성 플러그를 조합한 것임을 알 수 있다.
구체적으로, 도 7과 함께 도 14를 참조하면, 제7 도전성 플러그(CP1")는 복수의 사각형 개체(a)와 이들을 서로 연결하는 라인(b)으로 구성된 것을 알 수 있다. 그리고 제7 도전성 플러그(CP1") 아래의 제1 금속막(40)에 분포된 제1 모양의 제1 더미패턴(42) 한 개의 둘레에 네 개의 사각형 개체(a)가 존재하고, 이들 네 개의 사각형 개체(a)는 라인(b)으로 연결된 것을 알 수 있다. 제7 도전성 플러그(CP1")에 대한 이러한 사실들은 제8 및/또는 제9 도전성 플러그(CP2", CP3")에 동일하게 적용될 수 있다.
도 8은 본 발명의 제1 본딩패드의 제1 금속막(40) 상에 제1 도전성 플러그(CP1)만 구비되었을 때의 평면을 보여주고, 도 9는 제1 도전성 플러그(CP1) 상에 제2 더미패턴(48)이 분포된 제2 금속막(46)이 적층된 후의 평면을 보여준다. 도 9에서 제1 및 제2 금속막(40, 46)의 사이즈는 동일하게 도시하는 것이 바람직하나, 식별을 쉽게 하기 위해 편의 상 제2 금속막(46)의 사이즈를 제1 금속막(40)의 사이즈보다 작게 도시하였다. 도 12도 마찬가지이다. 제1 금속막(40)에 분포된 제1 모양의 제1 더미패턴(42)은 도 10에 도시한 바와 같이 각 개체가 원형인 제2 모양의 제1 더미패턴(70)일 수 있다.
또한, 도 11에 도시한 바와 같이, 제1 모양의 제1 더미패턴(42) 대신에 제1 금속막(40)에 슬릿형 더미패턴(74)(이하, 제3 모양의 제1 더미패턴(74)이라 함)이 분포될 수 있다. 그리고 제3 모양의 제1 더미패턴(74)이 분포된 제1 금속막(40) 상에 제10 도전성 플러그(72)가 구비될 수 있다. 제10 도전성 플러그(72)는 도면에서 볼 수 있듯이 복수의 슬릿이 나란히 연결된 형상으로써, 제3 모양의 제1 더미패턴(74)의 각각을 둘러싸고 있다. 곧, 상기 복수의 슬릿 각각은 한 개의 제3 모양의 제1 더미패턴(74)이 대응된다.
한편, 제1 금속막(40)에 분포된 더미패턴과 제2 내지 제4 금속막(46, 52, 60) 중 어느 하나의 금속막에 분포된 더미패턴이 다를 수 있는데, 도 12는 이에 대한 예로써, 제1 금속막(40)에 분포된 더미패턴과 제2 금속막(46)에 분포된 더미패턴이 다른 경우를 보여준다.
구체적으로, 도 12를 참조하면 제1 금속막(40)에 제2 모양의 제1 더미패턴(70)이 분포된 반면, 제2 금속막(46)에는 제1 모양의 제2 더미패턴(48)이 분포된 것을 볼 수 있다.
도 13은 제1 모양의 제1 더미패턴(42)이 분포된 제1 금속막(40) 상에 제4 도전성 플러그(CP1')가 구비된 결과물의 평면을 보여주고, 도 14는 제1 금속막(40) 상에 제7 도전성 플러그(CP1")가 구비된 결과물의 평면을 보여준다.
상기한 바를 토대로 하면, 제1 내지 제4 금속막(40, 46, 52, 60)에 분포된 더미패턴의 형태가 다 다를 수 있고, 도전성 플러그의 형태도 다 다를 수 있으므로, 상술한 본 발명의 제1 내지 제3 본딩패드외에 다양한 본딩패드가 더 있을 수 있다. 도 15는 이에 대한 예를 보여준다.
구체적으로, 도 15에 도시한 바와 같이 제1, 제3 및 제4 금속막(40, 52, 60)에 각각 제1 모양의 제1 더미패턴(42)이 분포될 수 있고, 제2 금속막(46)에는 제2 모양의 제1 더미패턴(70)이 분포될 수 있다. 또한, 제1 금속막(40)과 제2 금속막(46)사이에 제7 도전성 플러그(CP1")가 구비될 수 있고, 제2 금속막(46)과 제3 금속막(52)사이에는 제1 도전성 플러그(CP1)가 구비될 수 있다. 또한, 제3 금속막(52)과 제4 금속막(60)사이에 제9 도전성 플러그(CP3")가 구비될 수 있다.
한편, 상술한 본 발명의 제1 내지 제3 본딩패드와 도 15에 도시한 본 발명의 본딩패드에서 제5 금속막(64)은 생략할 수도 있고, 제1 내지 제4 금속막(40, 46, 52, 60) 중 어느 하나와 같이 더미패턴이 분포된 금속막으로 대체될 수도 있다. 또한, 본딩패드를 이루는 금속막의 수는 증가시킬 수도 줄일 수도 있다.
도 16은 본 발명의 제1 본딩패드에 대한 단면, 구체적으로는 도 9를 16-16'방향으로 절개한 단면을 보여준다. 도 16은 9에서 제2 금속막(46) 위로 제3 내지 제6 금속막(52, 60, 64, 66))과 제2 및 제3 도전성 플러그(CP2, CP3)가 존재하는 것을 가정하고 도시한 것이다. 도 9에서는 제2 금속막(46) 위쪽으로 구비되는 부재들인 제3 및 제4 금속막(52, 60)과 제2 및 제3 도전성 플러그(CP2, CP3)는 제1 금속막(40)에서 제2 금속막(46)까지의 부재들을 단순 반복해서 적층한 것이기 때문에, 그 도시를 생략하였다. 그리고 제5 금속막(64)과 제6 금속막(66)은 두 금속막을 단순히 적층한 것에 지나지 않기 때문에, 마찬가지로 도시를 생략하였다.
도 16은 또한 각 금속막과 이에 대응되는 도전성 플러그가 일체로 된 경우를 보여준다. 또한 도 16에서는 사시도에서 도시하지 않았던 층간 절연막을 모두 도시하였다.
도 16을 참조하면, 제1 금속막(40)사이에 제1 금속막(40)을 관통하는 제1 더미패턴(42)이 존재한다. 이러한 제1 금속막(40) 상에 제1 층간 절연막(44)이 존재한다. 제1 층간 절연막(44)에 제1 금속막(40)이 노출되는 제1 비어홀(h1)이 형성되어 있다. 제1 비어홀(h1)은 상부 및 하부영역을 구분할 수 있는데, 상기 상부영역의 직경이 상기 하부영역의 직경보다 넓다. 곧, 제1 비어홀(h1)은 티(T)형이다. 제1 비어홀(h1)은 금속막으로 채워져 있는데, 상기 금속막의 상기 하부영역에 채워진 부분(CP)은 상술한 제1 도전성 플러그에 해당되고, 상기 상부영역에 채워진 부분(46)은 상술한 제2 금속막에 해당된다. 제1 비어홀(h1)의 형태에 따라 제1 층간 절연막(44)의 제1 비어홀(h1)사이에 존재하는 부분은 역 티자형이 되어 그 상부영역이 하부영역보다 좁게 된다. 제1 층간 절연막(44)의 상기 상부영역(48)은 상술한 제2 더미패턴에 해당된다. 제1 층간 절연막(44) 상으로 제1 비어홀(h1)을 채운 상기 금속막을 덮는 제2 층간 절연막(50)이 존재한다. 제2 층간 절연막(50)에는 제1 비어홀(h1) 바로 위쪽에 제1 비어홀(h1)에 채워진 금속막이 노출되는 제2 비어홀(h2)이 형성되어 있다. 제2 비어홀(h2)은 제1 비어홀(h1)과 동일한 형태로 형성된 것이고, 제2 비어홀(h2)에 채워진 금속막은 제1 비어홀(h1)에 채워진 상기 금속막과 동일할 수 있다. 제2 층간 절연막(50) 상에 제2 비어홀(h2)에 채워진 금속막을 덮는 제3 층간 절연막(56)이 존재한다. 제3 층간 절연막(56)에 제2 비어홀(h2)을 채운 금속막이 노출되는 제3 비어홀(h3)이 형성되어 있다. 제3 비어홀(h3)은 제2 비어홀(h2) 바로 위쪽에 존재하고, 제1 비어홀(h1)과 마찬가지로 티자형이다. 제3 비어홀(h3)에 채워진 금속막은 제1 비어홀(h1)에 채워진 금속막과 동일할 수 있다. 제2 비어홀(h2)에 채워진 금속막의 상부 및 하부(52, CP2)는 각각 상술한 제3 금속막과 제2 도전성 플러그에 해당되고, 제3 비어홀(h3)에 채워진 금속막의 상부 및 하부는 각각 상술한 제4 금속막과 제3 도전성 플러그에 해당된다. 제2 층간 절연막(50)의 제2 비어홀(h2)사이에 존재하는 부분 중에서 상부영역(54)은 상술한 제3 금속막에 분포된 제3 더미패턴에 해당된다. 또한, 제3 층간 절연막(56)의 제3 비어홀(h3)사이에 존재하는 부분 중에서 상부영역(58)은 상술한제4 금속막에 분포된 제4 더미패턴에 해당된다. 제3 층간 절연막(56) 상에 제3 비어홀(h3)을 채운 금속막을 덮는 제4 층간 절연막(62) 존재한다. 제4 층간 절연막(62)에 제3 층간 절연막(56)의 일부 및 제3 비어홀(h3)에 채워진 금속막들이 노출되는 제4 비어홀(h4)이 존재한다. 제4 비어홀(h4)은 금속막(64)으로 채워져 있다. 금속막(64)은 상술한 제5 금속막에 해당된다. 금속막(64)은 제1 비어홀(h1)을 채운 금속막과 동일할 수 있다. 제4 층간 절연막(62) 상에 제4 비어홀(h4)을 채우는 금속막을 덮는 금속막(66)이 존재한다. 금속막(66)은 상술한 제6 금속막에 해당된다.
도 17은 본 발명의 제2 본딩패드에 대한 단면을 보여주는데, 구체적으로 도 17에 도시한 단면은 도 13을 17-17'방향으로 절개한 것이다. 도 16과 마찬가지로 도 17은 도 13에서 제2 금속막(46) 위로 제3 내지 제6 금속막(52, 60, 64, 66))과 제2 모양의 제2 및 제3 도전성 플러그(CP2', CP3')가 존재하는 것을 가정하고 도시한 것이다. 또한, 도 17은 상기 각 금속막과 이에 대응되는 도전성 플러그가 일체로 된 경우를 보여주며, 도 6의 사시도에 도시하지 않았던 층간 절연막을 모두 도시하였다.
도 17을 참조하면, 제1 금속막(40)에 제1 층간 절연막(44)이 존재한다. 제1 층간 절연막(44)에 제1 금속막(40)이 노출되는 제1 비어홀(h11)이 형성되어 있고, 제1 비어홀(h11)은 제2 금속막(46)으로 채워져 있다. 제1 비어홀(h11)은 직경이 넓은 상부영역과 이에 비해 직경이 좁은 하부영역으로 나눌 수 있다. 제1 비어홀(h11)의 하부영역은 두 부분으로 나누어져 있는데, 이격되어 있고, 각 부분의 직경은 동일하다. 제1 비어홀(h11)에 채워진 제2 금속막(46)의 제1 비어홀(h11)의 상기 하부영역에 채워진 부분(CP1')은 상술한 제2 모양의 제1 도전성 플러그에 해당된다. 이러한 제1 비어홀(h11)로 인해, 제1 층간 절연막(44)의 제1 비어홀(h11)의 상부영역(48)은 하부영역보다 폭이 좁게 된다. 제1 층간 절연막(44)의 상부영역(48)은 제2 금속막(46)에 분포된 제2 더미패턴에 해당된다. 제1 층간 절연막(44) 상에 제1 비어홀(h11)을 채운 제2 금속막(46)을 덮는 제2 층간 절연막(h22)이 존재한다. 제2 층간 절연막(h22)에 제1 비어홀(h11)과 동일한 형태의 제2 비어홀(h22)이 형성되어 있고, 제2 비어홀(h22)은 제3 금속막(52)으로 채워져 있다. 제3 금속막(52)의 제2 비어홀(h22)의 하부영역에 채워진 부분(CP2')은 상술한 제2 모양의 제2 도전성 플러그에 해당된다. 그리고 제2 비어홀(h22)의 상부영역사이의 제2 층간 절연막(54)은 상술한 제3 금속막(52)에 분포된 제3 더미패턴에 해당된다. 제2 층간 절연막(50) 상에 제2 비어홀(h22)에 채워진 제3 금속막(52)을 덮는 제3 층간 절연막(56)이 존재한다. 제3 층간 절연막(56)에 제3 금속막(52)이 노출되는 제3 비어홀(h33)이 형성되어 있고, 제3 비어홀(h33)은 제4 금속막(60)으로 채워져 있다. 제3 비어홀(h33)은 제1 비어홀(h11)과 동일한 형태로 형성되어 있다. 제4 금속막(60)은 제1 금속막(46)과 동일할 수 있다. 제4 금속막(60)의 제3 비어홀(h33)의 하부영역에 채워진 부분(CP3')은 상술한 제2 모양의 제3 도전성 플러그에 해당된다. 또한, 제3 층간 절연막(56)의 제3 비어홀(h33)사이에 형성된 부분(58)은 상술한 제4 더미패턴에 해당된다. 제3 층간 절연막(56) 상에 제4 금속막(60)을 덮는 제4 층간 절연막(62)이 구비되어 있다. 제4 층간 절연막(62)에는 제4 비어홀(h4)이 형성되어 있고, 제4 비어홀(h4)에는 제5 금속막(64)이 채워져 있다. 제4 비어홀(h4)의 직경은 제1 내지 제3 비어홀(h11, h22, h33)보다 훨씬 크다. 따라서 제4 비어홀(h4)을 통해서 제4 금속막(60)의 많은 부분과 제3 층간 절연막(56)의 제4 금속막(60)사이에 형성된 부분(58)이 노출된다. 제5 금속막(64)은 제1 금속막(40)과 동일할 수 있다. 제4 층간 절연막(62) 상에 제5 금속막(64)을 덮는 제6 금속막(66)이 존재한다.
한편, 다층으로 적층된 층간 절연막 각각에 형성된 비어홀들은 상술한 바와 같이 동일 수직선상에 위치할 수 있으나, 서로 엇갈리게 위치할 수도 있다. 도 18 및 도 19는 이에 대한 예를 보여준다.
구체적으로, 도 18은 도 16에 도시한 본 발명의 제1 본딩패드에서 제1 내지 제3 층간 절연막(44, 50, 56)에 각각 형성된 제1 내지 제3 비어홀들(h1, h2, h3)이 우측으로 조금씩 이동된 것을 보여준다. 곧, 제1 내지 제3 비어홀들(h1, h2, h3)은 도 16에 도시한 바와 같이 수직으로 정렬된 것이 아니라 사선으로 정렬되어 있다. 제1 내지 제3 비어홀들(h1, h2, h3)은 다른 방식으로 정렬될 수 있는데, 예를 들면 지그재그 형태로 정렬될 수도 있다.
도 19는 도 17에 도시한 본 발명의 제2 본딩패드에서 제1 내지 제3 층간 절연막(44, 50, 56)에 각각 형성된 제1 내지 제3 비어홀들(h11, h22, h33)이 우측으로 조금씩 이동된 것을 보여준다. 이 경우에도 제1 내지 제3 비어홀들(h11, h22, h33)은 지그재그 형태로 정렬될 수 있다.
다음에는 상술한 본 발명의 제1 본딩패드의 제조방법을 설명한다. 상술한 본 발명의 다른 본딩패드의 제조 방법은 제1 본딩패드의 제조 방법과 크게 다르지 않으므로, 그에 대한 설명은 생략한다.
<제1 실시예>
도 20을 참조하면, 반도체 소자에 연결된 하부막(38)(이하, 패드 도전층) 상에 제1 모양의 제1 더미패턴(42)을 형성한다. 제1 모양의 제1 더미패턴(42)은 주어진 간격으로 이격되도록 형성한다. 패드 도전층(38) 상에 제1 모양의 제1 더미패턴(42)을 덮는 제1 금속막(40)을 형성한 다음, 그 표면을 평탄화 한다. 제1 금속막(40)은 구리막으로 형성할 수 있다. 제1 금속막(40)의 표면을 CMP로 연마하되, 도 21에 도시한 바와 같이 제1 모양의 제1 더미패턴(42)이 노출될 때까지 실시한다. 이렇게 해서 제1 금속막(40)에 제1 모양의 제1 더미패턴(42)이 분포된다. 제1 더미패턴(42)은 다양한 형태로 분포될 수 있다.
상기 연마 후에는 도 22에 도시한 바와 같이, 제1 금속막(40) 상에 제1 모양의 제1 더미패턴(42)을 덮는 제1 층간 절연막(44)을 형성한다. 그리고 제1 층간 절연막(44)에 제1 비어홀(h1)을 형성한다. 후속 공정에서 제2 금속막은 제1 층간 절연막(44)의 일부를 제거한 자리에 형성되므로, 제1 층간 절연막(44)은 이를 감안한 두께로 형성한다. 제1 층간 절연막(44)은 유전율이 낮은 절연막으로 형성할 수 있다. 예컨대, 제1 층간 절연막(44)은 실리콘 산화막(SiO2)보다 유전율이 낮은 절연막으로 형성하는 것이 바람직하다. 이러한 제1 층간 절연막(44) 상에 제1 비어홀(h1)과 그 둘레를 노출시키기 위한 마스크로써 제1 감광막 패턴(PR1)을 형성한다. 이어서 제1 감광막 패턴(PR1)을 식각 마스크로 사용하여 제1 층간 절연막(44)의 노출된 부분을 식각하고 제1 감광막 패턴(PR1)을 제거한다. 상기 식각에서 제1 층간 절연막(44)의 노출된 부분의 일부만 제거한다.
도 23을 참조하면, 상기 식각에 의해 제1 비어홀(h1)은 상부영역의 직경이 하부영역의 직경보다 훨씬 넓은 비어홀로 됨을 알 수 있다. 반대로 제1 비어홀(h1)의 상부영역사이에 위치하는 제1 층간 절연막(44)의 상부영역(48)의 직경은 하부영역의 직경보다 좁게 된다. 이러한 제1 층간 절연막(44) 상에 제1 비어홀(h1)을 채우는 제2 금속막(46)을 형성하고, 그 표면을 평탄화 한다. 제1 비어홀(h1)의 하부영역의 직경이 상부영역의 직경보다 훨씬 좁음을 고려할 때, 제2 금속막(46)의 제1 비어홀(h1) 하부영역을 채우는 부분(CP1)은 실질적으로 도전성 플러그 역할을 한다. 곧, 제2 금속막(46)의 제1 비어홀(h1) 하부영역을 채우는 부분(CP1)은 제2 금속막(46)의 제1 비어홀(h1) 상부영역을 채우는 부분과 제1 금속막(40)을 연결시킨다. 제2 금속막(46)은 구리막으로 형성할 수 있으나, 다른 금속막으로 형성할 수도 있다. 제2 금속막(46)을 형성한 후, 그 표면은 CMP로 연마한다. 상기 연마는 도 24에 도시한 바와 같이 제1 층간 절연막(44)의 상부영역(48)이 노출될 때까지 실시한다. 제1 금속막(46)사이에 제1 층간 절연막(44)의 상부영역(48)이 형성되어 있으므로, 제1 금속막(46)만 형성되어 있을 때보다 연마 대상물의 패턴밀도는 높게 된다. 이에 따라 상기 CMP연마에서 디싱 효과는 거의 나타나지 않는다. 상기 연마에 의해 노출되는 제1 층간 절연막(44)의 상부영역(48)은 제1 금속막(46)사이에서 제1 더미패턴으로 사용된다.
계속해서, 도 24를 참조하면, 제1 비어홀(h1)에 채워진 제1 금속막(46)과 상기 연마에 의해 노출된 제1 층간 절연막(44)의 상부영역(48)의 전면에 제2 층간 절연막(50)을 형성한다. 제2 층간 절연막(50)은 제1 층간 절연막(44)과 마찬가지로 두껍게 형성한다. 제2 층간 절연막(50)은 제1 층간 절연막(44)과 동일한 절연막으로 형성할 수 있다. 이러한 제2 층간 절연막(50)에 제1 금속막(46)이 노출되는 제2 비어홀(h2)을 형성한다. 제2 비어홀(h2)은 제1 비어홀(h1) 바로 위쪽에 위치하도록 형성할 수 있으나, 도 29에 도시한 바와 같이 제1 비어홀(h1)과 엇갈리게 형성할 수도 있다. 제2 층간 절연막(50) 상에 제2 비어홀(h2)과 그 둘레가 노출되는 제2 감광막 패턴(PR2)을 형성한다. 이어서 상기한 제1 층간 절연막(44) 식각공정과 동일하게 제2 감광막 패턴(PR2)을 식각 마스크로 하여 제2 층간 절연막(50)의 노출된 부분(A)을 식각하고, 제2 감광막 패턴(PR2)을 제거한다. 이 결과, 제1 층간 절연막(44)에 형성된 제1 비어홀(h1)과 동일한 형태의 제2 비어홀(h2)이 형성된다.
도 25를 참조하면, 제2 층간 절연막(50) 상에 제2 비어홀(h2)을 채우는 제3 금속막(52)을 형성하고, 그 표면을 평탄화 한다. 제3 금속막(52)은 제1 금속막(40)과 동일한 물질막으로 형성할 수 있다. 이어서 제3 금속막(52)의 평탄화된 표면을 연마하는데, CMP로 연마하는 것이 바람직하다. 상기 연마는 제2 층간 절연막(50)이 노출될 때까지 실시한다. 제2 금속막(46)을 연마할 때와 같은 이유로 제3 금속막(52)에 대한 상기 CMP연마에서 디싱효과는 거의 나타나지 않는다.
도 26은 제3 금속막(52)에 대한 연마 후의 결과물을 보여준다. 이를 참조하면, 제3 금속막(52)의 제2 비어홀(h2) 하부영역에 채워진 부분(CP2)은 제2 도전성 플러그로 사용된다. 상기 부분(CP2)에 의해 제3 금속막(52)의 상부영역에 채워진 부분과 제2 금속막(46)이 연결된다.
도 27을 참조하면, 도 26의 결과물 상에 제3 층간 절연막(56)을 형성하고, 제3 층간 절연막(56)에 상부영역과 하부영역의 직경이 다른 제3 비어홀(h3)을 형성한다. 제3 층간 절연막(56)은 제1 층간 절연막(44)과 동일한 물질막으로 형성할 수 있다. 제3 비어홀(h3)은 상술한 제1 비어홀(h1) 또는 제2 비어홀(h2)을 형성하는 방법과 동일한 방법으로 형성할 수 있다. 제3 층간 절연막(56) 상에 제3 비어홀(h3)을 채우는 제4 금속막(60)을 형성한 다음, 그 전면을 연마하여 도면에 도시한 바와 같이 제3 비어홀(h3) 둘레에서 제4 금속막(60)을 제거한다. 이러한 연마는 제2 금속막(46) 또는 제3 금속막(52)을 연마할 때와 동일한 연마 방법으로 실시할 수 있다. 제3 비어홀(h3)의 하부영역에 채워진 제4 금속막(CP3)은 제3 비어홀(h3)의 상부영역을 채운 제4 금속막(60)과 제3 금속막(52)을 연결하는 도전성 플러그 역할을 한다. 제4 금속막(60)에 대한 연마 후, 제3 층간 절연막(56) 상에 제4 금속막(60)과 그 사이에 형성된 제3 층간 절연막(56)의 상부영역(58)(제4 더미패턴으로 사용됨)을 덮는 제4 층간 절연막(62)을 형성한다. 제4 층간 절연막(62)은 제1 층간 절연막(44)과 동일한 물질막으로 형성할 수 있다. 제4 층간 절연막(62)에 제4 비어홀(h4)을 형성한다. 제4 비어홀(h4)의 직경은 제1 내지 제3 비어홀(h1, h2, h3)의 최대 직경보다 훨씬 크다. 제4 비어홀(h4)을 통해서 복수의 제4 금속막(60)과 이들 금속막(60)사이에 형성된 제3 층간 절연막(56)의 상부영역(58)이 노출된다. 제4 비어홀(h4)을 형성한 후, 제4 층간 절연막(62) 상에 제4 비어홀(h4)을 채우는 제5 금속막(64)을 형성하고, 표면을 평탄화한다. 제5 금속막(64)은 제1 금속막(40)과 동일한 물질막으로 형성할 수 있다. 이어서 제5 금속막(64)의 표면을 제4 층간 절연막(62)이 노출될 때까지 연마한다. 이러한 연마에 의해 제4 비어홀(h4) 둘레의 제4 층간 절연막(62) 상에 형성된 제5 금속막(64)은 모두 제거된다. 제4 층간 절연막(62) 상에 제5 금속막(64)의 전면과 접촉되는 제6 금속막(66)을 형성한다. 제6 금속막(66)은 제1 금속막(40)과 동일한 물질막으로 형성할 수 있다.
한편, 도 28에 도시한 바와 같이 와이드 패드막으로 사용되는 제5 금속막(64)을 사용하지 않고, 제6 금속막(66)을 제3 층간 절연막(56)과 제4 금속막(60) 상에 직접 형성할 수 있다. 또는 도면에 도시하지는 않았지만, 도 27의 제4 층간 절연막(62)과 제5 금속막(64)을 그 하부에 형성된 층간 절연막과 금속막과 동일한 형태로 형성할 수도 있다.
<제2 실시예>
제1 실시예에서 언급된 부재에 대한 설명은 생략한다.
도 30을 참조하면, 패드 도전층(38) 상에 제1 실시예와 같은 방법으로 제1 더미패턴(42)을 형성하고, 제1 더미패턴(42)사이에 제1 금속막(40)을 형성한다. 제1 금속막(40)과 제1 더미패턴(42) 상에 제5 층간 절연막(80)을 형성한다. 제5 층간 절연막(80)은 유전율이 낮은 절연막, 예를 들면 실리콘 산화막보다 유전율이 낮은 절연막으로 형성할 수 있다. 이때, 제5 층간 절연막(80)은 제1 실시예의 제1 내지 제3 층간 절연막(도 27의 44, 50, 56 참조)보다 얇게 형성한다. 이러한 제5 층간 절연막(80)에 제1 금속막(40)이 노출되는 제5 비어홀(h5)을 형성한다. 이어서, 제5 비어홀(h5)에 제11 도전성 플러그(CP5)를 형성한다. 제11 도전성 플러그(CP5)는 구리 플러그로 형성할 수 있다.
도 31을 참조하면, 제5 층간 절연막(80) 상에 제11 도전성 플러그(CP5)를 덮는 제6 층간 절연막(82)을 형성한다. 제6 층간 절연막(82)은 제5 층간 절연막(80)과 동일한 물질막으로 형성할 수 있다. 역할로 볼 때, 제5 및 제6 층간 절연막(80, 82)은 제1 실시예의 제1 층간 절연막(44)에 대응된다. 따라서 제5 및 제6 층간 절연막(80, 82)은 각각 제1 층간 절연막(44)의 하부 절연막과 상부 절연막에 대응되는 것으로 볼 수 있다. 제6 층간 절연막(82)을 형성한 다음, 그 위에 제3 감광막 패턴(PR3)을 형성한다. 제3 감광막 패턴(PR3)은 제1 더미패턴(42) 바로 위쪽에 형성한다. 제3 감광막 패턴(PR3)을 식각 마스크로 사용하여 제6 층간 절연막(82)의 노출된 부분을 식각한다. 상기 식각은 적어도 제11 도전성 플러그(CP5)가 노출될 때까지 실시하는 것이 바람직하다. 상기 식각후 제3 감광막 패턴(PR3)을 제거한다.
도 32를 참조하면, 상기 식각 결과, 제1 더미패턴(42)에 대응되는 제5 층간 절연막(80) 상에만 제6 층간 절연막 패턴(82a)이 형성되고, 제11 도전성 플러그(CP5)를 비롯해서 제11 도전성 플러그와 제6 층간 절연막 패턴(82a)사이의 제5 층간 절연막(80)이 노출된다. 제6 층간 절연막 패턴(82a)은 제5 더미패턴으로 사용된다.
도 33을 참조하면, 제5 층간 절연막(80) 상에 제11 도전성 플러그(CP5) 및 제6 층간 절연막 패턴(82a)을 덮는 제7 금속막(84)을 형성하고, 그 표면을 평탄하게 한다. 제7 금속막(84)은 제1 금속막(40)과 동일한 물질막으로 형성할 수 있다. 이어서 제7 금속막(84)의 표면을 연마하는데, 예를 들면 CMP를 이용하여 연마할 수 있다. 이때, 제7 금속막(84)에 대한 연마는 제6 층간 절연막 패턴(82a)이 노출될 때까지 실시한다. 상기 연마가 CMP 연마인 경우, 상기한 제2 금속막(도 23의 46 참조)을 연마할 때와 동등한 이유로 디싱효과는 거의 나타나지 않는다.
도 34를 참조하면, 제7 금속막(84)에 대한 연마가 완료되면서 제6 층간 절연막 패턴(82a)사이의 제5 층간 절연막(80) 상에 제11 도전성 플러그(CP5)와 접촉되는 제7 금속막 패턴(84a)이 형성된다. 제7 금속막 패턴(84a)은 제1 실시예의 제2 금속막(46)과 동일한 것이 되고, 제11 도전성 플러그(CP5)는 제2 금속막(46) 중에서 제1 비어홀(h1)의 하부영역을 채운 부분(CP1), 곧 제1 도전성 플러그와 동일한 것이 된다. 이후, 도 31에서 도 33까지의 과정을 반복하여 층간 절연막을 순차적으로 형성하면서 상기 층간 절연막에 제1 실시예의 제3 및 제4 금속막(52, 60)에 대응될 수 있도록 금속막과 도전성 플러그를 형성한다. 이어서 제1 실시예의 제5 금속막(64) 및 제6 금속막(66)을 순차적으로 형성하거나, 제6 금속막(66)만 형성할 수 있다. 제5 및 제6 금속막(64, 66)을 순차적으로 형성하는 경우에 제5 금속막(64)을 와이드 패드막이 아닌 제11 도전성 플러그(CP5)와 제7 금속막 패턴(84a)이 결합된 형태와 같은 형태의 금속막으로 형성할 수 있다.
도 35 및 도 36은 각각 종래의 방법으로 본딩패드를 형성하였을 때와 상술한 본 발명의 방법으로 본딩패드를 형성하였을 때 나타나는 디싱효과를 실측한 결과를 보여준다.
도 35와 도 36을 참조하면, 종래의 방법으로 본딩패드를 형성하였을 때, 본딩패드의 중심과 가장자리사이의 단차는 483Å 정도인 반면, 본 발명의 방법으로 본딩패드를 형성하였을 때, 단차는 150Å 정도로, 본 발명이 종래보다 훨씬 낮다는 것을 알 수 있다.
본 발명자는 이와 함께 도전성 플러그가 도 2에 도시한 바와 같이 단순한 어레이 구조로 배열된 종래의 본딩패드와 도 5에 도시한 본 발명의 제1 본딩패드를 대상으로 기계적 강도를 측정하기 위해 실제 본딩을 실시한 바,
본 발명의 제1 본딩패드의 경우, 단위 메쉬(M1)사이의 피치가 70㎛, 60㎛ 및 55㎛일 때, 본딩은 하나도 오픈되지 않았으나, 단위 메쉬(M1)사이의 피치가 50㎛일 때는 120개의 본딩 중에서 3개의 본딩이 오픈되었다. 곧, 본딩이 이루어지지 않았다.
반면, 종래의 본딩패드의 경우, 도전성 플러그사이의 피치가 70㎛, 60㎛일 때는 오픈된 것이 없었으나, 55㎛일 때는 150개의 본딩중 3개가 오픈되었고, 50㎛일 때는 150개의 본딩중에서 15개가 오픈되었다.
이러한 결과로부터 기계적 강도면에서도 본 발명의 본딩패드가 종래의 본딩패드보다 우수함을 알 수 있었다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 예들 들어 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 제5 금속막(64) 자체를 2개 이상으로 분할하여 구비할 수 있을 것이다. 예를 들면 2개 이상의 슬릿형태로 구비할 수 있을 것이다. 또한, 제1 내지 제3 도전성 플러그들(CP1, CP2, CP3) 중 어느 하나, 예를 들면 제2 도전성 플러그(CP2)의 일부를 와이드 패드막으로 대체한 형태로 구비할 수 있을 것이다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
상술한 바와 같이, 본 발명의 본딩패드는 다층으로 적층된 금속막에 더미패턴이 분포되어 있어 패턴의 밀도가 높다. 이에 따라 CMP 공정에서 디싱효과를 종래보다 현저히 줄일 수 있다. 아울러, 상기 다층으로 적층된 금속막을 이어주는 도전성 플러그를 메쉬형, 도넛형 또는 이들이 혼합된 형태로 구비하기 때문에 본딩공정에서의 기계적 강도도 높일 수 있다. 또한, 유전율이 낮은 층간 절연막을 구비하므로, 기생 커패시턴스도 줄일 수 있다.
도 1은 패턴밀도와 디싱효과의 관계를 보여주는 그래프이다.
도 2는 종래 기술에 의한 본딩패드의 평면도이다.
도 3은 도 2를 3-3'방향으로 절개한 단면도이다.
도 4는 종래 기술에 의한 본딩패드의 문제점을 나타낸 평면도이다.
도 5 내지 도 7은 각각 본 발명의 제1 내지 제3 실시예에 의한 본딩패드의 사시도들이다.
도 8은 도 5에 도시한 본딩패드에서 제1 모양의 제1 더미패턴이 분포된 제1 금속막 상에 제1 모양의 제1 도전성 플러그가 형성된 결과물의 평면도이다.
도 9는 도 8에 도시한 결과물 상에 제1 모양의 제1 도전성 플러그와 접촉되는 제1 모양의 제2 더미패턴이 분포된 제2 금속막이 형성된 경우를 보여주는 평면도이다.
도 10은 도 8에서 제1 모양의 제1 더미패턴을 제2 모양의 제1 더미패턴으로 대체한 경우를 보여주는 평면도이다.
도 11은 본 발명의 실시예에 의한 본딩패드에서 제1 금속막과 제1 도전성 플러그를 제3 모양의 제1 더미패턴이 분포된 제1 금속막과 제4 모양의 제1 도전성 플러그로 대체한 경우를 보여주는 평면도이다.
도 12는 도 9의 제1 금속막에 분포된 제1 모양의 제1 더미패턴을 제2 모양의 제1 더미패턴으로 대체한 경우를 보여주는 평면도이다.
도 13은 도 6에 도시한 본딩패드에서 제1 모양의 제1 더미패턴이 분포된 제1 금속막 상에 제2 모양의 제1 도전성 플러그가 적층된 결과물의 평면도이다.
도 14는 도 7에 도시한 본딩패드에서 제1 모양의 제1 더미패턴이 분포된 제1 금속막 상에 제3 모양의 제1 도전성 플러그가 적층된 결과물의 평면도이다.
도 15는 본 발명의 제1 내지 제3 실시예를 조합한 본딩패드를 보여주는 사시도이다.
도 16은 도 9를 16-16'방향으로 절개한 단면도이다.
도 17은 도 13을 17-17'방향으로 절개한 단면도이다.
도 18은 도 16에 도시한 본딩패드에서 후에 형성된 도전성 플러그들이 먼저 형성된 도전성 플러그와 다른 위치에 형성된 경우를 보여주는 단면도이다.
도 19는 도 17에 도시한 본딩패드에서 후에 형성된 도전성 플러그들이 먼저 형성된 도전성 플러그와 다른 위치에 형성된 경우를 보여주는 단면도이다.
도 20 내지 도 28은 도 5에 도시한 본딩패드의 제조방법의 제1 실시예를 단계별로 나타낸 단면도들이다.
도 29는 도 18에 도시한 본딩패드의 제조 과정의 한 단계를 나타낸 단면도이다.
도 30 내지 도 34는 도 5에 도시한 본딩패드의 제조방법의 제2 실시예를 단계별로 나타낸 단면도들이다.
도 35 및 도 36은 각각 종래 기술에 의한 본딩패드와 본 발명의 실시예에 의한 본딩패드에 각각 나타나는 디싱효과를 실측한 것을 보여주는 그래프들이다.
*도면의 주요부분에 대한 부호의 설명*
38:패드 도전층(하부막)
40, 46, 52, 60, 64, 66, 84:제1 내지 제7 금속막
42:제1 모양의 제1 더미패턴 54:제1 모양의 제3 더미패턴
58:제1 모양의 제4 더미패턴 70:제2 모양의 제1 더미패턴
74:제3 모양의 제1 더미패턴
44, 50, 56, 62, 80, 82:제1 내지 제6 층간 절연막
82a:제6 층간 절연막 패턴 84a:제7 금속막 패턴
a:사각형 개체 b:라인
CP1, CP2, CP3, CP1', CP2', CP3', CP1", CP2", CP3", 72, CP5:제1 내지 제11 도전성 플러그
h1, h11:제1 비어홀 h2, h22:제2 비어홀
h3, h33:제3 비어홀 h4, h5:제4 및 제5 비어홀
PR1, PR2, PR3:제1 내지 제3 감광막 패턴

Claims (25)

  1. 다층으로 적층된 금속막들, 상기 금속막들사이에 구비되어 상기 금속막들을 연결시키는 도전성 플러그들 및 상기 도전성 플러그들사이에 채워진 층간 절연막들을 포함하는 반도체 장치의 본딩패드에 있어서,
    상기 금속막들 중 하나 이상의 금속막에 더미패턴이 박혀있는 것을 특징으로 하는 반도체 장치의 본딩패드.
  2. 제 1 항에 있어서, 상기 더미패턴은 상기 금속막들 중에서 최상부의 금속막과 그 바로 아래에 구비된 금속막을 제외한 나머지 금속막 모두에 박혀 있는 것을 특징으로 하는 반도체 장치의 본딩패드.
  3. 제 1 항에 있어서, 상기 더미패턴은 상기 금속막들 중에서 최상부의 금속막을 제외한 나머지 금속막 모두에 박혀있는 것을 특징으로 하는 반도체 장치의 본딩패드.
  4. 제 2 항 또는 제 3 항에 있어서, 상기 더미패턴의 모양이 각 금속막마다 다른 것을 특징으로 하는 반도체 장치의 본딩패드.
  5. 제 1 항에 있어서, 상기 도전성 플러그들은 각각 바로 위에 구비된 금속막과 일체로 된 것을 특징으로 하는 반도체 장치의 본딩패드.
  6. 제 1 항에 있어서, 상기 도전성 플러그들은 각각 메쉬형, 도넛형, 슬릿형 또는 이들을 조합한 혼합형으로 구비된 것을 특징으로 하는 반도체 장치의 본딩패드.
  7. 제 1 항에 있어서, 상기 더미패턴과 상기 층간 절연막은 일체로 된 것을 특징으로 하는 반도체 장치의 본딩패드.
  8. 제 1 항에 있어서, 상기 도전성 플러그들 중 적어도 하나는 다른 하나와 어긋나게 배열된 것을 특징으로 하는 반도체 장치의 본딩패드.
  9. 제 1 항에 있어서, 상기 더미패턴은 상기 금속막을 관통하도록 박혀 있는 것을 특징으로 하는 반도체 장치의 본딩패드.
  10. 제 1 항에 있어서, 상기 더미패턴은 상기 금속막의 소정 깊이까지만 박혀 있는 것을 특징으로 하는 반도체 장치의 본딩패드.
  11. 하부막 상에 금속막과 층간 절연막을 1회 이상 순차적으로 적층하는 제1 단계;
    상기 층간 절연막에 상기 금속막이 노출되는 비어홀을 형성하는 제2 단계;
    상기 비어홀에 도전성 플러그를 채우는 제3 단계; 및
    상기 층간 절연막 상에 상기 도전성 플러그와 접촉되는 중간 금속막을 형성하는 제4 단계; 및
    상기 중간 금속막 상에 상부 금속막을 형성하는 제5 단계를 포함하되,
    상기 제1 단계에서 적어도 어느 한 금속막의 상기 도전성 플러그와 접촉되지 않는 위치에 더미패턴을 형성하는 것을 특징으로 하는 본딩패드 제조방법.
  12. 제 11 항에 있어서, 상기 제4 단계에서 상기 중간 금속막에 상기 더미패턴을 형성하는 것을 특징으로 하는 본딩패드 제조방법.
  13. 제 11 항에 있어서, 상기 제1 단계에서 상기 하부막 상에 적층되는 금속막 모두에 상기 더미패턴을 형성하는 것을 특징으로 하는 본딩패드 제조방법.
  14. 제 13 항에 있어서, 상기 각 금속막마다 다른 모양으로 더미패턴을 형성하는 것을 특징으로 하는 반도체 장치의 본딩패드.
  15. 제 11 항에 있어서, 상기 제1 단계에서 상기 하부막 상에 복수의 층간 절연막이 금속막을 사이에 두고 순차적으로 형성되는 경우, 상기 각 층간 절연막에 형성하는 비어홀의 형태를 다르게 하는 것을 특징으로 하는 본딩패드 제조방법.
  16. 제 11 항에 있어서, 상기 비어홀은 메쉬형, 도넛형 또는 이들을 혼합한 혼합형인 것을 특징으로 하는 본딩패드 제조방법.
  17. 제 11 항에 있어서, 상기 도전성 플러그와 상기 중간 금속막은 한번에 형성하는 것을 특징으로 하는 본딩패드 제조방법.
  18. 제 13 항에 있어서, 상기 더미패턴은 그 바로 아래에 형성하는 층간 절연막의 일부인 것을 특징으로 하는 본딩패드 제조방법.
  19. 제 11 항에 있어서, 상기 제1 단계는,
    상기 하부막 상에 제1 더미패턴을 형성하는 단계;
    상기 하부막 상에 상기 제1 더미패턴을 덮는 상기 금속막을 형성하는 단계; 및
    상기 제1 더미패턴이 노출될 때까지 상기 금속막을 연마하는 단계를 포함하는 것을 특징으로 하는 본딩패드 제조방법.
  20. 제 11 항에 있어서, 상기 제2 내지 제4 단계는,
    상기 층간 절연막에 상기 금속막이 노출되는 비어홀을 형성하는 단계;
    상기 층간 절연막 상에 상기 비어홀 둘레의 상기 층간 절연막이 노출되는 마스크를 형성하는 단계;
    상기 층간 절연막의 노출된 부분의 일부 두께를 제거하는 단계;
    상기 마스크를 제거하는 단계;
    상기 층간 절연막 상에 상기 비어홀과 상기 층간 절연막의 일부 두께가 제거된 부분을 채우는 상기 금속막을 형성하는 단계; 및
    상기 층간 절연막이 노출될 때까지 상기 금속막을 연마하는 단계를 포함하는 것을 특징으로 하는 본딩패드 제조방법.
  21. 제 11 항에 있어서, 상기 층간 절연막은 하부 절연막과 상부 절연막을 순차적으로 적층하여 형성하는 것을 특징으로 하는 본딩패드 제조방법.
  22. 제 21 항에 있어서, 상기 제2 내지 제4 단계는,
    상기 하부 절연막에 상기 금속막이 노출되는 비어홀을 형성하는 단계;
    상기 비어홀에 도전성 플러그를 채우는 단계;
    상기 하부 절연막 상에 상기 도전성 플러그를 덮는 상기 상부 절연막을 형성하는 단계;
    상기 도전성 플러그사이에 형성된 상기 상부 절연막의 일부 영역 상에 마스크를 형성하는 단계;
    상기 마스크 둘레의 상기 상부 절연막을 제거하는 단계;
    상기 마스크를 제거하는 단계; 및
    상기 상부 절연막이 제거된 위치에 상기 금속막을 채우는 단계를 포함하는 것을 특징으로 하는 본딩패드 제조방법.
  23. 제 11 항에 있어서, 상기 하부막 상에 복수의 층간 절연막이 순차적으로 적층되는 경우, 각 층간 절연막에 형성되는 비어홀의 위치를 다르게 하는 것을 특징으로 하는 본딩패드 제조방법.
  24. 제 11 항에 있어서 상기 더미패턴은 상기 금속막을 관통하는 홀을 형성하고 상기 홀을 채워 형성하는 것을 특징으로 하는 본딩패드 제조방법.
  25. 제 11 항에 있어서, 상기 더미패턴은 상기 금속막에 홈을 형성하고, 상기 홈을 채워 형성하는 것을 특징으로 하는 본딩패드 제조방법.
KR1020030077189A 2003-11-01 2003-11-01 반도체 장치의 본딩패드 및 그 제조방법 KR100555524B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030077189A KR100555524B1 (ko) 2003-11-01 2003-11-01 반도체 장치의 본딩패드 및 그 제조방법
US10/978,619 US20050127496A1 (en) 2003-11-01 2004-11-01 Bonding pads with dummy patterns in semiconductor devices and methods of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030077189A KR100555524B1 (ko) 2003-11-01 2003-11-01 반도체 장치의 본딩패드 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20050042361A true KR20050042361A (ko) 2005-05-09
KR100555524B1 KR100555524B1 (ko) 2006-03-03

Family

ID=34651255

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030077189A KR100555524B1 (ko) 2003-11-01 2003-11-01 반도체 장치의 본딩패드 및 그 제조방법

Country Status (2)

Country Link
US (1) US20050127496A1 (ko)
KR (1) KR100555524B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4713936B2 (ja) * 2005-05-09 2011-06-29 株式会社東芝 半導体装置
KR100763709B1 (ko) * 2005-12-28 2007-10-04 동부일렉트로닉스 주식회사 반도체 소자의 패드 형성 방법
JP4731456B2 (ja) * 2006-12-19 2011-07-27 富士通セミコンダクター株式会社 半導体装置
US7732299B2 (en) * 2007-02-12 2010-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. Process for wafer bonding
JP5180625B2 (ja) * 2007-03-12 2013-04-10 ルネサスエレクトロニクス株式会社 半導体装置
KR100933685B1 (ko) * 2007-12-18 2009-12-23 주식회사 하이닉스반도체 필링 방지를 위한 본딩패드 및 그 형성 방법
US8138607B2 (en) * 2009-04-15 2012-03-20 International Business Machines Corporation Metal fill structures for reducing parasitic capacitance
US8739078B2 (en) 2012-01-18 2014-05-27 International Business Machines Corporation Near-neighbor trimming of dummy fill shapes with built-in optical proximity corrections for semiconductor applications
CN114765146A (zh) * 2021-01-14 2022-07-19 联华电子股份有限公司 内连线结构

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6309956B1 (en) * 1997-09-30 2001-10-30 Intel Corporation Fabricating low K dielectric interconnect systems by using dummy structures to enhance process
US5986343A (en) * 1998-05-04 1999-11-16 Lucent Technologies Inc. Bond pad design for integrated circuits
US6552438B2 (en) * 1998-06-24 2003-04-22 Samsung Electronics Co. Integrated circuit bonding pads including conductive layers with arrays of unaligned spaced apart insulating islands therein and methods of forming same
KR100272166B1 (ko) * 1998-06-30 2000-11-15 윤종용 소자분리영역에 형성된 더미 도전층을 갖춘반도체소자 및 그제조방법
TW430935B (en) * 1999-03-19 2001-04-21 Ind Tech Res Inst Frame type bonding pad structure having a low parasitic capacitance
JP2003209134A (ja) * 2002-01-11 2003-07-25 Hitachi Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR100555524B1 (ko) 2006-03-03
US20050127496A1 (en) 2005-06-16

Similar Documents

Publication Publication Date Title
KR20210144931A (ko) 기판의 직접 접합의 준비에서 프로브 패드의 표면 손상을 경감시키는 방법
KR100770486B1 (ko) 반도체 장치의 제조방법
US7419906B2 (en) Method for manufacturing a through conductor
US9786601B2 (en) Semiconductor device having wires
CN110047911B (zh) 一种半导体晶圆、键合结构及其键合方法
US10636698B2 (en) Skip via structures
JP2003282573A (ja) 半導体装置のボンディングパッド構造とその製造法
US9018092B2 (en) Encapsulated metal interconnect
CN106941091B (zh) 内连线结构、内连线布局结构及其制作方法
CN108933081B (zh) 过孔和跳孔结构
US6746951B2 (en) Bond pad of semiconductor device and method of fabricating the same
US20030102475A1 (en) Semiconductor devices with bonding pads having intermetal dielectric layer of hybrid configuration and methods of fabricating the same
US7777340B2 (en) Semiconductor device
KR100555524B1 (ko) 반도체 장치의 본딩패드 및 그 제조방법
US11715710B2 (en) Method of treatment of an electronic circuit for a hybrid molecular bonding
KR100351058B1 (ko) 반도체 소자의 금속 배선 및 그 제조방법
KR100685877B1 (ko) 반도체 소자 및 그 제조방법
CN112435977B (zh) 半导体器件及其制作方法
KR100685531B1 (ko) 반도체 메모리 소자의 금속 배선 형성 방법
KR100694424B1 (ko) 멀티 칩 패키지 장치 및 그 형성 방법
KR100720518B1 (ko) 반도체 소자 및 그 제조방법
JP2006324388A (ja) 半導体装置およびその製造方法
KR100559560B1 (ko) 반도체 소자의 다층 배선 형성방법
TWI467725B (zh) 三維多晶片堆疊模組及其製造方法
KR100922558B1 (ko) 반도체 소자의 금속 배선 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100216

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee