KR20170083571A - 그래핀계 인쇄식 슈퍼캐패시터 - Google Patents

그래핀계 인쇄식 슈퍼캐패시터 Download PDF

Info

Publication number
KR20170083571A
KR20170083571A KR1020177015039A KR20177015039A KR20170083571A KR 20170083571 A KR20170083571 A KR 20170083571A KR 1020177015039 A KR1020177015039 A KR 1020177015039A KR 20177015039 A KR20177015039 A KR 20177015039A KR 20170083571 A KR20170083571 A KR 20170083571A
Authority
KR
South Korea
Prior art keywords
carbon
current collector
lines
array
substrate
Prior art date
Application number
KR1020177015039A
Other languages
English (en)
Inventor
빙 롱 시에
Original Assignee
빙 롱 시에
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 빙 롱 시에 filed Critical 빙 롱 시에
Publication of KR20170083571A publication Critical patent/KR20170083571A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22Electrodes
    • H01G11/30Electrodes characterised by their material
    • H01G11/32Carbon-based
    • H01G11/38Carbon pastes or blends; Binders or additives therein
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/10Multiple hybrid or EDL capacitors, e.g. arrays or modules
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22Electrodes
    • H01G11/26Electrodes characterised by their structure, e.g. multi-layered, porosity or surface features
    • H01G11/28Electrodes characterised by their structure, e.g. multi-layered, porosity or surface features arranged or disposed on a current collector; Layers or phases between electrodes and current collectors, e.g. adhesives
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/66Current collectors
    • H01G11/70Current collectors characterised by their structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/66Current collectors
    • H01G11/72Current collectors specially adapted for integration in multiple or stacked hybrid or EDL capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/84Processes for the manufacture of hybrid or EDL capacitors, or components thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/84Processes for the manufacture of hybrid or EDL capacitors, or components thereof
    • H01G11/86Processes for the manufacture of hybrid or EDL capacitors, or components thereof specially adapted for electrodes
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13Energy storage using capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electric Double-Layer Capacitors Or The Like (AREA)
  • Cell Electrode Carriers And Collectors (AREA)

Abstract

슈퍼캐패시터들은 마이크로일렉트로닉스를 위한 중요한 온-칩 마이크로-전력 소스들이다. 이들의 초-고속 충전 및 방전 레이트, 훌륭한 안정성, 긴 사이클 수명, 및 매우 높은 전력 밀도에 부가하여, 그래핀에 기초한 슈퍼캐패시터들은 에너지 밀도에서의 이들의 상당한 개선으로 인해 최근 수년 동안 상당한 관심을 받아왔다. 인터디지테이트된 전류 콜렉터들을 갖는 탄소 전극들의 평행한 어레이들을 위한 설계들이 본원에서 개시된다. 인쇄 프로세스들을 사용하는 저-비용 고 처리량의 제조 방법들이 또한 개시된다.

Description

그래핀계 인쇄식 슈퍼캐패시터{PRINTED SUPERCAPACITORS BASED ON GRAPHENE}
관련 출원들의 상호 참조
본원은 2014년 11월 7일자로 출원된 미국 가특허 출원 제 62/077,067 호 및 2015년 2월 23일자로 출원된 미국 가특허 출원 제 62/119,775 호에 대해 우선권을 주장하고, 상기 미국 가특허 출원들 둘 모두는 인용에 의해 본원에 포함된다.
기술분야
본 발명은 일반적으로, 슈퍼캐패시터들에 관한 것으로, 더 구체적으로는, 그래핀-계 마이크로슈퍼캐패시터들, 및 이들을 제조하는 저-비용 고 처리량 방법들에 관한 것이다.
캐패시터들은 전극 표면 상에 전기 에너지를 저장하는 저장 디바이스들이다. 유전체 재료에 의해 분리되는 플레이트들로 구성된 종래의 캐패시터들과 다르게, 종종 울트라캐패시터들, 전기화학 캐패시터들, 또는 이중 층 캐패시터들이라고 지칭되는 슈퍼캐패시터들은 전극과 전해질 사이의 전기 화학적 계면에서의 미시적 전하 분리(microscopic charge separation)에 의해 에너지를 생성 및 저장하는 전기화학 셀들이다. 슈퍼캐패시터들은 종래의 캐패시터들보다 더 많은 에너지를 저장하고, 충전가능한 배터리들보다 더 높은 레이트들로 그러한 에너지를 방전한다. 부가하여, 전기화학 캐패시터들의 사이클 수명(cycle life)은 대략 105 내지 106 사이클이고, 배터리 시스템들의 사이클 수명(~800 내지 1000 사이클)을 훨씬 초과한다. 이러한 이점들은 전극/전해질 계면에서 레이트-결정 또는 수명-제한 상 변환들이 발생하지 않기 때문에 달성가능하다.
울트라캐패시터들은 짧은 버스트(short burst)들의 형태로 전력을 요구하는 신흥 기술 영역들에서의 잠재적인 애플리케이션들에 대해 매력적이다. 그러한 애플리케이션들의 예들은 고 전력 요구가 수초에서 최대 수분 동안 지속될 수 있는 전기 차량들에서의 견인력 시스템들 및 밀리초 범위에서 전력 펄스들을 요구하는 디지털 통신 디바이스들을 포함한다.
슈퍼캐패시터들은 전자적으로 절연성인 전해질에 의해 서로에 대한 전기 접촉으로부터 격리되는 2개의 전극을 갖는다. 전해질은 고체 또는 겔 폴리머 전해질일 수 있다. 각각의 전극은 전류 콜렉터(current collector)와 밀접하게(intimate) 접촉한다.
슈퍼캐패시터 셀에 전위가 인가되는 경우에, 전극들 사이에서 생성되는 전기장의 영향 하에서, 음이온들이 양의 전극으로 유동하고, 양이온들이 음의 전극으로 유동한다. 임의의 전기화학 반응의 부재 시에, 이는, 전극들에 대해 매우 가까이에서, 전기 이중 층들이라고도 알려져 있는 확산되는 전기 대전된 층들이 생성되게 한다. 이러한 층에서 전기적 중성이 준수되지 않는다. 전기 이중 층의 깊이는 인가되는 전위에 따라 좌우된다.
방전 동안에, 슈퍼캐패시터 전극들에 걸친 전극 전위 또는 전압은, 전기 이중 층에서의 전하들이 전기적 중성을 달성하도록 자발적으로 이동함에 따라, 이온성 전류가 유동하게 하는 한편, 전류는 전극 전류 콜렉터들 사이의 외부 회로를 통해 유동한다. 외부 회로는 부하를 포함할 수 있고, 전자 회로는 부하에 전력을 공급할 수 있다. 부하는, 예컨대, 휴대용 라디오, 전기 모터, 발광 다이오드, 또는 다른 전기 디바이스일 수 있다.
슈퍼캐패시터가 일차 셀은 아니지만, 슈퍼캐패시터는 재충전될 수 있다. 충전 및 방전의 프로세스는 여러 번 반복될 수 있다. 예컨대, 전기 디바이스에 전력공급함으로써 슈퍼캐패시터를 방전시킨 후에, 슈퍼캐패시터는 커넥터들에 전위를 공급함으로써 재충전될 수 있다. 캐패시터가 배터리와 조합되는 경우에, 캐패시터는 피크 전력을 핸들링할 수 있고, 배터리는 피크들 사이에서 서스테인드 부하(sustained load)에 대해 전력을 제공할 수 있다. 그러한 하이브리드 전력 시스템은 전체 전력 성능을 개선할 수 있고, 배터리 사이클 수명을 연장시킬 수 있다.
슈퍼캐패시터의 주요한 이점은 슈퍼캐패시터가 고 전력으로 전기 에너지를 전달할 수 있다는 것이다. 고 전력 동작은 저 내부 저항으로 단정된다. 따라서, 이는, 슈퍼캐패시터 전해질들이 이온 이동에 대해 최소의 저항을 갖고, 2개의 전극들 사이에 전자 전도 배리어를 제공하는데 유용하다.
마이크로-슈퍼캐패시터(MSC)들은 마이크로일렉트로닉스를 위한 중요한 온-칩 마이크로-전력 소스들이다. 이들의 초-고속 충전 및 방전 레이트, 훌륭한 안정성, 긴 사이클 수명, 및 매우 높은 전력 밀도에 부가하여, 그래핀에 기초한 MSC들은 에너지 밀도에서의 이들의 상당한 개선으로 인해, 최근 수년 동안 상당한 관심을 받아왔다. 이러한 진보는 평면-내 인터디지테이트된(interdigitated) 전극 설계들과 함께 그래핀 산화물(GO) 수성 분산의 사용에 의해 가능하게 되었다. 소위 라이트스크라이브 그래핀(LSG) MSC들은, 전류 콜렉터를 사용하지 않으면서, 레이저 노출(47 mW에서의 780 nm) 후에 7.6 μm로 확장되는 3.0 μm GO 박막 상의 다이렉트 레이저 라이팅(direct laser writing)에 의해 제작된다(엘-카디(El-Kaby)의 "가요성 및 온-칩 에너지 스토리지를 위한 고-전력 그래핀 마이크로-슈퍼캐패시터들의 스케일링 가능한 제작(Scalable fabrication of high-power graphene micro-supercapacitors for flexible and on-chip energy storage)", 네이처 커뮤니케이션즈(Nature Communications), 2013, 4, 1475, doi:10.1038/ncomms2446, 및 엘-카디의 "고-성능 집적 에너지 스토리지를 위한 삼차원 하이브리드 슈퍼캐패시터들 및 마이크로슈퍼캐패시터들의 엔지니어링(Engineering three-dimentional hybrid supercapacitors and microsupercapacitors for high-performance integrated energy storage)", PNAS 2015 112 (14) 4233-4238 참조). 소위 메탄 플라즈마 환원 그래핀(MPG) MSC들은 그래핀(15 nm) 및 금 전류 콜렉터의 매우 얇은 층들로 구성되고, 이들 둘 모두는 통상적인 반도체 리소그래피 프로세스들을 사용하여 증착된다(우(Wu)의 "고 전력 및 에너지 밀도들을 갖는 그래핀-계 평면-내 마이크로-슈퍼캐패시터들(Graphene-based in-plane micro-supercapacitors with high power and energy densities)", 네이처 커뮤니케이션즈, 2013, 4, 2487; 슈바브(Schwab)의 "그래핀-계 평면-내 슈퍼캐패시터들(Graphene-based in-plane supercapacitors)", WO2014097015 A1 참조). MSC들 둘 모두는 네 자릿수만큼 더 높은 전력 밀도(200 W/cm3)를 유지하면서, 상업용 박막 리튬 이온 배터리들과 유사한 고 에너지 밀도(0.3 내지 1 mWh/cm3)를 나타낸다. 그러나, 그러한 제작 프로세스들은 대량 제조를 위해 규모를 확대하는 것이 어렵고, 따라서, 상당히 고가이다.
이는 대형(large format) 슈퍼캐패시터들의 대규모 제조에 대해 저 비용으로 그래핀-계 MSC들의 가능성을 실현시키는데 매우 유용할 것이다.
본 발명의 일 실시예에서, 슈퍼캐패시터 디바이스 어레이가 개시된다. 디바이스는 기판 상에 서로에 대해 평행하게 배열된 복수의 디바이스를 포함한다. 각각의 디바이스는 제1 금속 전류 콜렉터 층이 제1 전극의 하나의 측벽의 적어도 일부, 그리고 선택적으로, 제1 탄소 전극의 상단 표면의 일부 또는 전부와 접촉하는 제1 탄소 전극을 갖는다. 각각의 디바이스는 또한, 제2 금속 전류 콜렉터 층이 제1 탄소 전극과 대면하지 않는 제2 전극의 측벽의 적어도 일부와 접촉하는 제2 탄소 전극을 갖는다. 선택적으로, 제2 금속 전류 콜렉터는 제2 탄소 전극의 상단 표면의 일부 또는 전부를 덮을 수 있다. 제1 및 제2 탄소 전극들은 평행하다. 제1 및 제2 금속 전류 콜렉터들은 반대의 극성을 갖는다. 어레이 전체에 걸쳐, 제1 금속 전류 콜렉터 층 및 제2 금속 전류 콜렉터 층은 각각, 별개의 빗형 구조(comb structure)를 갖고, 함께, 인터디지테이트된 구조를 형성한다. 또한, 탄소 전극들과 접촉하는 전해질이 존재한다. 각각의 전류 콜렉터 빗형 구조는 핑거(finger)들을 갖는다.
본 발명의 다른 실시예에서, 슈퍼캐패시터 디바이스 어레이의 각각의 디바이스는 또한, 제1 탄소 전극에 대해 평행한 제3 탄소 전극 및 제2 탄소 전극에 대해 평행한 제4 탄소 전극을 갖는다. 제1 금속 전류 콜렉터 층은 또한, 제3 탄소 전극의 하나의 측벽의 적어도 일부, 그리고 선택적으로, 제3 탄소 전극의 상단 표면의 일부 또는 전부와 접촉한다. 제2 금속 전류 콜렉터 층은 또한, 제4 탄소 전극의 하나의 측벽의 적어도 일부, 그리고 선택적으로, 제4 탄소 전극의 상단 표면의 일부 또는 전부와 접촉한다.
본 발명의 다른 실시예에서, 슈퍼캐패시터 디바이스 어레이의 각각의 디바이스는 또한, 제1 탄소 전극 및 제3 탄소 전극 둘 모두와 연속적으로 접촉하여, 제1 탄소 전극으로부터 제3 탄소 전극으로 연장되고, 제1 금속 전류 콜렉터를 봉지(encapsulating)하는 제5 탄소 전극을 갖는다. 슈퍼캐패시터 디바이스 어레이의 각각의 디바이스는 또한, 제2 탄소 전극 및 제4 탄소 전극 둘 모두와 연속적으로 접촉하여, 제2 탄소 전극으로부터 제4 탄소 전극으로 연장되고, 제2 금속 전류 콜렉터를 봉지하는 제6 탄소 전극을 갖는다.
제1 탄소 전극, 제2 탄소 전극, 제3 탄소 전극, 및 제4 탄소 전극은 모두 제1 탄소 재료를 포함할 수 있고, 제5 탄소 전극 및 제6 탄소 전극은 제2 탄소 재료를 포함할 수 있다. 일 배열에서, 탄소 전극들의 일부 또는 전부는 다른 탄소 전극들과 상이한 탄소 재료들을 함유할 수 있다. 대안적으로, 기판과 접촉하는 탄소 전극들 중 임의의 것이 기판 내로 연장될 수 있다.
본 발명의 다른 실시예에서, 슈퍼캐패시터 디바이스 어레이는 기판 상에 제1 전류 콜렉터를 갖는다. 제1 전류 콜렉터는 평행한 제1 전류 콜렉터 핑거들을 갖는 빗형 구조를 갖는다. 어레이는 또한, 기판 상에 제2 전류 콜렉터를 갖는다. 제2 전류 콜렉터는 평행한 제2 전류 콜렉터 핑거들을 갖는 빗형 구조를 갖는다. 제1 전류 콜렉터 및 제2 전류 콜렉터는 인터디지테이트된 구성으로 배열되고, 반대의 극성을 갖는다.
슈퍼캐패시터 디바이스 어레이는 또한, 제1 탄소 라인들 및 제2 탄소 라인들을 갖는 평행한 탄소 라인들의 어레이를 포함한다. 제1 탄소 라인들 및 제2 탄소 라인들은 평행한 탄소 라인들의 어레이에서 교번하는 위치들을 차지한다. 제1 탄소 라인들은 제1 전류 콜렉터 핑거들 위에 놓이고, 제1 전류 콜렉터 핑거들의 양측 상에서 기판과 연속적으로 접촉하고, 그에 의해, 제1 전류 콜렉터 핑거들을 봉지한다. 제2 탄소 라인들은 제2 전류 콜렉터 핑거들 위에 놓이고, 제2 전류 콜렉터 핑거들의 양측 상에서 기판과 연속적으로 접촉하고, 그에 의해, 제2 전류 콜렉터 핑거들을 봉지한다. 또한, 평행한 탄소 라인들의 어레이와 접촉하는 전해질이 존재한다. 제1 탄소 라인들 및 제2 탄소 라인들은 동일한 탄소 재료로 제조될 수 있거나 또는 제조되지 않을 수 있다.
본 발명의 다른 실시예에서, 슈퍼캐패시터 디바이스 어레이는 기판 상에 제1 전류 콜렉터를 갖는다. 제1 전류 콜렉터는 평행한 제1 전류 콜렉터 핑거들을 갖는 빗형 구조를 갖고, 여기에서, 각각의 제1 전류 콜렉터 핑거는 상측 표면, 기판과 접촉하는 하측 표면, 제1 측벽, 및 제1 측벽과 대향하는 제2 측벽을 갖는다. 어레이는 또한, 기판 상에 제2 전류 콜렉터를 갖는다. 제2 전류 콜렉터는 평행한 제2 전류 콜렉터 핑거들을 갖는 빗형 구조를 갖고, 여기에서, 각각의 제2 전류 콜렉터 핑거는 상측 표면, 기판과 접촉하는 하측 표면, 제1 측벽, 및 제1 측벽과 대향하는 제2 측벽을 갖는다. 제1 전류 콜렉터 및 제2 전류 콜렉터는 인터디지테이트된 구성으로 배열된다.
슈퍼캐패시터 디바이스 어레이는 또한, 제1 전류 콜렉터 핑거들에 대해 평행한, 평행한 제1 탄소 전극 라인들의 어레이를 포함한다. 각각의 제1 탄소 전극 라인은 제1 전류 콜렉터 핑거의 제1 측벽과 접촉한다. 슈퍼캐패시터 디바이스 어레이는 또한, 제1 전류 콜렉터 핑거들에 대해 평행한, 평행한 제2 탄소 전극 라인들의 어레이를 포함한다. 각각의 제2 탄소 전극 라인은 제1 전류 콜렉터 핑거의 제2 측벽과 접촉한다. 슈퍼캐패시터 디바이스 어레이는 또한, 제2 전류 콜렉터 핑거들에 대해 평행한, 평행한 제3 탄소 전극 라인들의 어레이를 포함한다. 각각의 제3 탄소 전극 라인은 제2 전류 콜렉터 핑거의 제1 측벽과 접촉한다. 슈퍼캐패시터 디바이스 어레이는 또한, 제2 전류 콜렉터 핑거들에 대해 평행한, 평행한 제4 탄소 전극 라인들의 어레이를 포함한다. 각각의 제4 탄소 전극 라인은 제2 전류 콜렉터 핑거의 제2 측벽과 접촉한다. 탄소 라인들의 일부 또는 전부는 기판과 접촉할 수 있다. 제1 및 제2 전류 콜렉터들 중 적어도 하나는 기판과 접촉한다. 또한, 제1, 제2, 제3, 및 제4 탄소 전극 라인들과 접촉하는 전해질이 존재한다.
본 발명의 다른 실시예에서, 슈퍼캐패시터 디바이스 어레이는 제1 탄소 라인들 및 제2 탄소 라인들을 갖는 평행한 탄소 라인들의 제1 어레이를 갖는다. 제1 탄소 라인들 및 제2 탄소 라인들은 기판 상에서 평행한 탄소 라인들의 제1 어레이에서의 교번하는 위치들을 차지한다. 일 배열에서, 평행한 탄소 라인들의 제1 어레이는 기판의 표면 상에 놓이지 않고 기판 내로 연장된다. 슈퍼캐패시터 디바이스 어레이는 또한, 평행한 제1 전류 콜렉터 핑거들을 갖는 빗형 구조를 갖는 제1 전류를 포함한다. 제1 전류 콜렉터 핑거들은 제1 탄소 라인들 위에 놓이고, 기판과 접촉하지 않는다. 또한, 평행한 제2 전류 콜렉터 핑거들을 갖는 빗형 구조를 갖는 제2 전류 콜렉터가 존재한다. 제2 전류 콜렉터 핑거들은 제2 탄소 라인들 위에 놓이고, 기판과 접촉하지 않는다. 제1 전류 콜렉터 및 제2 전류 콜렉터는 반대의 극성을 갖는다.
슈퍼캐패시터 디바이스 어레이는 또한, 제3 탄소 라인들 및 제4 탄소 라인들을 갖는 평행한 탄소 라인들의 제2 어레이를 포함한다. 평행한 탄소 라인들의 제2 어레이는 평행한 탄소 라인들의 제1 어레이에 대해 평행하다. 제3 탄소 라인들 및 제4 탄소 라인들은 평행한 탄소 라인들의 제2 어레이에서 교번하는 위치들을 차지한다. 제3 탄소 라인들은 제1 전류 콜렉터 핑거들 위에 놓이고, 제1 전류 콜렉터 핑거들의 양측 상의 제1 탄소 라인들, 그리고 선택적으로, 기판과 연속적으로 접촉하고, 그에 의해, 제1 전류 콜렉터 핑거들을 봉지한다. 제4 탄소 라인들은 제2 전류 콜렉터 핑거들의 양측 상에서 제2 전류 콜렉터 핑거들 위에 놓이고, 제2 탄소 라인들, 그리고 선택적으로, 기판과 연속적으로 접촉하고, 그에 의해, 제2 전류 콜렉터 핑거들을 봉지한다. 또한, 적어도, 평행한 탄소 라인들의 제2 어레이와 접촉하는 전해질이 존재한다.
본 발명의 다른 실시예에서, 슈퍼캐패시터 디바이스 어레이는 제1 탄소 라인들 및 제2 탄소 라인들을 갖는 평행한 탄소 라인들의 제1 어레이를 갖는다. 제1 탄소 라인들 및 제2 탄소 라인들은 평행한 탄소 라인들의 제1 어레이에서 교번하는 위치들을 차지한다. 평행한 제1 전류 콜렉터 핑거들을 갖는 빗형 구조를 갖는 제1 전류 콜렉터가 존재한다. 제1 전류 콜렉터 핑거들은 기판과 접촉하지 않고, 제1 탄소 라인들 위에 놓인다. 또한, 평행한 제2 전류 콜렉터 핑거들을 갖는 빗형 구조를 갖는 제2 전류 콜렉터가 존재한다. 제2 전류 콜렉터 핑거들은 기판과 접촉하지 않고, 제2 탄소 라인들 위에 놓인다.
슈퍼캐패시터 디바이스 어레이는 또한, 제3 탄소 라인들 및 제4 탄소 라인들을 갖는 평행한 탄소 라인들의 제2 어레이를 포함한다. 평행한 탄소 라인들의 제2 어레이는 평행한 탄소 라인들의 제1 어레이에 대해 평행하다. 제3 탄소 라인들 및 제4 탄소 라인들은 평행한 탄소 라인들의 제2 어레이에서 교번하는 위치들을 차지한다. 제3 탄소 라인들은 제1 탄소 라인들과 접촉하지 않으면서 제1 전류 콜렉터 핑거들 위에 놓인다. 제4 탄소 라인들은 제2 탄소 라인들과 접촉하지 않으면서 제2 전류 콜렉터 핑거들 위에 놓인다. 또한, 평행한 탄소 라인들의 제1 어레이 및 평행한 탄소 라인들의 제2 어레이와 접촉하는 전해질이 존재한다.
본원에서 설명되는 슈퍼캐패시터 디바이스 어레이들 중 임의의 것에 대해, 제1 전류 콜렉터 및 제2 전류 콜렉터는 반대의 극성들을 갖는다. 제1 및 제2 전류 콜렉터들은 기판과 접촉할 수 있거나 또는 접촉하지 않을 수 있다. 대안적으로, 기판과 접촉하는 탄소 전극들 중 임의의 것이 기판 내로 연장될 수 있다. 슈퍼캐패시터 디바이스 어레이는 마이크로슈퍼캐패시터 디바이스 어레이일 수 있다. 본원에서 설명되는 슈퍼캐패시터 디바이스 어레이들 중 임의의 것에 대해, 탄소 라인들은 모두 동일한 탄소 재료를 함유할 수 있거나, 또는 탄소 라인들 중 일부 또는 전부가 상이한 탄소 재료들을 함유할 수 있다.
일 배열에서, 탄소 전극들은 약 0.01 μm 내지 1000 μm, 또는 약 0.1 μm 내지 100 μm의 두께를 갖는다. 기판 재료는 페이퍼(paper), 플라스틱, 유리, 세라믹, 또는 실리콘 중 임의의 것일 수 있다. 플라스틱은 폴리(메틸 메타크릴레이트), 폴리카보네이트, 폴리스티렌, 폴리에테르 에테르 케톤, 폴리아릴 설폰, 폴리페닐렌 황화물, 폴리에틸렌 테레프탈레이트, 폴리에틸렌 나프탈레이트, 및 폴리이미드 중 임의의 것일 수 있다. 탄소 전극 재료(들)는 다공성일 수 있고, 활성화된 탄소, 탄소 에어로겔들, 탄소 어니언(carbon onion)들, 탄화물 유도 탄소, 탄소 나노튜브들, 풀러렌들, 흑연, 그래핀, 및 이들의 혼합물들 중 임의의 것일 수 있다. 탄소 전극 재료들은 매크로포러스(macroporous)(50 nm 초과의 세공 직경), 메소포러스(mesoporous)(2 내지 50 nm의 세공 직경들), 및/또는 마이크로포러스(microporous)(2 nm 미만의 세공 직경들)를 포함하는 광범위한 계층 구조(hierarchical structure)들 및 세공 사이즈들 중 임의의 것을 가질 수 있다. 탄소 전극 재료들은 또한, 산소, 질소, 및/또는 붕소로 도핑될 수 있다.
탄소는 결합제, 전도성 첨가제, 금속 산화물, 및 금속 황화물 중 하나 이상을 더 포함할 수 있다. 결합제는 폴리비닐리덴 플루오르화물 및 그 공중합체들을 포함한다. 전도성 첨가제는 금속 파우더들, 금속 나노와이어들, 및 전도성 폴리머들 중 임의의 것일 수 있다. 전도성 폴리머는 아세틸렌 블랙, 폴리아닐린, 폴리피롤, 및 폴리티오펜 중 임의의 것일 수 있다. 폴리아닐린, 폴리피롤, 또는 폴리티오펜의 포함은 기계적인 혼합을 수반하는 통상적인 분산 프로세스에 의해, 또는 미리 형성된 탄소 전극 상으로의 대응하는 아닐린, 피롤, 또는 티오펜 모노머의 인 시튜(in situ) 전기중합에 의해 달성될 수 있다. 금속 산화물은 루테늄(RuO2), 이리듐(IrO2), 철(Fe3O4), 코발트(Co3O4), 니켈(NiO 및 Ni(OH)2), 바나듐(V2O5), 및 망간(MnO2) 중 임의의 것일 수 있다. 금속 황화물은 티타늄 황화물(TiS2)일 수 있다.
전류 콜렉터 층들은 은, 금, 알루미늄, 구리, 또는 니켈로 제조될 수 있다. 전류 콜렉터 층들은 금속 나노와이어들, 금속 나노입자들, 또는 이들의 조합들로 제조될 수 있다. 전류 콜렉터 층들은 은 나노와이어들, 그래핀, 및 결합제의 혼합물일 수 있다. 전해질은 수성 액체 전해질들, 유기 액체 전해질들, 이온성 액체들 및 고체들, 폴리머 겔 전해질들, 고체 폴리머 전해질들, 및 이들의 조합들 중 임의의 것일 수 있다.
본 발명의 다른 실시예에서, 슈퍼캐패시터 디바이스 어레이를 제조하는 방법이 제공된다. 방법은 탄소 전극들의 평행한 어레이를 형성하기 위해 기판의 작업 표면 상에 탄소 잉크를 인쇄하고, 그 후에, 탄소 잉크를 건조시키는 것을 수반한다. 그 후에, 위에서 설명된 실시예들 중 임의의 실시예에서와 같이, 탄소 전극들의 어레이와 접촉하는 전류 콜렉터들을 형성함으로써, 2개의 인터디지테이트된 전류 콜렉터 구조들을 형성하기 위해, 금속 잉크가 인쇄된다. 기판이 열 처리된다. 열 처리는 1 내지 120 분 동안 150 내지 300 ℃의 온도로 가열하는 것을 수반할 수 있다. 마지막으로, 탄소 전극들과 접촉하도록 전해질이 도포된다. 전해질은 액체 전해질들, 이온성 액체들 및 고체들, 폴리머 겔 전해질들, 및 고체 폴리머 전해질들 중 임의의 것일 수 있다. 일 배열에서, 위의 몇몇 실시예들에서 설명되는 바와 같이, 금속 잉크가 인쇄된 후에, 인터디지테이트된 전류 콜렉터 구조들을 봉지하기 위해, 전류 콜렉터들 및 탄소 전극들 위에 탄소 잉크를 인쇄하는 부가적인 단계가 존재한다.
슈퍼캐패시터 디바이스 어레이를 제조하는 다른 방법은 위에서 설명된 단계들의 상이한 순서를 수반한다. 먼저, 위에서 설명된 바와 같이, 2개의 비-연결 인터디지테이트된 전류 콜렉터 빗형 구조들을 형성하기 위해, 기판의 작업 표면 상에 금속 잉크가 인쇄된다. 그 후에, 기판이 열 처리된다. 열 처리는 1 내지 120 분 동안 150 내지 300 ℃의 온도로 가열하는 것을 수반할 수 있다. 다음으로, 평행한 탄소 스트립들의 어레이를 형성하여, 적어도 하나의 탄소 스트립이 빗형 구조들의 각각의 핑거 상에 있도록 하기 위해, 인터디지테이트된 전류 콜렉터 구조들 상에 탄소 잉크가 인쇄된다. 탄소 잉크는 건조된다. 마지막으로, 탄소 전극들과 접촉하도록 전해질이 도포된다. 전해질은 액체 전해질들, 이온성 액체들 및 고체들, 폴리머 겔 전해질들, 및 고체 폴리머 전해질들 중 임의의 것일 수 있다.
일 배열에서, 슈퍼캐패시터 디바이스 어레이을 제조하는 방법은 기판의 작업 표면 내에 탄소 전극들의 평행한 어레이를 탄화시키기 위해 레이저를 사용하는 것을 수반한다. 그 후에, 위에서 설명된 실시예들 중 임의의 것에서와 같이, 탄소 전극들의 어레이와 접촉하는 전류 콜렉터들을 형성함으로써, 2개의 인터디지테이트된 전류 콜렉터 구조들을 형성하기 위해, 금속 잉크가 인쇄된다. 기판은 열 처리된다. 열 처리는 1 내지 120 분 동안 150 내지 300 ℃의 온도로 가열하는 것을 수반할 수 있다. 마지막으로, 탄소 전극들과 접촉하도록 전해질이 도포된다. 전해질은 액체 전해질들, 이온성 액체들 및 고체들, 폴리머 겔 전해질들, 및 고체 폴리머 전해질들 중 임의의 것일 수 있다. 일 배열에서, 위에서 몇몇 실시예들에서 설명된 바와 같이, 금속 잉크가 인쇄된 후에, 부가적인 탄소 전극 재료를 형성하기 위해, 전류 콜렉터들 및 탄소 전극들 위에 탄소 잉크를 인쇄하는 부가적인 단계가 존재한다.
기판의 작업 표면은 폴리머 버퍼 층, 산소 플라즈마 처리, 자외선 오존 처리, 또는 이들의 임의의 조합으로 준비될 수 있다. 탄소 잉크는 적어도 하나의 탄소 재료, 선택적인 결합제, 선택적인 전도성 첨가제, 선택적인 금속 산화물, 및 선택적인 금속 황화물을 함유한다. 탄소 재료는 활성화된 탄소, 탄소 에어로겔들, 탄소 어니언들, 탄화물 유도 탄소, 탄소 나노튜브들, 흑연, 그래핀, 및 이들의 혼합물들 중 임의의 것일 수 있다. 탄소 잉크가 그래핀 산화물을 함유하는 경우에, 그래핀 산화물을 그래핀으로 변환시키기 위해, 부가적인 환원 반응 단계가 사용된다. 금속 산화물은 루테늄(RuO2), 이리듐(IrO2), 철(Fe3O4), 코발트(Co3O4), 니켈(NiO 및 Ni(OH)2), 바나듐(V2O5), 및 망간(MnO2) 중 임의의 것일 수 있다. 황화물은 티타늄 황화물(TiS2)일 수 있다. 금속 잉크는 은, 금, 알루미늄, 구리, 및 니켈을 함유하는 금속 착물 전구체들 또는 금속 나노입자들을 함유할 수 있다. 본 발명의 실시예들에서 사용될 수 있는 인쇄 방법은 잉크젯, 그라비어, 플렉소, 오프셋, 마이크로컨택, 스크린, 및 공압출 인쇄를 포함한다.
전술한 양상들 및 다른 양상들은 첨부 도면들과 함께 읽는 경우에 예시적인 실시예들의 다음의 설명으로부터 당업자에 의해 쉽게 이해될 것이다.
도 1a는 본 발명의 실시예에 따른 슈퍼캐패시터들의 어레이의 평면도이고, 도 1b는 그러한 슈퍼캐패시터들의 어레이의 개략적인 단면도이다.
도 2a는 본 발명의 다른 실시예에 따른 슈퍼캐패시터들의 어레이의 평면도이고, 도 2b는 그러한 슈퍼캐패시터들의 어레이의 개략적인 단면도이다.
도 3a는 본 발명의 다른 실시예에 따른 슈퍼캐패시터들의 어레이의 평면도이고, 도 3b는 그러한 슈퍼캐패시터들의 어레이의 개략적인 단면도이다.
도 3c는 본 발명의 다른 실시예에 따른 도 3b에서 도시된 것들로부터 변형된 슈퍼캐패시터들의 어레이의 개략적인 단면도이다.
도 4a는 본 발명의 다른 실시예에 따른 슈퍼캐패시터들의 어레이의 평면도이고, 도 4b는 그러한 슈퍼캐패시터들의 어레이의 개략적인 단면도이다.
도 5a는 본 발명의 다른 실시예에 따른 슈퍼캐패시터들의 어레이의 평면도이고, 도 5b는 그러한 슈퍼캐패시터들의 어레이의 개략적인 단면도이다.
도 6a는 본 발명의 실시예에 따른 기판과 전류 콜렉터 사이에 탄소 층을 갖는 슈퍼캐패시터들의 어레이의 개략적인 단면도이다.
도 6b는 본 발명의 실시예에 따른 기판과 전류 콜렉터 사이의 탄소 층 및 전류 콜렉터 위의 부가적인 탄소 층을 갖는 슈퍼캐패시터들의 어레이의 개략적인 단면도이다.
도 7a는 본 발명의 실시예에 따른 기판과 전류 콜렉터 사이에서 기판으로부터 형성된 탄소 층을 갖는 슈퍼캐패시터들의 어레이의 개략적인 단면도이다.
도 7b는 본 발명의 실시예에 따른 기판과 전류 콜렉터 사이에서 기판으로부터 형성된 탄소 층 및 전류 콜렉터 위의 부가적인 탄소 층을 갖는 슈퍼캐패시터들의 어레이의 개략적인 단면도이다.
도 8a는 슈퍼캐패시터 디바이스 어레이를 형성하기 위해 사용될 수 있는 박막 층들의 스택의 개략적인 단면도이다.
도 8b는 본 발명의 실시예에 따른 도 8a에서의 막 층들로부터 형성된 슈퍼캐패시터 디바이스 어레이의 개략적인 평면도이다.
도 8c는 본 발명의 실시예에 따른 도 8b의 슈퍼캐패시터의 개략적인 단면도이다.
도 9a는 인쇄 방법을 사용하여 제조된 탄소 또는 금속 라인의 단면도이다.
도 9b는 마스킹 및 에칭 방법을 사용하여 제조된 탄소 또는 금속 라인의 단면도이다.
바람직한 실시예들이 슈퍼캐패시터들의 상황에서 그리고 슈퍼캐패시터들을 제조하기 위한 인쇄 프로세스를 사용하여 예시된다. 그러나, 고-처리량 제조가 바람직하고, 특히 저 비용이 중요한 다수의 다른 상황들에 본원에서 개시되는 재료들 및 방법들이 적용될 것이라는 것을 당업자는 쉽게 이해할 것이다.
본 발명의 이들 및 다른 목적들 및 이점들은 첨부 도면들과 함께 취해지는 다음의 설명으로부터 더 완전히 명백하게 될 것이다.
본원에서 참조되는 모든 발행물들은, 본원에서 완전히 제시되는 것처럼, 모든 목적들에 대해 그 전체가 인용에 의해 포함된다.
대형 슈퍼캐패시터(SC)들 및 마이크로슈퍼캐패시터(MSC)들을 제조하기 위한 고 처리량 인쇄 접근법이 개시된다. 본 발명의 몇몇 실시예들에서, 기판 상으로의 수성 그래핀 산화물(GO) 잉크들의 직접적인 인쇄 후에, 그래핀 전극들로의 인쇄된 GO 패턴들의 복사 감소가 후속된다. 그러한 방법들은 향상된 안정성, 감소된 누설 전류, 및 개선된 이온 운반에 관하여 다이렉트 레이저 스크라이빙 프로세스들과 비교하여 우수한 성능 특성들을 갖는 SC들 및 MSC들을 산출한다. 이는 레이저 스크라이빙과 연관된 불안정한 GO 인터스페이셜(interspatial) 층들의 회피로 인한 것일 수 있다.
본원에서 참조되는 모든 발행물들은 본원에서 완전히 제시되는 것처럼 모든 목적들에 대해 그 전체가 인용에 의해 포함된다. 본원에서 개시되는 값들의 모든 범위들은 또한, 그러한 범위들에 포함된 임의의 범위를 포함한다.
도 1a는 본 발명의 실시예에 따른 SC 어레이(100)의 일부의 평면도이다. 어레이(100)는 도시되지 않은 기판 상에 있다. 서로에 대해 평행하게 배열된 여러 탄소 전극들(120)이 존재한다. 유용한 탄소 전극(120) 재료들의 예들은 활성화된 탄소, 탄소 에어로겔들, 탄소 어니언들, 탄화물 유도 탄소, 탄소 나노튜브들, 흑연, 그래핀, 및 이들의 혼합물들을 포함한다. 빗형으로 4개의 핑거들 또는 라인들(142, 144, 146, 148)을 갖는 빗형 구조를 갖는 양의 전류 콜렉터(140)가 존재한다. 빗형으로 4개의 핑거들 또는 라인들(162, 164, 166, 168)을 갖는 빗형 구조를 또한 갖는 음의 전류 콜렉터(160)가 존재한다. 양의 전류 콜렉터(140)와 음의 전류 콜렉터(160)는 인터디지테이트되고, 즉, 이들은 2개의 깍지낀 손들의 핑거들과 같이 서로 맞물린다. 전류 콜렉터들(140, 160)을 위한 유용한 재료들의 예들은 금, 은, 알루미늄, 구리, 및 니켈과 같은 금속들을 포함한다. 일 배열에서, 탄소 전극들(120)은 기판(미도시) 상에 탄소 잉크로 인쇄되었다. 다른 배열에서, 기판(미도시)은 먼저 탄소 막으로 코팅되었고, 그 후에, 탄소 전극들(120)만을 남기도록, 탄소 막이 에칭 또는 레이저 어블레이팅되었다. 배열들 둘 모두에서, 전류 콜렉터들(140, 160)은 탄소 전극들(120) 상에 인쇄되었다. 임의의 수의 핑거들이 전류 콜렉터들(140, 160)에 존재할 수 있다.
도 1b는 도 1a의 어레이(100)의 개략적인 단면도이다. 탄소 라인들(120)이 기판(110) 상에 있는 것으로 보인다. 유용한 기판(110) 재료들의 예들은 페이퍼, 플라스틱, 유리, 세라믹, 및 실리콘을 포함한다. 유용한 플라스틱들의 예들은 폴리(메틸 메타크릴레이트), 폴리카보네이트, 폴리스티렌, 폴리에테르 에테르 케톤, 폴리아릴 설폰, 폴리페닐렌 황화물, 폴리에틸렌 테레프탈레이트 폴리에틸렌 나프탈레이트, 및 폴리이미드를 포함하지만 이에 제한되지는 않는다. 몇몇 배열들에서, 기판(110)의 작업 표면은 우수한 접착 및 향상된 인쇄적성을 보장하기 위해, 임의의 라인들이 인쇄되기 전에, 폴리머 버퍼 층 코팅, 산소 플라즈마 처리, 또는 자외선 오존 처리, 또는 이들의 어떤 조합으로 처리된다. 기판(110)의 작업 표면은 SC 라인들이 위에 인쇄되는 기판(110)의 표면이다. 몇몇 배열들에서, 기판(110)의 양측이 작업 표면들일 수 있고, 양측 상에 SC 라인들이 인쇄된다.
양의 전류 콜렉터의 4개의 핑거들 또는 라인들(142, 144, 146, 148) 및 음의 전류 콜렉터의 4개의 핑거들 또는 라인들(162, 164, 166, 168)이 도 1b에서 표시된다. 양의 전류 콜렉터(140)가 교번하는(즉, 어레이에서의 하나 걸러 하나의) 탄소 전극들(120)과 접촉하고, 음의 전류 콜렉터(160)가 양의 전류 콜렉터(140)에 의해 접촉되지 않는 탄소 전극들과 접촉하는 것을 볼 수 있다. 전류 콜렉터들은 각각의 탄소 전극 라인(120)의 하나의 측벽과 접촉한다. 도 1b에서, 전류 콜렉터들은 각각의 전극 라인(120)의 하나의 측벽을 완전히 덮는다. 다른 배열들에서, 전류 콜렉터들은 각각의 전극 라인의 하나의 측벽의 일부만을 덮는다. 도 1b는 전류 콜렉터들(140, 160)이 또한, 각각의 탄소 전극 라인(120)의 상단 표면의 일부를 덮는 것을 도시한다. 다른 배열들에서, 전류 콜렉터들(140, 160)은 각각의 탄소 전극 라인(120)의 상단 표면 상에 전혀 존재하지 않는다. 또 다른 배열들에서, 전류 콜렉터들(140, 160)은 각각의 탄소 전극 라인(120)의 상단 표면을 완전히 덮는다.
도 1a 및 도 1b 둘 모두는, 인접한 탄소 전극들(120)의 임의의 쌍에 대해, 서로 대면하는 측벽들이 둘 모두 전류 콜렉터 층을 갖지 않거나, 또는 하나의 측벽이 양의 전류 콜렉터 층(140)으로 덮이고 다른 하나의 측벽이 음의 전류 콜렉터 층(160)으로 덮이는 것을 도시한다. 또한, 도 1a 및 도 1b에서 도시된 구조들 위에 전해질 층(미도시)이 존재한다.
도 2a는 본 발명의 실시예에 따른 SC 어레이(200)의 일부의 평면도이다. 어레이(200)는 도시되지 않은 기판 상에 있다. 빗형으로 4개의 핑거들 또는 라인들(242, 244, 246, 248)을 갖는 빗형 구조를 갖는 양의 전류 콜렉터(240)가 존재한다. 빗형으로 4개의 핑거들 또는 라인들(262, 264, 266, 268)을 갖는 빗형 구조를 또한 갖는 음의 전류 콜렉터(260)가 존재한다. 양의 전류 콜렉터(240)와 음의 전류 콜렉터(260)는 인터디지테이트되고, 즉, 이들은 2개의 깍지낀 손들의 핑거들과 같이 서로 맞물린다. 전류 콜렉터들(240, 260)을 위한 유용한 재료들의 예들은 금, 은, 알루미늄, 구리, 및 니켈과 같은 금속들을 포함한다. 서로에 대해 평행하게 배열된 여러 탄소 전극들(220)이 존재한다. 유용한 탄소 전극(220) 재료들의 예들은 활성화된 탄소, 탄소 에어로겔들, 탄소 어니언들, 탄화물 유도 탄소, 탄소 나노튜브들, 흑연, 그래핀, 및 이들의 혼합물들을 포함한다. 일 배열에서, 금속 전류 콜렉터들(240, 260)은 기판(미도시) 상에 금속 잉크로 인쇄되었다. 다른 배열에서, 기판(미도시)은 먼저 금속 막으로 코팅되었고, 그 후에, 전류 콜렉터들(240, 260)만을 남기도록, 금속 막이 에칭 또는 레이저 어블레이팅되었다. 배열들 둘 모두에서, 탄소 전극들(220)은 전류 콜렉터들(240, 260) 상에 인쇄되었다. 임의의 수의 핑거들이 전류 콜렉터들(240, 260)에 존재할 수 있다.
도 2b는 도 2a의 어레이(200)의 개략적인 단면도이다. 양의 전류 콜렉터의 4개의 핑거들 또는 라인들(242, 244, 246, 248) 및 음의 전류 콜렉터의 4개의 핑거들 또는 라인들(262, 264, 266, 268)이 도 2b에서 표시된다. 탄소 전극 라인들(220)이 전류 콜렉터 핑거들(242, 244, 246, 248, 262, 264, 266, 268)의 측면을 따라 존재한다. 도 2b는 탄소 전극 라인들(220)이 전류 콜렉터 핑거들(242, 244, 246, 248, 262, 264, 266, 268)의 상단들을 부분적으로 덮는 것을 도시한다. 다른 배열들에서, 탄소 전극 라인들(220)은 전류 콜렉터 핑거들(242, 244, 246, 248, 262, 264, 266, 268)의 상단들을 완전히 덮을 수 있거나, 또는 전류 콜렉터 핑거들(242, 244, 246, 248, 262, 264, 266, 268)의 상단들 상으로 전혀 연장되지 않을 수 있다. 도 2a 및 도 2b 둘 모두는, 인접한 탄소 전극들(220)의 임의의 쌍에 대해, 서로 대면하는 측벽들이 둘 모두 전류 콜렉터 층을 갖지 않거나, 또는 하나의 측벽이 양의 전류 콜렉터 층(240)과 접촉하고 다른 하나의 측벽이 음의 전류 콜렉터 층(260)과 접촉하는 것을 도시한다.
유용한 기판(210) 재료들의 예들은 페이퍼, 플라스틱, 유리, 세라믹, 및 실리콘을 포함한다. 유용한 플라스틱들의 예들은 폴리(메틸 메타크릴레이트), 폴리카보네이트, 폴리스티렌, 폴리에테르 에테르 케톤, 폴리아릴 설폰, 폴리페닐렌 황화물, 폴리에틸렌 테레프탈레이트 폴리에틸렌 나프탈레이트, 및 폴리이미드를 포함하지만 이에 제한되지는 않는다. 몇몇 배열들에서, 기판(210)의 작업 표면은 우수한 접착 및 향상된 인쇄적성을 보장하기 위해, 전류 콜렉터들(240, 260)이 인쇄되기 전에, 폴리머 버퍼 층 코팅, 산소 플라즈마 처리, 자외선 오존 처리, 또는 이들의 어떤 조합으로 처리된다. 기판(210)의 작업 표면은 SC 라인들이 위에 인쇄되는 기판(210)의 표면이다. 몇몇 배열들에서, 기판(210)의 양측이 작업 표면들일 수 있고, 양측 상에 SC 라인들이 인쇄된다. 또한, 도 2a 및 도 2b에서 도시된 구조들 위에 전해질 층(미도시)이 존재한다.
도 3a는 본 발명의 다른 실시예에 따른 SC 어레이(300)의 일부의 평면도이다. 어레이(300)는 도시되지 않은 기판 상에 있다. 다시, 서로에 대해 평행하게 배열된 여러 탄소 전극들(320)이 존재한다. 빗형으로 2개의 핑거들 또는 라인들(342, 344)을 갖는 빗형 구조를 갖는 양의 전류 콜렉터(340)가 존재한다. 빗형으로 2개의 핑거들 또는 라인들(362, 364)을 갖는 빗형 구조를 또한 갖는 음의 전류 콜렉터(360)가 존재한다. 양의 전류 콜렉터(340)와 음의 전류 콜렉터(360)는 인터디지테이트되고, 즉, 이들은 2개의 깍지낀 손들의 핑거들과 같이 서로 맞물린다. 일 배열에서, 탄소 전극들(320)은 기판(미도시) 상에 탄소 잉크로 인쇄되었다. 다른 배열에서, 기판(미도시)은 먼저 탄소 막으로 코팅되었고, 그 후에, 탄소 전극들(320)만을 남기도록, 탄소 막이 에칭 또는 레이저 어블레이팅되었다. 배열들 둘 모두에서, 전류 콜렉터들(340, 360)은 탄소 전극들(320) 상에 인쇄되었다. 임의의 수의 핑거들이 전류 콜렉터들(340, 360)에 존재할 수 있다.
도 3b는 도 3a의 어레이(300)의 개략적인 단면도이다. 탄소 라인들(320)이 기판(310) 상에 있는 것으로 보인다. 몇몇 배열들에서, 기판(310)의 작업 표면은 우수한 접착 및 향상된 인쇄적성을 보장하기 위해, 임의의 라인들이 인쇄되기 전에, 폴리머 버퍼 층, 산소 플라즈마 처리, 또는 자외선 오존 처리, 또는 이들의 임의의 조합으로 처리된다. 기판(310)의 작업 표면은 SC 라인들이 위에 인쇄되는 기판(310)의 표면이다. 몇몇 배열들에서, 기판(310)의 양측이 작업 표면들일 수 있고, 양측 상에 SC 라인들이 인쇄된다. 양의 전류 콜렉터의 2개의 핑거들 또는 라인들(342, 344) 및 음의 전류 콜렉터의 2개의 핑거들 또는 라인들(362, 364)이 도 3b에서 표시된다. 양의 전류 콜렉터 라인들(342, 344)이 탄소 전극들(320)의 교번하는 쌍들과 접촉하고, 음의 전류 콜렉터 라인들(362, 364)이 양의 전류 콜렉터(340)에 의해 접촉되지 않는 탄소 전극들의 쌍들과 접촉하는 것을 볼 수 있다. 전류 콜렉터들(340, 360)은 각각의 탄소 전극 라인(320)의 하나의 측벽과 접촉한다. 도 3b에서, 전류 콜렉터들은 각각의 전극 라인(320)의 하나의 측벽을 완전히 덮는다. 다른 배열들에서, 전류 콜렉터들은 각각의 전극 라인의 하나의 측벽의 일부만을 덮는다. 도 3b는 전류 콜렉터들(340, 360)이 또한, 각각의 탄소 전극 라인(320)의 상단 표면의 일부를 덮는 것을 도시한다. 다른 배열들에서, 전류 콜렉터들(340, 360)은 각각의 탄소 전극 라인(320)의 상단 표면 상에 전혀 존재하지 않는다. 또 다른 배열들에서, 전류 콜렉터들(340, 360)은 각각의 탄소 전극 라인(320)의 상단 표면을 완전히 덮는다.
도 3a 및 도 3b 둘 모두는, 인접한 탄소 전극들(320)의 임의의 쌍에 대해, 서로 대면하는 측벽들이 둘 모두 전류 콜렉터 층을 갖지 않거나, 또는 둘 모두가 동일한 전류 콜렉터 층으로 덮이는 것을 도시한다. 인접한 탄소 전극들(320)의 교번하는 쌍들은 반대의 부호의 전류 콜렉터 층들을 갖는다. 또한, 도 3a 및 도 3b에서 도시된 구조들 위에 전해질 층(미도시)이 존재한다.
도 3c는 본 발명의 다른 실시예에 따른 약간의 부가된 전극 재료를 갖는 도 3b에서 도시된 슈퍼캐패시터들의 어레이의 개략적인 단면도이다. 전류 콜렉터들(342, 344, 362, 364) 및 탄소 전극 라인들(320) 위에 놓인 탄소 전극 라인들(380)의 어레이가 존재한다. 탄소 전극 라인들(380)은 탄소 전극 라인들(320)과 연속적으로 접촉하고, 그에 의해, 전류 콜렉터들(342, 344, 362, 364)을 봉지한다. 또한, 도 3c에서 도시된 구조들 위에 전해질 층(미도시)이 존재한다.
도 4a는 본 발명의 다른 실시예에 따른 SC 어레이(400)의 일부의 평면도이다. 어레이(400)는 도시되지 않은 기판 상에 있다. 빗형으로 3개의 핑거들 또는 라인들(442, 444, 446)을 갖는 빗형 구조를 갖는 양의 전류 콜렉터(440)가 존재한다. 빗형으로 2개의 핑거들 또는 라인들(462, 464)을 갖는 빗형 구조를 갖는 음의 전류 콜렉터(460)가 존재한다. 양의 전류 콜렉터(440)와 음의 전류 콜렉터(460)는 인터디지테이트되고, 즉, 이들은 2개의 깍지낀 손들의 핑거들과 같이 서로 맞물린다. 일 배열에서, 금속 전류 콜렉터들(440, 460)은 기판(미도시) 상에 금속 잉크로 인쇄되었다. 다른 배열에서, 기판(미도시)은 먼저 금속 막으로 코팅되었고, 그 후에, 전류 콜렉터들(440, 460)만을 남기도록, 금속 막이 에칭 또는 레이저 어블레이팅되었다. 배열들 둘 모두에서, 탄소 전극들(420)이 서로에 대해 평행하게 배열되고, 전류 콜렉터들(440, 460) 상에 인쇄되었다. 임의의 수의 핑거들이 전류 콜렉터들(440, 460)에 존재할 수 있다. 양의 전류 콜렉터(440)의 각각의 핑거에 대해 그리고 음의 전류 콜렉터(460)의 각각의 핑거에 대해 탄소 전극 라인(420)이 존재한다.
도 4b는 도 4a의 어레이(400)의 개략적인 단면도이다. 양의 전류 콜렉터의 3개의 핑거들 또는 라인들(442, 444, 446) 및 음의 전류 콜렉터의 2개의 핑거들 또는 라인들(462, 464)이 도 4b에서 표시된다. 탄소 전극 라인들(420)은 전류 콜렉터 핑거들(442, 444, 446, 462, 464)을 덮는다. 또한, 도 4a 및 단면인 도 4b에서 도시된 구조들 위에 전해질 층(미도시)이 존재한다.
도 5a는 본 발명의 다른 실시예에 따른 SC 어레이(500)의 일부의 평면도이다. 어레이(500)는 도시되지 않은 기판 상에 있다. 빗형으로 3개의 핑거들 또는 라인들(542, 544, 546)을 갖는 빗형 구조를 갖는 양의 전류 콜렉터(540)가 존재한다. 빗형으로 2개의 핑거들 또는 라인들(562, 564)을 갖는 빗형 구조를 갖는 음의 전류 콜렉터(560)가 존재한다. 양의 전류 콜렉터(540)와 음의 전류 콜렉터(560)는 인터디지테이트되고, 즉, 이들은 2개의 깍지낀 손들의 핑거들과 같이 서로 맞물린다. 일 배열에서, 금속 전류 콜렉터들(540, 560)은 기판(미도시) 상에 금속 잉크로 인쇄되었다. 다른 배열에서, 기판(미도시)은 먼저 금속 막으로 코팅되었고, 그 후에, 전류 콜렉터들(540, 560)만을 남기도록, 금속 막이 에칭 또는 레이저 어블레이팅되었다. 배열들 둘 모두에서, 탄소 전극들(520)이 서로에 대해 평행하게 배열되고, 2개의 탄소 전극들이 전류 콜렉터들(540, 560) 각각 상에 인쇄되었다. 임의의 수의 핑거들이 전류 콜렉터들(540, 560)에 존재할 수 있다. 양의 전류 콜렉터(540)의 각각의 핑거에 대해 그리고 음의 전류 콜렉터(560)의 각각의 핑거에 대해 2개의 탄소 전극 라인들(520)이 존재한다.
도 5b는 도 5a의 어레이(500)의 개략적인 단면도이다. 양의 전류 콜렉터의 3개의 핑거들 또는 라인들(542, 544, 546) 및 음의 전류 콜렉터의 2개의 핑거들 또는 라인들(562, 564)이 도 5b에서 표시된다. 양의 전류 콜렉터 라인들(542, 544)이 탄소 전극들(520)의 교번하는 쌍들과 접촉하고, 음의 전류 콜렉터 라인들(562, 564)이 양의 전류 콜렉터(540)에 의해 접촉되지 않는 탄소 전극들의 쌍과 접촉하는 것을 볼 수 있다. 전류 콜렉터들(540, 560)은 각각의 탄소 전극 라인(520)의 하나의 측벽과 접촉한다. 도 5b에서, 전류 콜렉터들은 각각의 전극 라인(520)의 하나의 측벽을 완전히 덮는다. 다른 배열들에서, 전류 콜렉터들은 각각의 전극 라인의 하나의 측벽의 일부만을 덮는다. 도 5b는 전류 콜렉터들(540, 560)이 각각의 탄소 전극 라인(520)의 상단 표면 상으로 연장되지 않는 것을 도시한다. 다른 배열들에서, 전류 콜렉터들(540, 560)은 각각의 탄소 전극 라인(520)의 상단 표면 상으로 부분적으로 연장된다. 또 다른 배열들에서, 전류 콜렉터들(540, 560)은 각각의 탄소 전극 라인(520)의 상단 표면을 완전히 덮는다. 또한, 도 5a 및 도 5b에서 도시된 구조들 위에 전해질 층(미도시)이 존재한다.
도 6a는 본 발명의 실시예에 따른 기판과 전류 콜렉터 사이에 탄소 층을 갖는 슈퍼캐패시터들의 어레이의 개략적인 단면도이다. 기판(610) 상에 인쇄된 탄소 라인들(615)이 존재한다. 양의 전류 콜렉터의 2개의 핑거들 또는 라인들(642, 644) 및 음의 전류 콜렉터의 2개의 핑거들 또는 라인들(662, 664)이 또한 도 6a에서 도시된다.
도 6b는 도 6a에서 도시된 어레이의 변형인 슈퍼캐패시터들의 어레이의 개략적인 단면도이다. 기판(610) 상에 인쇄된 탄소 라인들(615)이 존재한다. 양의 전류 콜렉터의 2개의 핑거들 또는 라인들(642, 644) 및 음의 전류 콜렉터의 2개의 핑거들 또는 라인들(662, 664)이 도시된다. 전류 콜렉터들(642, 662, 644, 664) 및 아래에 놓인 탄소 층(615) 위에 부가적인 탄소 층(680)이 존재한다. 또한, 도 6a 및 도 6b에서 도시된 구조들 위에 전해질 층(미도시)이 존재한다.
도 7a는 본 발명의 실시예에 따른 기판과 전류 콜렉터 사이에서 기판으로부터 형성된 탄소 층을 갖는 슈퍼캐패시터들의 어레이의 개략적인 단면도이다. 기판(710)은 열 또는 레이저 처리를 통해 탄화될 수 있는 재료로 제조된다. 그러한 재료들의 예들은 폴리(메틸 메타크릴레이트), 폴리카보네이트, 폴리스티렌, 폴리에테르 에테르 케톤, 폴리아릴 설폰, 폴리페닐렌 황화물, 폴리에틸렌 테레프탈레이트 폴리에틸렌 나프탈레이트, 및 폴리이미드를 포함하지만 이에 제한되지는 않는다. 탄소 라인들(725)은 이들이 레이저 또는 열 처리를 통해 기판(710)을 탄화시킴으로써 형성되었기 때문에 기판(710) 내에 부분적으로 임베딩(embed)된 것으로 도시된다. 일 배열에서, 탄소 라인들(725)의 상단(727)은 기판(710)의 상단 표면(712)과 동일 평면 상에 있다. 다른 배열에서, 탄소 라인들의 상단(727)은 기판(710)의 상단 표면(712)보다 약간 더 낮다. 양의 전류 콜렉터의 2개의 핑거들 또는 라인들(742, 744) 및 음의 전류 콜렉터의 2개의 핑거들 또는 라인들(762, 764)이 또한 도 7a에서 도시된다.
도 7b는 도 7a에서 도시된 어레이의 변형인 슈퍼캐패시터들의 어레이의 개략적인 단면도이다. 또한, 도 7a 및 도 7b에서 도시된 구조들 위에 전해질 층(미도시)이 존재한다. 레이저 또는 열 처리를 통해 기판(710)을 탄화시킴으로써 형성된 탄소 라인들(725)이 존재한다. 양의 전류 콜렉터의 2개의 핑거들 또는 라인들(742, 744) 및 음의 전류 콜렉터의 2개의 핑거들 또는 라인들(762, 764)이 도시된다. 전류 콜렉터들(742, 762, 744, 764) 및 아래에 놓인 탄소 층(725) 위에 부가적인 탄소 층(780)이 존재한다. 또한, 도 7a 및 도 7b에서 도시된 구조들 위에 전해질 층(미도시)이 존재한다.
도 8a는 슈퍼캐패시터 디바이스 어레이를 형성하기 위해 사용될 수 있는 박막 층들의 스택(800)의 개략적인 단면도이다. 제1 탄소 층(811)이 기판(810) 상에 형성된다. 금속 층(851)이 제1 탄소 층(811) 위에 형성된다. 제2 탄소 층(881)이 금속 층(851) 위에 형성된다. 층들은 통상적인 코팅 프로세스들, 화학 기상 증착 방법들, 스퍼터링 방법들, 또는 본원에서 개시되는 인쇄 방법들 중 임의의 것을 사용하여 형성될 수 있다.
도 8b는 본 발명의 실시예에 따른 도 8a에서의 막 층들로부터 형성된 슈퍼캐패시터 디바이스 어레이의 개략적인 평면도이다. 층 스택(800)의 부분들이 제거되었다. 제2 탄소 층(881)의 구역들(880)을 볼 수 있다. 구역들(880)은 슈퍼캐패시터 디바이스 어레이를 위한 전극들을 형성한다. 또한, 전류 콜렉터로서 작용하는 금속 층(851)의 구역들 및 부가적인 전극들을 형성하는 제1 탄소 층(811)의 구역들이 그러한 구역들(880) 아래에 존재한다. 다시, 전류 콜렉터들은 핑거들을 갖는 빗형 구조들(840, 860)이다. 전류 콜렉터들은 인터디지테이트된 배열을 갖는다.
도 8c는 도 8b에서의 슈퍼캐패시터 디바이스 어레이의 일부의 개략적인 단면도이다. 형성된 슈퍼캐패시터 디바이스들이 도시된다. 각각의 스택은 기판(810) 상의 탄소 전극(815), 양의 전류 콜렉터 핑거(842, 844) 또는 음의 전류 콜렉터 핑거(862, 864), 및 전류 콜렉터 핑거들 위의 더 많은 탄소 전극 재료(880)를 포함한다. 도 8b에서 도시된 바와 같이, 양의 전류 콜렉터 핑거들(842, 844)은 양의 전류 콜렉터(840)에 연결된다. 도 8b에서 도시된 바와 같이, 음의 전류 콜렉터 핑거(862, 864)는 음의 전류 콜렉터(860)에 연결된다. 또한, 도 8b 및 도 8c에서 도시된 구조들 위에 전해질 층(미도시)이 존재한다. 하나는 양의 전극 핑거를 갖고 하나는 음의 전극 핑거를 갖는 인접한 스택들의 각각의 세트가 하나의 슈퍼캐패시터 디바이스를 만든다.
본원에서 설명되는 실시예들 중 임의의 실시예에 대해, 양 및 음의 전류 콜렉터들의 지정들은 임의적이다. 대안적으로, 디바이스에서 반대의 극성의 전류 콜렉터들이 존재하는 한, 그러한 지정들은 반전될 수 있다. 또한, 몇몇 표면들이 상단 표면들로서 설명되었다. 상단의 지정은 도시된 도면들에 관련되고, 기판과 대면하지 않는 표면으로서 더 엄격하게 정의될 수 있다는 것이 유의되어야 한다.
일 배열에서, 탄소 전극들은 약 0.01 μm 내지 1000 μm, 또는 약 0.1 μm 내지 100 μm의 두께를 갖는다. 기판 재료는 페이퍼, 플라스틱, 유리, 세라믹, 또는 실리콘 중 임의의 것일 수 있다. 플라스틱은 폴리(메틸 메타크릴레이트), 폴리카보네이트, 폴리스티렌, 폴리에테르 에테르 케톤, 폴리아릴 설폰, 폴리페닐렌 황화물, 폴리에틸렌 테레프탈레이트, 폴리에틸렌 나프탈레이트, 및 폴리이미드 중 임의의 것일 수 있다. 탄소 전극 재료(들)는 다공성일 수 있고, 활성화된 탄소, 탄소 에어로겔들, 탄소 어니언들, 탄화물 유도 탄소, 탄소 나노튜브들, 풀러렌들, 흑연, 그래핀, 및 이들의 혼합물들 중 임의의 것일 수 있다.
탄소 전극 재료들은 매크로포러스(50 nm 초과의 세공 직경들), 메소포러스(2 내지 50 nm의 세공 직경들), 및/또는 마이크로포러스(2 nm 미만의 세공 직경들)를 포함하는 광범위한 계층 구조들 및 세공 사이즈들 중 임의의 것을 가질 수 있다. 탄소 전극 재료들은 또한, 산소, 질소, 및/또는 붕소로 도핑될 수 있다.
본원에서 설명되는 실시예들 중 임의의 실시예에 대해, 양의 전류 콜렉터 어레이들과 연관된 양의 탄소 전극들 및 음의 전류 콜렉터 어레이들과 연관된 음의 탄소 전극들은 동일한 탄소 재료들로 제조될 수 있거나 또는 제조되지 않을 수 있다. 예시적인 실시예에서, 엘-카디(El-Kady)의 "고성능 집적 에너지 스토리지를 위한 삼차원 하이브리드 슈퍼캐패시터들 및 마이크로슈퍼캐패시터들의 엔지니어링(Engineering three-dimentional hybrid supercapacitors and microsupercapacitors for high-performance integrated energy storage)", PNAS 2015 112 (14) 4233-4238에서 설명된 바와 같이, 양의 탄소 전극들은 금속 산화물 함유 다공성 그래핀으로 제조되고, 음의 탄소 전극들은 레이저-스크라이빙된 다공성 그래핀으로 제조된다.
본원에서 설명되는 실시예들 중 임의의 실시예에 대해, 전류 콜렉터 층들은 은, 금, 알루미늄, 구리, 또는 니켈로 제조될 수 있다. 전류 콜렉터 층들은 금속 나노와이어들, 금속 나노입자들, 또는 이들의 조합들로 제조될 수 있다. 전류 콜렉터 층들은 은 나노와이어들, 그래핀, 및 결합제의 혼합물일 수 있다. 본원에서 설명되는 실시예들 중 임의의 실시예에 대해, 전해질은 수성 액체 전해질들, 유기 액체 전해질들, 이온성 액체들 및 고체들, 폴리머 겔 전해질들, 고체 폴리머 전해질들, 및 이들의 조합들 중 임의의 것일 수 있다.
본 발명의 일 실시예에서, 도 1 내지 도 5를 참조하여 설명된 디바이스들 중 임의의 것은 당업자에게 알려져 있는 바와 같은 소위 샌드위치 기하형상을 갖는 슈퍼캐패시터를 형성하기 위해 대면하여 배열된다.
본 발명의 몇몇 실시예들에서, 도 1 내지 도 5를 참조하여 설명된 디바이스들은 기판의 양측 상에 인쇄된다. 그러한 양면 디바이스들은 각기둥형 기하형상을 갖는 슈퍼캐패시터를 형성하기 위해 층층이 스태킹될 수 있다.
본 발명의 또 다른 실시예들에서, 기판이 가요성인 경우에, 단면 또는 양면 디바이스들이 원통형 기하형상을 갖는 슈퍼캐패시터들을 형성하기 위해 감길 수 있다.
본 발명의 일 실시예에서, 슈퍼캐패시터를 제조하는 방법이 제공된다. 방법은 먼저, 슈퍼캐패시터 디바이스가 위에 인쇄될 수 있는 작업 표면을 갖는 기판을 제공하는 것을 수반한다. 작업 표면은 폴리머 버퍼 층, 산소 플라즈마 처리, 자외선 오존 처리, 또는 이들의 임의의 조합으로 준비될 수 있다.
탄소 잉크가 기판의 작업 표면 상에 탄소 전극들의 평행한 어레이를 인쇄하기 위해 사용된다. 탄소 잉크는 적어도 하나의 탄소 재료, 선택적인 결합제, 선택적인 전도성 첨가제, 선택적인 금속 산화물, 및 선택적인 금속 황화물을 포함한다. 탄소 재료는 활성화된 탄소, 탄소 에어로겔들, 탄소 어니언들, 탄화물 유도 탄소, 탄소 나노튜브들, 풀러렌들, 흑연, 그래핀, 및 이들의 혼합물들 중 임의의 것일 수 있다.
결합제는 폴리비닐리덴 플루오르화물 및 그 공중합체들을 포함할 수 있다. 금속 산화물은 루테늄(RuO2), 이리듐(IrO2), 철 (Fe3O4), 코발트(Co3O4), 니켈(NiO 및 Ni(OH)2), 바나듐(V2O5), 및 망간(MnO2) 중 임의의 것일 수 있다. 황화물은 티타늄 황화물(TiS2)일 수 있다. 전도성 첨가제는 금속 파우더들, 금속 나노와이어들, 및 전도성 폴리머들 중 임의의 것일 수 있다. 전도성 폴리머는 아세틸렌 블랙, 폴리아닐린, 폴리피롤, 및 폴리티오펜 중 임의의 것일 수 있다. 폴리아닐린, 폴리피롤, 또는 폴리티오펜의 포함은 기계적인 혼합을 수반하는 통상적인 분산 프로세스에 의해, 또는 미리 형성된 탄소 전극 상으로의 대응하는 아닐린, 피롤, 또는 티오펜 모노머의 인 시튜 전기중합에 의해 달성될 수 있다. 탄소 잉크가 기판 상에 인쇄된 후에, 그러한 기판은 건조된다. 탄소 잉크가 그래핀 산화물을 함유하는 경우에, 건조 단계는 또한, 그래핀 산화물을 그래핀으로 변환시키는 환원 반응을 포함한다. 당업자에게 알려져 있는 바와 같은 그러한 변환을 행하기 위한 다양한 방법들이 존재한다. 그러한 방법들은 300 ℃ 내지 1200 ℃와 같은 온도들로 수소 또는 메탄에서와 같은 비활성 분위기에서 가열하는 것을 포함한다. 환원은 또한, 예컨대, 수소, 메탄, 암모니아, 아르곤, 또는 이들의 혼합물의 존재 시에 1 미만의 기압 하에서 500 내지 2000 볼트의 전압 파워에서 플라즈마 보조 프로세스를 사용하여 달성될 수 있다. 레이저 프로세싱, 크세논 램프들, 및 UV 복사를 사용하는 광화학 프로세싱이 또한, 그래핀 산화물을 그래핀으로 환원시키기 위해 사용될 수 있다.
대안적으로, 탄소 전극들의 적어도 일부가 기판을 탄화시킴으로써 형성된다. 레이저 또는 열 처리에 의해 쉽게 탄화될 수 있는 기판들은 폴리(메틸 메타크릴레이트), 폴리카보네이트, 폴리스티렌, 폴리에테르 에테르 케톤, 폴리아릴 설폰, 폴리페닐렌 황화물, 폴리에틸렌 테레프탈레이트 폴리에틸렌 나프탈레이트, 및 폴리이미드를 포함하지만 이에 제한되지는 않는다. 그러한 탄화의 세부사항들은, 예컨대, 지웨이 펭 등(Zhiwei Peng et al.)의 "가요성 및 스태킹가능한 레이저 유도 그래핀 슈퍼캐패시터들(Flexible and Stackable Laser Induced Graphene Supercapacitors)" ACS Appl. Mater. Interfaces, 2015, 7 (5), pp 3414-3419에서 발견될 수 있다.
금속 잉크가 탄소 전극들의 어레이와 접촉하는 전류 콜렉터들을 인쇄하기 위해 사용된다. 전류 콜렉터들은 위에서 설명된 바와 같은 2개의 인터디지테이트된 구조들을 형성한다. 금속 잉크는 금속 나노입자들 또는 금속 착물 전구체들을 함유할 수 있다. 그러한 금속 나노입자들 또는 금속 착물 전구체들의 예들은 은, 금, 알루미늄, 구리, 및 니켈로부터 선택되는 하나 이상의 금속들을 포함한다. 금속 전류 콜렉터들이 인쇄된 후에, 기판이 열 처리된다. 예시적인 열 처리는 1 내지 120 분 동안 150 내지 300 ℃의 온도로 가열하는 것을 수반한다. 마지막으로, 전해질이 탄소 전극들과 접촉하도록 전류 콜렉터들 및 탄소 전극들 위에 도포된다.
탄소 잉크 및 금속 잉크를 인쇄하는 것은 잉크젯, 그라비어, 플렉소, 오프셋, 마이크로컨택, 스크린, 공압출 인쇄, 또는 이들의 임의의 조합을 수반할 수 있다.
본 발명의 다른 실시예에서, 다른 방법이 제공되고, 위에서 약술된 단계들이 상이한 순서로 수행된다. 먼저, 위에서 논의된 바와 같이, 슈퍼캐패시터 디바이스가 위에 인쇄될 수 있는 작업 표면을 갖는 기판이 제공된다. 그 후에, 금속 잉크가 기판의 작업 표면 상에 인터디지테이트된 전류 콜렉터들을 인쇄하기 위해 사용된다. 위에서 설명된 바와 같이, 기판이 열 처리된다. 대안적으로, 기판이 금속화될 수 있다. 금속화는 통상적인 도금에 의해 또는 기판 상으로의 열 스프레잉에 의해 수행될 수 있거나, 또는 금속화된 PET가 금속화된 기판으로서 준비 및 사용될 수 있다. 그 후에, 금속화된 기판이 인터디지테이트된 전류 콜렉터들을 형성하기 위해 에칭 또는 레이저 어블레이팅된다. 다음으로, 탄소 잉크가 전류 콜렉터들 상에 탄소 전극들의 평행한 어레이를 인쇄하기 위해 사용된다. 탄소 잉크가 전류 콜렉터들 상에 인쇄된 후에, 그러한 탄소 잉크는 건조된다. 탄소 잉크가 그래핀 산화물을 함유하는 경우에, 건조 단계는 또한, 그래핀 산화물을 그래핀으로 변환시키는 환원 반응을 포함한다. 마지막으로, 전해질이 탄소 전극들과 접촉하도록 전류 콜렉터들 및 탄소 전극들 위에 도포된다.
본 발명의 또 다른 실시예에서, 슈퍼캐패시터를 제조하는 대안적인 방법이 제공된다. 방법은 먼저, 슈퍼캐패시터 디바이스가 위에 증착될 수 있는 작업 표면을 갖는 기판을 제공하는 것을 수반한다. 작업 표면은 폴리머 버퍼 층, 산소 플라즈마 처리, 자외선 오존 처리, 또는 이들의 임의의 조합으로 준비될 수 있다. 탄소 전극 층이 기판의 표면 상에 인쇄된다. 대안적으로, 기판의 표면 상에 탄소 층을 이미 갖는 기판이 제공될 수 있다. 탄소 표면은 평행한 탄소 전극들의 어레이만을 남기도록 에칭 또는 레이저 어블레이팅된다. 탄소 층이 그래핀 산화물을 함유하는 경우에, 위에서 논의된 바와 같이, 그래핀 산화물을 그래핀으로 변환시키는 환원 반응이 수행된다.
대안적으로, 탄소 전극들의 적어도 일부가 기판을 탄화시킴으로써 형성된다. 위에서 논의된 바와 같이, 레이저 또는 열 처리에 의해 쉽게 탄화될 수 있는 기판들은 폴리(메틸 메타크릴레이트), 폴리카보네이트, 폴리스티렌, 폴리에테르 에테르 케톤, 폴리아릴 설폰, 폴리페닐렌 황화물, 폴리에틸렌 테레프탈레이트 폴리에틸렌 나프탈레이트, 및 폴리이미드를 포함하지만 이에 제한되지는 않는다.
금속 잉크가 탄소 전극들의 어레이와 접촉하는 전류 콜렉터들을 인쇄하기 위해 사용된다. 전류 콜렉터들은 위에서 설명된 바와 같은 2개의 인터디지테이트된 구조들을 형성한다. 금속 잉크는 금속 나노입자들 또는 금속 착물 전구체들을 함유할 수 있다. 그러한 금속 나노입자들 또는 금속 착물 전구체들의 예들은 은, 금, 알루미늄, 구리, 및 니켈로부터 선택되는 하나 이상의 금속들을 포함한다. 금속 전류 콜렉터들이 인쇄된 후에, 기판이 열 처리된다. 예시적인 열 처리는 1 내지 120 분 동안 150 내지 300 ℃의 온도로 가열하는 것을 수반한다. 마지막으로, 전해질이 탄소 전극들과 접촉하도록 전류 콜렉터들 및 탄소 전극들 위에 도포된다.
본 발명의 다른 실시예에서, 슈퍼캐패시터를 제조하는 또 다른 방법이 제공된다. 방법은 먼저, 슈퍼캐패시터 디바이스가 위에 증착될 수 있는 작업 표면을 갖는 기판을 제공하는 것을 수반한다. 작업 표면은 폴리머 버퍼 층, 산소 플라즈마 처리, 자외선 오존 처리, 또는 이들의 임의의 조합으로 준비될 수 있다. 금속 층이 기판의 표면 상에 증착된다. 대안적으로, 기판의 표면 상에 금속 층을 이미 갖는 기판이 제공될 수 있다. 금속 표면은 인터디지테이트된 전류 콜렉터들의 쌍만을 남기도록 에칭 또는 레이저 어블레이팅된다. 다음으로, 탄소 잉크가 전류 콜렉터들 상에 탄소 전극들의 평행한 어레이를 인쇄하기 위해 사용된다. 탄소 잉크가 전류 콜렉터들 상에 인쇄된 후에, 그러한 탄소 잉크는 건조된다. 탄소 잉크가 그래핀 산화물을 함유하는 경우에, 건조 단계는 또한, 그래핀 산화물을 그래핀으로 변환시키는 환원 반응을 포함한다. 마지막으로, 전해질이 탄소 전극들과 접촉하도록 전류 콜렉터들 및 탄소 전극들 위에 도포된다.
몇몇 배열들에서, 부가적인 탄소 층이 전류 콜렉터 위에 인쇄된다.
탄소 잉크 및 금속 잉크를 인쇄하는 것은 잉크젯, 그라비어, 플렉소, 오프셋, 마이크로컨택, 스크린, 공압출 인쇄, 또는 이들의 조합을 수반할 수 있다. 더 전통적인 마스킹 및 에칭 프로세스들에 존재하지 않을 수 있는 인쇄 방법들의 아티팩트(artifact)가 존재한다. 일반적으로, 인쇄 프로세스들은 뾰족한 코너들을 갖지 않고 다소 둥근 단면 프로파일들을 산출한다. 몇몇 인쇄 방법들은 일반적으로, 도 9a에서 920에 의해 도시된 것과 같은 단면 프로파일들을 갖는 라인들을 산출한다. 프로파일들이 둥근 코너들(925)을 갖는 사다리꼴이라는 것을 유의한다. 다른 인쇄 프로세스들은 반원형과 같은 다른 단면 프로파일들을 산출할 수 있다. 반대로, 마스킹 및 에칭 프로세스들은 일반적으로, 도 9b에서 930에 의해 도시된 것과 같은 뾰족한 단면 프로파일들을 갖는 라인들을 산출한다. 단면의 코너들(935)이 정사각형이라는 것을 유의한다. 인쇄된 라인 프로파일들의 둥근 코너들(925)은 전기장 강도가 고도로 집중되는 마스킹된 및 에칭된 라인들의 정사각형 코너들(935)보다 전기장 강도의 더 균등한 분포를 제공한다. 더 균등한 전기장 강도 분포는 더 높은 효율 및 더 긴 수명에서 이점들을 제공할 수 있다.
모든 방법들에 대해, 부가적인 단계들은 그러한 디바이스들의 샌드위치들을 제조하는 것을 수반할 수 있다. 일 실시예에서, 위에서 설명된 프로세스는 또한, 기판의 반대 측 상에서 수행된다. 그러한 프로세싱된 기판들은 각기둥형 슈퍼캐패시터들을 형성하기 위해 함께 스태킹될 수 있다. 다른 배열에서, 기판은 가요성이고, 기판은 "젤리 롤(jelly roll)" 형상으로 감길 수 있고, 선택적으로, 캐니스터 내에 배치될 수 있다.
본 발명의 일 실시예에서, 전류 콜렉터는 다공성이고, 탄소 잉크가 전류 콜렉터의 세공들 내로 침투하고, 그에 의해, 탄소 전극과 전류 콜렉터 사이의 계면의 표면 면적을 증가시키고, 디바이스의 효율을 증가시킨다. 이는 금속 전류 콜렉터들이 먼저 인쇄되고, 탄소 전극들이 다음으로 인쇄되는 경우에 발생할 가능성이 더 높다.
본 발명은 신규한 원리들을 적용하고, 요구되는 바와 같은 전문적인 컴포넌트들을 구성 및 사용하기 위한 관련된 정보를 당업자에게 제공하기 위해 본원에서 상당히 상세히 설명되었다. 그러나, 본 발명이 상이한 장비, 재료들, 및 디바이스들에 의해 수행될 수 있고, 장비 및 동작 절차들 둘 모두에 대해 다양한 변형들이 본 발명 그 자체의 범위로부터 벗어나지 않으면서 달성될 수 있다는 것이 이해되어야 한다.

Claims (48)

  1. 기판 상에 서로에 대해 평행하게 배열된 복수의 디바이스들; 및
    전해질
    을 포함하며,
    각각의 디바이스는,
    상측 표면, 상기 기판과 접촉하는 하측 표면, 및 서로 대향하는 2개의 측벽들을 갖는 제1 탄소 전극;
    상기 제1 탄소 전극의 하나의 측벽의 적어도 일부, 그리고 선택적으로, 상기 제1 탄소 전극의 상단 표면의 일부 또는 전부와 접촉하는 제1 금속 전류 콜렉터(current collector) 층;
    상기 제1 탄소 전극에 대해 평행하며, 상측 표면, 상기 기판과 접촉하는 하측 표면, 및 서로 대향하는 2개의 측벽들을 가지는 제2 탄소 전극; 및
    상기 제1 전류 콜렉터 층과 극성이 반대이며, 상기 제2 탄소 전극의 측벽의 적어도 일부, 그리고 선택적으로, 상기 제2 탄소 전극의 상단 표면의 일부 또는 전부와 접촉하고, 상기 제2 탄소 전극의 측벽은 상기 제1 탄소 전극과 대면하지 않는 제2 금속 전류 콜렉터 층
    을 포함하고,
    상기 전해질은 탄소 전극들과 접촉하고,
    상기 복수의 디바이스들 내에서, 상기 제1 금속 전류 콜렉터 층 및 상기 제2 금속 전류 콜렉터 층은 각각, 별개의 빗형 구조(comb structure)를 갖고, 상기 빗형 구조들은 인터디지테이트된(interdigitated) 구성으로 배열되는, 슈퍼캐패시터 디바이스 어레이.
  2. 제1 항에 있어서,
    각각의 디바이스는,
    상측 표면, 상기 기판과 접촉하는 하측 표면, 및 2개의 측벽들을 가지며, 상기 제1 탄소 전극에 대해 평행하고, 상기 제1 금속 전류 콜렉터 층은 또한, 상기 제3 탄소 전극의 하나의 측벽의 적어도 일부, 그리고 선택적으로, 상기 제3 탄소 전극의 상단 표면의 일부 또는 전부와 접촉하는 제3 탄소 전극; 및
    상측 표면, 상기 기판과 접촉하는 하측 표면, 및 2개의 측벽들을 가지며, 상기 제2 탄소 전극에 대해 평행하고, 상기 제2 금속 전류 콜렉터 층은 또한, 상기 제4 탄소 전극의 하나의 측벽의 적어도 일부, 그리고 선택적으로, 자체의 상단 표면의 일부 또는 전부와 접촉하는 제4 탄소 전극
    을 더 포함하는, 슈퍼캐패시터 디바이스 어레이.
  3. 제2 항에 있어서,
    각각의 디바이스는,
    상기 제1 탄소 전극 및 상기 제3 탄소 전극 둘 모두와 연속적으로 접촉하며, 상기 제1 탄소 전극으로부터 상기 제3 탄소 전극으로 연장되고, 상기 제1 금속 전류 콜렉터를 봉지(encapsulating)하는 제5 탄소 전극; 및
    상기 제2 탄소 전극 및 상기 제4 탄소 전극 둘 모두와 연속적으로 접촉하며, 상기 제2 탄소 전극으로부터 상기 제4 탄소 전극으로 연장되고, 상기 제2 금속 전류 콜렉터를 봉지하는 제6 탄소 전극
    을 더 포함하는, 슈퍼캐패시터 디바이스 어레이.
  4. 제1 항에 있어서,
    각각의 전극을 위한 탄소는 활성화된 탄소, 탄소 에어로겔들, 탄소 어니언(carbon onion)들, 탄화물 유도 탄소, 탄소 나노튜브들, 풀러렌들, 흑연, 그래핀, 및 이들의 혼합물들로 구성된 그룹으로부터 독립적으로 선택되는, 슈퍼캐패시터 디바이스 어레이.
  5. 제4 항에 있어서,
    상기 탄소는 결합제, 전도성 첨가제, 금속 산화물, 및 금속 황화물 중 하나 이상을 더 포함하는, 슈퍼캐패시터 디바이스 어레이.
  6. 제5 항에 있어서,
    상기 결합제는 폴리비닐리덴 플루오르화물 및 그 공중합체들로 구성된 그룹으로부터 선택되는, 슈퍼캐패시터 디바이스 어레이.
  7. 제5 항에 있어서,
    상기 전도성 첨가제는 금속 파우더들, 금속 나노와이어들, 아세틸렌 블랙, 폴리아닐린, 폴리피롤, 및 폴리티오펜으로 구성된 그룹으로부터 선택되는, 슈퍼캐패시터 디바이스 어레이.
  8. 제5 항에 있어서,
    상기 금속 산화물은 루테늄(RuO2), 이리듐(IrO2), 철(Fe3O4), 코발트(Co3O4), 니켈(NiO 및 Ni(OH)2), 바나듐(V2O5), 및 망간(MnO2)으로 구성된 그룹으로부터 선택되는, 슈퍼캐패시터 디바이스 어레이.
  9. 제5 항에 있어서,
    상기 금속 황화물은 티타늄 황화물(TiS2)을 포함하는, 슈퍼캐패시터 디바이스 어레이.
  10. 제1 항에 있어서,
    상기 탄소 전극들은 약 0.01 μm 내지 1000 μm의 두께를 갖는, 슈퍼캐패시터 디바이스 어레이.
  11. 제1 항에 있어서,
    상기 기판 재료는 페이퍼(paper), 플라스틱, 유리, 세라믹, 및 실리콘으로 구성된 그룹으로부터 선택되는, 슈퍼캐패시터 디바이스 어레이.
  12. 제11 항에 있어서,
    상기 기판 재료는 폴리머 버퍼 층을 더 포함하거나, 또는 상기 기판과 상기 디바이스 어레이 사이에서 산화되는(oxygenated), 슈퍼캐패시터 디바이스 어레이.
  13. 제1 항에 있어서,
    상기 전류 콜렉터 층들은 각각, 은, 금, 알루미늄, 구리, 및 니켈로 구성된 그룹으로부터 독립적으로 선택되는 금속을 포함하는, 슈퍼캐패시터 디바이스 어레이.
  14. 제1 항에 있어서,
    상기 전류 콜렉터 층들 중 적어도 일부는 금속 나노와이어들 또는 금속 나노입자들 또는 이들의 혼합물들을 포함하는, 슈퍼캐패시터 디바이스 어레이.
  15. 제1 항에 있어서,
    상기 전류 콜렉터 층들 중 적어도 일부는 은 나노와이어들, 그래핀, 및 결합제의 혼합물을 포함하는, 슈퍼캐패시터 디바이스 어레이.
  16. 제1 탄소 라인들 및 제2 탄소 라인들을 포함하고, 상기 제1 탄소 라인들 및 상기 제2 탄소 라인들은 상기 평행한 탄소 라인들의 제1 어레이에서 교번하는 위치들을 차지하는, 기판 상의 평행한 탄소 라인들의 제1 어레이;
    평행한 제1 전류 콜렉터 핑거(finger)들을 갖는 빗형 구조를 갖고, 상기 제1 전류 콜렉터 핑거들은 상기 제1 탄소 라인들 위에 놓이고, 상기 제1 전류 콜렉터 핑거들은 상기 기판과 접촉하지 않으며, 제1 극성을 갖는 제1 전류 콜렉터;
    평행한 제2 전류 콜렉터 핑거들을 갖는 빗형 구조를 갖고, 상기 제2 전류 콜렉터 핑거들은 상기 제2 탄소 라인들 위에 놓이고, 상기 제2 전류 콜렉터 핑거들은 상기 기판과 접촉하지 않으며, 상기 제1 극성과 반대인 제2 극성을 갖는 제2 전류 콜렉터;
    상기 평행한 탄소 라인들의 제1 어레이에 대해 평행하며, 제3 탄소 라인들 및 제4 탄소 라인들을 포함하고, 상기 제3 탄소 라인들 및 상기 제4 탄소 라인들은 상기 평행한 탄소 라인들의 제2 어레이에서 교번하는 위치들을 차지하는,평행한 탄소 라인들의 제2 어레이; 및
    적어도 상기 평행한 탄소 라인들의 제2 어레이와 접촉하는 전해질
    을 포함하며,
    상기 제3 탄소 라인들은 상기 제1 전류 콜렉터 핑거들 위에 놓이고,
    상기 제4 탄소 라인들은 상기 제2 전류 콜렉터 핑거들 위에 놓이는, 슈퍼캐패시터 디바이스 어레이.
  17. 제16 항에 있어서,
    상기 평행한 탄소 라인들의 제1 어레이와 상기 평행한 탄소 라인들의 제2 어레이 중 적어도 하나는 상기 기판 내로 연장되는, 슈퍼캐패시터 디바이스 어레이.
  18. 제16 항에 있어서,
    상기 제3 탄소 라인들은 상기 제1 탄소 라인들과 접촉하지 않고,
    상기 제4 탄소 라인들은 상기 제2 탄소 라인들과 접촉하지 않는, 슈퍼캐패시터 디바이스 어레이.
  19. 제16 항에 있어서,
    상기 제3 탄소 라인들은 상기 제1 탄소 라인들, 그리고 선택적으로, 상기 기판과 연속적으로 접촉하고, 그에 의해, 상기 제1 전류 콜렉터 핑거들을 봉지하고,
    상기 제4 탄소 라인들은 상기 제2 탄소 라인들, 그리고 선택적으로, 상기 기판과 연속적으로 접촉하고, 그에 의해, 상기 제2 전류 콜렉터 핑거들을 봉지하는, 슈퍼캐패시터 디바이스 어레이.
  20. 상기 제1 전류 콜렉터는 제1 극성을 갖고, 상기 제1 전류 콜렉터는 평행한 제1 전류 콜렉터 핑거들을 갖는 빗형 구조를 가지는, 기판 상의 제1 전류 콜렉터;
    상기 제1 극성과 반대인 제2 극성을 갖고, 상기 제2 전류 콜렉터는 평행한 제2 전류 콜렉터 핑거들을 갖는 빗형 구조를 가지는, 상기 기판 상의 제2 전류 콜렉터;
    상기 어레이는 제1 탄소 라인들 및 제2 탄소 라인들을 포함하고, 상기 제1 탄소 라인들 및 상기 제2 탄소 라인들은 상기 평행한 탄소 라인들의 어레이 내에서 교번하는 위치들을 차지하는, 평행한 탄소 라인들의 어레이; 및
    상기 평행한 탄소 라인들의 어레이와 접촉하는 전해질
    을 포함하며,
    상기 제1 전류 콜렉터 및 상기 제2 전류 콜렉터는 인터디지테이트된 구성으로 배열되고,
    상기 제1 탄소 라인들은 상기 제1 전류 콜렉터 핑거들 위에 놓이고, 상기 기판과 연속적으로 접촉하고, 그에 의해, 상기 제1 전류 콜렉터 핑거들을 봉지하고,
    상기 제2 탄소 라인들은 상기 제2 전류 콜렉터 핑거들 위에 놓이고, 상기 기판과 연속적으로 접촉하고, 그에 의해, 상기 제2 전류 콜렉터 핑거들을 봉지하는, 슈퍼캐패시터 디바이스 어레이.
  21. 제8 항에 있어서,
    상기 제1 탄소 라인들 및 상기 제2 탄소 라인들은 상이한 탄소 재료들을 포함하는, 슈퍼캐패시터 디바이스 어레이.
  22. 제1 극성을 갖고, 상기 제1 전류 콜렉터는 평행한 제1 전류 콜렉터 핑거들을 갖는 빗형 구조를 갖고, 각각의 제1 전류 콜렉터 핑거는 상측 표면, 상기 기판과 접촉하는 하측 표면, 제1 측벽, 및 상기 제1 측벽과 대향하는 제2 측벽을 가지는, 기판 상의 제1 전류 콜렉터;
    상기 제1 극성과 반대인 제2 극성을 갖고, 상기 제2 전류 콜렉터는 평행한 제2 전류 콜렉터 핑거들을 갖는 빗형 구조를 갖고, 각각의 제2 전류 콜렉터 핑거는 상측 표면, 상기 기판과 접촉하는 하측 표면, 제1 측벽, 및 상기 제1 측벽과 대향하는 제2 측벽을 가지는, 상기 기판 상의 제2 전류 콜렉터;
    상기 제1 전류 콜렉터 핑거들에 대해 평행하고, 각각의 제1 탄소 전극 라인은 제1 전류 콜렉터 핑거의 제1 측벽과 접촉하는, 평행한 제1 탄소 전극 라인들의 어레이;
    상기 제1 전류 콜렉터 핑거들에 대해 평행하고, 각각의 제2 탄소 전극 라인은 제1 전류 콜렉터 핑거의 제2 측벽과 접촉하는, 평행한 제2 탄소 전극 라인들의 어레이;
    상기 제2 전류 콜렉터 핑거들에 대해 평행하고, 각각의 제3 탄소 전극 라인은 제2 전류 콜렉터 핑거의 제1 측벽과 접촉하는, 평행한 제3 탄소 전극 라인들의 어레이;
    상기 제2 전류 콜렉터 핑거들에 대해 평행하고, 각각의 제4 탄소 전극 라인은 제2 전류 콜렉터 핑거의 제2 측벽과 접촉하는, 평행한 제4 탄소 전극 라인들의 어레이; 및
    상기 제1 탄소 전극 라인들, 상기 제2 탄소 전극 라인들, 상기 제3 탄소 전극 라인들, 및 상기 제4 탄소 전극 라인들과 접촉하는 전해질
    을 포함하며,
    상기 제1 전류 콜렉터 및 상기 제2 전류 콜렉터는 인터디지테이트된 구성으로 배열되는, 슈퍼캐패시터 디바이스 어레이.
  23. a) 작업 표면을 갖는 기판을 제공하는 단계;
    b) 탄소 잉크를 제공하는 단계;
    c) 평행한 탄소 전극 라인들의 어레이를 형성하기 위해, 상기 기판의 작업 표면 상에 상기 탄소 잉크를 인쇄하는 단계;
    d) 상기 탄소 잉크를 건조시키는 단계;
    e) 금속 잉크를 제공하는 단계;
    f) 상기 탄소 전극들의 어레이와 접촉하는 2개의 인터디지테이트된 전류 콜렉터 구조들을 형성하기 위해, 상기 금속 잉크를 인쇄하는 단계;
    g) 상기 기판을 열 처리하는 단계; 및
    h) 상기 탄소 전극 라인들과 접촉하도록 전해질을 도포(applying)하는 단계
    를 포함하는, 슈퍼캐패시터 디바이스 어레이를 제조하는 방법.
  24. 제23 항에 있어서,
    상기 단계 f)와 상기 단계 g) 사이에 부가적인 단계 f')을 더 포함하며,
    상기 단계 f'은, 제11 항에서 기재된 바와 같이, 상기 인터디지테이트된 전류 콜렉터 구조들을 봉지하기 위해, 상기 전류 콜렉터들 및 상기 탄소 전극들 위에 상기 탄소 잉크를 인쇄하는 단계를 포함하는, 슈퍼캐패시터 디바이스 어레이를 제조하는 방법.
  25. a) 작업 표면을 갖는 기판을 제공하는 단계;
    b) 금속 잉크를 제공하는 단계;
    c) 인터디지테이트된 전류 콜렉터 구조를 형성하는 2개의 비-연결 빗형 구조들로서 상기 기판의 작업 표면 상에 상기 금속 잉크를 인쇄하는 단계;
    d) 상기 기판을 열 처리하는 단계;
    e) 탄소 잉크를 제공하는 단계;
    f) 상기 인터디지테이트된 전류 콜렉터 구조 상에 평행한 탄소 스트립들의 어레이로 상기 탄소 잉크를 인쇄하여, 적어도 하나의 탄소 스트립이 상기 빗형 구조들의 각각의 핑거와 접촉하게 하는 단계;
    g) 상기 탄소 잉크를 건조시키는 단계; 및
    h) 상기 탄소 전극들과 접촉하도록 전해질을 도포하는 단계
    를 포함하는, 슈퍼캐패시터 디바이스 어레이를 제조하는 방법.
  26. 제25 항에 있어서,
    상기 단계 f)에서, 상기 인터디지테이트된 전류 콜렉터 구조 상의 상기 평행한 탄소 스트립들의 어레이는 제1 항에서 기재된 바와 같은, 슈퍼캐패시터 디바이스 어레이를 제조하는 방법.
  27. 제25 항에 있어서,
    상기 단계 f)에서, 상기 인터디지테이트된 전류 콜렉터 구조 상의 상기 평행한 탄소 스트립들의 어레이는 제4 항에서 기재된 바와 같은, 슈퍼캐패시터 디바이스 어레이를 제조하는 방법.
  28. 제25 항에 있어서,
    상기 단계 f)에서, 상기 인터디지테이트된 전류 콜렉터 구조 상의 상기 평행한 탄소 스트립들의 어레이는 제5 항에서 기재된 바와 같은, 슈퍼캐패시터 디바이스 어레이를 제조하는 방법.
  29. a) 작업 표면을 갖는 기판을 제공하는 단계;
    b) 상기 기판의 작업 표면 내에 탄소 전극들의 평행한 어레이를 탄화시키기 위해 레이저를 사용하는 단계;
    c) 금속 잉크를 제공하는 단계;
    d) 상기 탄소 전극들의 어레이와 접촉하는 전류 콜렉터들을 형성함으로써 2개의 인터디지테이트된 전류 콜렉터 구조들을 형성하기 위해, 상기 금속 잉크를 인쇄하는 단계;
    e) 상기 인터디지테이트된 전류 콜렉터 구조들을 봉지하기 위해, 상기 전류 콜렉터들 및 상기 탄소 전극들 위에 탄소 잉크를 제공하고 인쇄하는 단계;
    f) 상기 기판을 열 처리하는 단계; 및
    g) 상기 탄소 전극들과 접촉하도록 전해질을 도포하는 단계
    를 포함하는, 슈퍼캐패시터 디바이스 어레이를 제조하는 방법.
  30. 제29 항에 있어서,
    상기 단계 d)에서, 상기 탄소 전극들의 어레이와 접촉하는 2개의 인터디지테이트된 전류 콜렉터 구조들은 제1 항에서 기재된 바와 같은, 슈퍼캐패시터 디바이스 어레이를 제조하는 방법.
  31. 제29 항에 있어서,
    상기 단계 d)에서, 상기 탄소 전극들의 어레이와 접촉하는 2개의 인터디지테이트된 전류 콜렉터 구조들은 제2 항에서 기재된 바와 같은, 슈퍼캐패시터 디바이스 어레이를 제조하는 방법.
  32. 제31 항에 있어서,
    상기 단계f)와 상기 단계 g) 사이에 부가적인 단계 f')을 더 포함하며,
    상기 단계 f'은, 제3 항에서 기재된 바와 같이, 부가적인 탄소 전극 재료를 형성하기 위해, 상기 전류 콜렉터들 및 상기 탄소 전극들 위에 상기 탄소 잉크를 인쇄하는 단계를 포함하는, 슈퍼캐패시터 디바이스 어레이를 제조하는 방법.
  33. 제29 항에 있어서,
    상기 단계 d)에서, 상기 탄소 전극들의 어레이와 접촉하는 2개의 인터디지테이트된 전류 콜렉터 구조들은 제6 항에서 기재된 바와 같은, 슈퍼캐패시터 디바이스 어레이를 제조하는 방법.
  34. 제33 항에 있어서,
    상기 단계 f)와 상기 단계 g) 사이에 부가적인 단계 f')을 더 포함하며,
    상기 단계 f'은, 제6 항에서 기재된 바와 같이, 부가적인 탄소 전극 재료를 형성하기 위해, 상기 전류 콜렉터들 및 상기 탄소 전극들 위에 상기 탄소 잉크를 인쇄하는 단계를 포함하는, 슈퍼캐패시터 디바이스 어레이를 제조하는 방법.
  35. 제23 항 내지 제34 항 중 어느 한 항에 있어서,
    상기 기판의 작업 표면은 폴리머 버퍼 층, 산소 플라즈마 처리, 자외선 오존 처리, 또는 이들의 임의의 조합으로 준비된 표면인, 슈퍼캐패시터 디바이스 어레이를 제조하는 방법.
  36. 제23 항 내지 제34 항 중 어느 한 항에 있어서,
    상기 탄소 잉크는 적어도 하나의 탄소 재료, 선택적인 결합제, 선택적인 전도성 첨가제, 선택적인 금속 산화물, 및 선택적인 금속 황화물을 포함하는, 슈퍼캐패시터 디바이스 어레이를 제조하는 방법.
  37. 제36 항에 있어서,
    상기 탄소 재료는 활성화된 탄소, 탄소 에어로겔들, 탄소 어니언들, 탄화물 유도 탄소, 탄소 나노튜브들, 흑연, 그래핀, 및 이들의 혼합물들로 구성된 그룹으로부터 선택되는, 슈퍼캐패시터 디바이스 어레이를 제조하는 방법.
  38. 제36 항에 있어서,
    상기 전도성 첨가제는 금속 파우더들, 금속 나노와이어들, 및 전도성 폴리머들로 구성된 그룹으로부터 선택되는, 슈퍼캐패시터 디바이스 어레이를 제조하는 방법.
  39. 제38 항에 있어서,
    상기 전도성 폴리머는 아세틸렌 블랙, 폴리아닐린, 폴리피롤, 및 폴리티오펜으로 구성된 그룹으로부터 선택되는, 슈퍼캐패시터 디바이스 어레이를 제조하는 방법.
  40. 제36 항에 있어서,
    상기 금속 산화물은 루테늄(RuO2), 이리듐(IrO2), 철(Fe3O4), 코발트(Co3O4), 니켈(NiO 및 Ni(OH)2), 바나듐(V2O5), 및 망간(MnO2)으로 구성된 그룹으로부터 선택되는, 슈퍼캐패시터 디바이스 어레이를 제조하는 방법.
  41. 제36 항에 있어서,
    상기 금속 황화물은 티타늄 황화물(TiS2)인, 슈퍼캐패시터 디바이스 어레이를 제조하는 방법.
  42. 제30 항 내지 제41 항 중 어느 한 항에 있어서,
    상기 탄소 잉크를 인쇄하는 단계는, 잉크젯, 그라비어(Gravure), 플렉소(flexo), 오프셋(offset), 마이크로컨택(microcontact), 스크린 인쇄, 및 공압출(co-extrusion) 인쇄로 구성된 그룹으로부터 선택되는 방법을 포함하는, 슈퍼캐패시터 디바이스 어레이를 제조하는 방법.
  43. 제23 항 내지 제34 항 중 어느 한 항에 있어서,
    상기 탄소 잉크를 인쇄하는 단계는, 그래핀 산화물을 인쇄하고, 상기 그래핀 산화물을 그래핀으로 변환시키기 위해, 상기 탄소 잉크가 환원 반응을 겪게 허용하는 단계를 포함하는, 슈퍼캐패시터 디바이스 어레이를 제조하는 방법.
  44. 제23 항 내지 제34 항 중 어느 한 항에 있어서,
    상기 금속 잉크는 금속 나노입자들, 금속 나노와이어들, 또는 금속 착물 전구체들을 포함하는, 슈퍼캐패시터 디바이스 어레이를 제조하는 방법.
  45. 제44 항에 있어서,
    상기 금속 나노입자들, 상기 금속 나노와이어들, 또는 상기 금속 착물 전구체들은 은, 금, 알루미늄, 구리, 및 니켈로 구성된 그룹으로부터 선택되는 하나 이상의 금속들을 포함하는, 슈퍼캐패시터 디바이스 어레이를 제조하는 방법.
  46. 제23 항 내지 제34 항 중 어느 한 항에 있어서,
    상기 금속 잉크를 인쇄하는 단계는, 잉크젯, 그라비어, 플렉소, 오프셋, 마이크로컨택, 스크린, 공압출 인쇄, 및 이들의 조합으로 구성된 그룹으로부터 선택되는 인쇄 방법을 포함하는, 슈퍼캐패시터 디바이스 어레이를 제조하는 방법.
  47. 제23 항 내지 제34 항 중 어느 한 항에 있어서,
    상기 열 처리하는 단계는, 1 내지 120 분 동안 150 ℃ 내지 300 ℃의 온도로 가열하는 단계를 포함하는, 슈퍼캐패시터 디바이스 어레이를 제조하는 방법.
  48. 제23 항 내지 제34 항 중 어느 한 항에 있어서,
    상기 전해질은 수성 및 유기 액체 전해질들, 폴리머 겔 전해질들, 및 고체 폴리머 전해질들로 구성된 그룹으로부터 선택되는, 슈퍼캐패시터 디바이스 어레이를 제조하는 방법.
KR1020177015039A 2014-11-07 2015-10-17 그래핀계 인쇄식 슈퍼캐패시터 KR20170083571A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201462077067P 2014-11-07 2014-11-07
US62/077,067 2014-11-07
US201562119775P 2015-02-23 2015-02-23
US62/119,775 2015-02-23
PCT/US2015/056116 WO2016073171A1 (en) 2014-11-07 2015-10-17 Printed supercapacitors based on graphene

Publications (1)

Publication Number Publication Date
KR20170083571A true KR20170083571A (ko) 2017-07-18

Family

ID=55909611

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177015039A KR20170083571A (ko) 2014-11-07 2015-10-17 그래핀계 인쇄식 슈퍼캐패시터

Country Status (5)

Country Link
US (1) US9972447B2 (ko)
KR (1) KR20170083571A (ko)
CN (1) CN107077977B (ko)
TW (1) TWI686824B (ko)
WO (1) WO2016073171A1 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DK2794475T3 (da) 2011-12-21 2020-04-27 Univ California Forbundet korrugeret carbonbaseret netværk
ES2934222T3 (es) 2012-03-05 2023-02-20 Univ California Condensador con electrodos hechos de una red a base de carbono corrugado interconectado
KR102443607B1 (ko) 2014-06-16 2022-09-16 더 리전트 오브 더 유니버시티 오브 캘리포니아 하이브리드 전기화학 전지
ES2935063T3 (es) 2014-11-18 2023-03-01 Univ California Material compuesto poroso interconectado de red corrugada a base de carbono (ICCN)
CN106876152B (zh) * 2015-12-11 2019-04-09 中芯国际集成电路制造(上海)有限公司 一种超级电容电池及其制造方法
IL259749B (en) 2015-12-22 2022-08-01 Univ California Thin cellular graphene
CA3009208A1 (en) * 2016-01-22 2017-07-27 The Regents Of The University Of California High-voltage devices
JP6975429B2 (ja) * 2016-03-23 2021-12-01 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニアThe Regents Of The University Of California 高電圧用及び太陽電池用の装置及び方法
JP2019517130A (ja) 2016-04-01 2019-06-20 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 柔軟性があり高性能なスーパーキャパシタのための炭素布上でのポリアニリンナノチューブの直接的成長
EP3465706A4 (en) * 2016-05-23 2020-01-08 Araujo Dayrell, Ivan GRAPH SUPER CAPACITOR DESIGN AND MANUFACTURE
CN105826931A (zh) * 2016-05-28 2016-08-03 胡运冲 一种具有自保护功能的高压无功补偿装置及功率补偿方法
US11097951B2 (en) 2016-06-24 2021-08-24 The Regents Of The University Of California Production of carbon-based oxide and reduced carbon-based oxide on a large scale
WO2018013555A2 (en) * 2016-07-11 2018-01-18 Northwestern University High-performance solid-state supercapacitors and microsupercapacitors derived from printable graphene inks
US10938021B2 (en) 2016-08-31 2021-03-02 The Regents Of The University Of California Devices comprising carbon-based material and fabrication thereof
US11127538B2 (en) 2017-02-20 2021-09-21 The Research Foundation For The State University Of New York Multi-cell multi-layer high voltage supercapacitor apparatus including graphene electrodes
CN107331529B (zh) * 2017-05-31 2019-07-16 中国人民解放军国防科学技术大学 氧化石墨烯浆料、微型石墨烯电极及其制备方法
CN110915054A (zh) * 2017-06-14 2020-03-24 加利福尼亚大学董事会 水电化学能存储系统的电极和电解质
EP3422376B1 (en) 2017-06-30 2021-12-01 Vestel Elektronik Sanayi ve Ticaret A.S. Supercapacitor assembly for portable electronic devices, and method of geolocalization of the portable device
KR102563188B1 (ko) 2017-07-14 2023-08-02 더 리전트 오브 더 유니버시티 오브 캘리포니아 슈퍼 커패시터 적용을 위한 탄소 나노 입자로부터 고전도성의 다공성 그래핀으로의 단순 루트
CN107393724B (zh) * 2017-08-11 2019-03-08 武汉理工大学 一种基于石墨烯/碳纳米管气凝胶的微型超级电容器制作方法
WO2019040728A1 (en) * 2017-08-23 2019-02-28 Mayo Foundation For Medical Education And Research BIOSENSOR AND GRAPHITE CIRCUIT STRUCTURE AND METHOD FOR MANUFACTURING THE SAME
US10916383B2 (en) * 2017-09-06 2021-02-09 Board Of Supervisors Of Louisiana State University And Agricultural And Mechanical College Multilayered graphene and methods of making the same
KR20190069892A (ko) * 2017-12-12 2019-06-20 한국제이씨씨(주) 전기 이중층 커패시터
CN108735521B (zh) * 2018-04-25 2020-02-14 北京大学 基于导电弹性体的微型超级电容器及其制造方法
CN109243843B (zh) * 2018-10-08 2021-03-23 西安交通大学 一种超细硫化物/石墨烯二维复合材料及其制备方法和应用
EP3765269A4 (en) 2018-10-29 2021-09-22 Hewlett-Packard Development Company, L.P. THREE-DIMENSIONAL PRINTING
WO2020130186A1 (ko) * 2018-12-19 2020-06-25 성균관대학교산학협력단 Nfc 태그에 구비된 인쇄 슈퍼 캐패시터 제조 방법 및 인쇄 슈퍼 캐패시터를 포함하는 nfc 태그 제조 방법
CZ308635B6 (cs) * 2018-12-20 2021-01-20 Univerzita Tomáše Bati ve Zlíně Flexibilní superkondenzátor a způsob jeho výroby
US10938032B1 (en) 2019-09-27 2021-03-02 The Regents Of The University Of California Composite graphene energy storage methods, devices, and systems

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6535398B1 (en) * 2000-03-07 2003-03-18 Fujitsu Limited Multichip module substrates with buried discrete capacitors and components and methods for making
JP2005530313A (ja) * 2002-06-14 2005-10-06 ハイピリオン カタリシス インターナショナル インコーポレイテッド 導電性カーボンフィブリル系インキ及び塗料
US8023251B2 (en) 2006-10-23 2011-09-20 Axion Power International, Inc. Hybrid energy storage device and method of making same
US8164231B2 (en) * 2006-11-10 2012-04-24 Sanyo Electric Co., Ltd. Electret device comprising electret film formed on main surface of substrate and electrostatic operating apparatus
AR067238A1 (es) * 2007-03-20 2009-10-07 Commw Scient Ind Res Org Dispositivos optimizados para el almacenamiento de energia
WO2008124167A1 (en) * 2007-04-10 2008-10-16 The Regents Of The University Of California Charge storage devices containing carbon nanotube films as electrodes and charge collectors
EP2437333B1 (en) * 2009-05-28 2016-01-06 Nissan Motor Co., Ltd. Negative electrode for lithium ion secondary battery and battery using same
US9831043B2 (en) 2010-09-09 2017-11-28 California Institute Of Technology Electrochemical energy storage systems and methods
US8810996B2 (en) * 2010-11-22 2014-08-19 The Trustees Of The Stevens Institute Of Technology Inkjet-printed flexible electronic components from graphene oxide
US9892869B2 (en) 2011-04-06 2018-02-13 The Florida International University Board Of Trustees Electrochemically activated C-MEMS electrodes for on-chip micro-supercapacitors
EP2817810A4 (en) * 2012-02-24 2015-10-21 Fastcap Systems Corp ADVANCED ELECTROLYTE SYSTEMS AND THEIR USE IN ENERGY STORAGE DEVICES
ES2934222T3 (es) * 2012-03-05 2023-02-20 Univ California Condensador con electrodos hechos de una red a base de carbono corrugado interconectado
SG11201404773YA (en) 2012-03-22 2014-10-30 California Inst Of Techn Micro -and nanoscale capacitors that incorporate an array of conductive elements having elongated bodies
WO2014011722A2 (en) 2012-07-11 2014-01-16 Jme, Inc. Conductive material with charge-storage material in voids
US9178129B2 (en) * 2012-10-15 2015-11-03 The Trustees Of The Stevens Institute Of Technology Graphene-based films in sensor applications
SG11201502983SA (en) * 2012-10-17 2015-05-28 Univ Singapore Technology & Design High specific capacitance and high power density of printed flexible micro-supercapacitors
WO2014097015A1 (en) 2012-12-19 2014-06-26 Basf Se Graphene-based in-plane supercapacitors
CN103903862B (zh) * 2012-12-27 2016-07-13 北京大学 一种基于平面梳齿状电极结构的透明柔性电化学器件及其制备方法
US9005816B2 (en) * 2013-03-06 2015-04-14 Uchicago Argonne, Llc Coating of porous carbon for use in lithium air batteries

Also Published As

Publication number Publication date
US20160133396A1 (en) 2016-05-12
WO2016073171A1 (en) 2016-05-12
CN107077977B (zh) 2020-04-21
US9972447B2 (en) 2018-05-15
TWI686824B (zh) 2020-03-01
TW201619992A (zh) 2016-06-01
CN107077977A (zh) 2017-08-18

Similar Documents

Publication Publication Date Title
US9972447B2 (en) Printed supercapacitors based on graphene
Qi et al. Design of architectures and materials in in‐plane micro‐supercapacitors: current status and future challenges
KR102471579B1 (ko) 다공성 상호 연결된 파형 탄소-기반 네트워크 (iccn) 복합재
US10644324B2 (en) Electrode material and energy storage apparatus
KR101045159B1 (ko) 리튬이온 커패시터
CN102282706B (zh) 使用碳纳米结构材料的高效能量转换和存储系统
CA3018568A1 (en) Devices and methods for high voltage and solar applications
WO2009125540A1 (ja) エネルギー蓄積デバイス、その製造方法及びそれを搭載した装置
US20130171517A1 (en) Current collector, electrode of electrochemical battery, and electrochemical battery using the same
TW201843875A (zh) 印刷平面鋰離子電池
Song et al. Recent developments in design and fabrication of graphene-based interdigital micro-supercapacitors for miniaturized energy storage devices
KR20100132369A (ko) 슈퍼캐패시터 및 그 제조방법
JP5384162B2 (ja) リチウムイオンキャパシタ
KR20110000100A (ko) 수퍼커패시터 및 이의 제조방법
JP2010238680A (ja) 蓄電デバイス用電極およびその製造方法並びにリチウムイオンキャパシタ
KR20110000099A (ko) 수퍼커패시터 및 이의 제조방법
US10446332B2 (en) Ultrathin asymmetric nanoporous-nickel graphene-copper based supercapacitor
KR102389257B1 (ko) 전기이중층 캐패시터 및 이의 제조 방법
Kumar et al. A state-of-the-art review on MXene-based hybrid nanomaterial for energy storage applications
KR102422011B1 (ko) 그래핀 셀 및 제조방법
KR102302822B1 (ko) 전극구조 및 이를 포함하는 전기화학 소자
Jolayemi et al. Emerging Capacitive Materials for On-Chip Electronics Energy Storage Technologies
JP2010238876A (ja) 蓄電デバイス用電極およびその製造方法、蓄電デバイス要素並びにリチウムイオンキャパシタ
Wang Printable two-dimensional materials for energy storage devices
KR102337540B1 (ko) 전기 이중층 커패시터 및 이의 제조 방법