JPH07326515A - 積層コイル基板 - Google Patents

積層コイル基板

Info

Publication number
JPH07326515A
JPH07326515A JP11700194A JP11700194A JPH07326515A JP H07326515 A JPH07326515 A JP H07326515A JP 11700194 A JP11700194 A JP 11700194A JP 11700194 A JP11700194 A JP 11700194A JP H07326515 A JPH07326515 A JP H07326515A
Authority
JP
Japan
Prior art keywords
coil
laminated
conductor
layers
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11700194A
Other languages
English (en)
Inventor
Masakazu Yasui
正和 安井
Kazumasa Furuhashi
和雅 古橋
Yoichi Makino
洋一 牧野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP11700194A priority Critical patent/JPH07326515A/ja
Publication of JPH07326515A publication Critical patent/JPH07326515A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Coils Or Transformers For Communication (AREA)

Abstract

(57)【要約】 【目的】コイルの形成占有面積が小さく、且つ導体損失
を有効に抑えることができ、コイル側の積層数の制約
を、他に与えることない積層コイル基板を提供する。 【構成】本発明は、複数のセラミック層1a〜1eが積
層して成る積層体1内に、セラミック層1a〜1e間に
配置されたコイルパターン2b〜2eと、該セラミック
層の厚み方向を貫くビアホール導体3〜9とで、コイル
が形成されるように配置した積層コイル基板であって、
前記コイルの中心軸が、セラミック層1a〜1eの厚み
方向に対して直交する積層コイル基板である。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、積層基板内に、複数の
コイルパターン、ビアホール導体とから構成されるコイ
ル成分を内蔵する積層基板に関し、特にコイル形成領域
の平面的面積(占有面積)を小さくすることができる積
層コイル基板に関するものである。
【0002】
【従来の技術】従来、典型的な積層コイル基板は、複数
のセラミック層が積層されて成る積層体にコイル成分を
内蔵しているが、具体的には各セラミック層の層間にコ
イルパターンを配置するとともに、各セラミック層に
は、コイルパターンの一端と積層方向に隣接するコイル
パターンの他端を接続するビアホール導体が形成されて
いた。
【0003】これにより、セラミック層間に形成された
コイルパターンが互いに接続して、1連のコイルとして
達成する。また、コイルの両端に対応するコイルパター
ンの端部は、積層体の外部に導出されたり、また、同じ
積層体内に配置された内部配線に接続している(特開昭
63−60592号参照)。
【0004】図8は、従来の積層コイル基板の積層体1
のコイル部分の分解斜視図である。
【0005】積層体は、例えば6層のセラミック層81
a〜81fからなり、その5つの層間には、コイルパタ
ーン82b〜82fが形成されている。尚、図では、コ
イルパターン82b〜82fは、セラミック層81b〜
81f上には記載している。また、セラミック層81b
〜81fには、その厚み方向を貫通するビアホール導体
83b〜83f、84が形成されいる。
【0006】例えば、コイルパターン82bの一端に
は、セラミック層81b〜81fを貫くビアホール導体
84が接続されており、これによりコイルパターン82
bの一端は、積層体の外部にまで導出されている。
【0007】また、コイルパターン82bの他端には、
セラミック層81bを貫くビアホール導体83bを介し
てコイルパターン82cの一端に接続しており、コイル
パターン82cの他端には、セラミック層81cを貫く
ビアホール導体83cを介してコイルパターン82dの
一端に接続しており、コイルパターン82dの他端に
は、セラミック層81dを貫くビアホール導体83dを
介してコイルパターン82eの一端に接続しており、コ
イルパターン82eの他端には、セラミック層81eを
貫くビアホール導体83eを介してコイルパターン82
fの一端に接続している。さらに、コイルパターン82
fの他端は、積層体の外部に導出されている。
【0008】尚、積層体の外部に導出されたコイルパタ
ーン82bの一端、コイルパターン82fの他端には端
子電極などが形成され、この端子電極間に、コイルパタ
ーン82b〜82f、ビアホール導体83b〜83eか
らなる一連のコイルが達成されることになる。
【0009】
【発明が解決しようとする課題】しかし、従来の積層コ
イル基板のコイルは、2つのセラミック層の層間に、所
定ターン数、図8では約1ターン分のコイルパターン8
2b〜82fが平面的に形成されている。従って、所定
巻線を達成するためには、平面的に形成された所定ター
ン数のコイルパターン82b〜82fの積層数を適宜増
加させることになる。この時、コイル特性に対応して、
単に積層数を増加させていくと、積層方法にもよるが積
層ずれなどが発生して信頼性の高い積層コイル基板が達
成できないという問題点がある。
【0010】また、積層数の限界から、2つのセラミッ
ク層の層間に平面的に形成されたコイルパターンのター
ン数を増加させることも考えられるが、コイル形成のた
めの占有面積が増加してしまう。
【0011】しかも、コイルの特性は、コイルパターン
の導体損失に影響され、導体膜の幅を広くして導体損失
を抑えるようにすると、一層占有面積が増加してしまう
可能性があった。
【0012】さらに、この積層コイル基板のセラミック
層間に、所定回路網を形成する内部配線を形成する場
合、コイルの特性による積層数の制約によって、内部配
線を形成しないセラミック層間が発生したり、また、コ
イルの特性による積層数の制約によって、内部配線のパ
ターン設計の自由度が抑制され、その結果、小形、高密
度化の配線が達成できなくなる。
【0013】本発明は、上述の問題点に鑑みて案出され
たものであり、その目的は、コイル占有面積が小さく、
且つ導体損失を有効に抑えることができ、コイル側の積
層数の制約を緩和されることができる積層コイル基板を
提供するものである。
【0014】
【課題を解決するための手段】本発明は、複数のセラミ
ック層を積層した積層体内に、セラミック層間に配置さ
れたコイル導体パターン層と、該セラミック層の厚み方
向を貫くビアホール導体とで形成されるコイルを配置し
て成る積層コイル基板であって、前記コイルの中心軸が
セラミック層の厚み方向に対して直交した積層コイル基
板である。
【0015】
【作用】以上、本発明ではセラミック層を積層してはじ
めて所定ターン数のコイルが形成されることになり、各
セラミック層間に平面的に配置されたコイルパターン、
各セラミック層の厚みを貫くビアホール導体は、所定タ
ーン数をコイルパターンの積層数で分割したセクターに
相当する形状となっており、コイルの中心軸が積層体の
厚み方向(積層方向)に対して直交している。
【0016】従って、最も簡単なコイル構成を考える
と、平面的なコイル形成のための占有面積は、実質的に
コイルパターンの導体幅でよく、従来に比較して大幅に
小さくすることができる。
【0017】このように積層体の厚み方向(積層方向)
に対して直交する方向にコイルの中心軸を配置するに
は、最低3層のセラミック層があればよく、例えば、セ
ラミック層間に内部配線を形成する場合であっても、コ
イルを形成するための積層数が所定内部配線を形成する
に必要な積層数の制限を与えることがなく、内部配線で
の設計の自由度が向上する。
【0018】また、コイルパターンの導体損失を小さく
するために、導体幅を広くしても、占有面積が大きく増
加することがないため、小型で特性が安定した積層コイ
ル基板を容易に達成することができる。
【0019】
【実施例】以下、本発明を図面に基づいて詳説する。
【0020】図1は、本発明の積層コイル基板の一例を
示す側面図であり、図2はその平面図であり、図3は、
図2中X−X線断面図であり、図4は積層体の分解斜視
図である。
【0021】図において、10は積層コイル基板であ
り、1は積層体、11、12は端子電極である。
【0022】積層体1は、例えば7層のセラミック層1
a〜1gが積層して構成されており、各セラミック層1
a〜1gの6つの層間にコイルパターン2b〜2gが形
成されており、各コイルパターン2b〜2gの両端には
ビアホール導体3〜6が形成されている。また、コイル
パターン2b〜2gとビアホール導体3〜6は、実質的
に同一直線上に形成されている。
【0023】セラミック層1a〜1gは、アルミナセラ
ミック、ガラス−セラミック、Mn・Znフェライト、
Ni・Znフェライトなどの磁性体材料などから構成さ
れ、セラミック層の層厚みは40〜120μmであり、
コイルパターン2b〜2g、ビアホール導体3〜6は、
金系、銀系、銅系導体材料から成る。
【0024】本発明のコイルは、コイルパターン2b〜
2gとビアホール導体3〜6とで構成され、その中心軸
は、積層体1の厚み方向(積層方向)に対して略直交す
る方向と成っている。図でそのコイル構成を説明する
と、セラミック層1aとセラミック層1bとの間に配置
されたコイルパターン2bの一端は、セラミック層1b
〜1gの厚みを貫くビアホール導体3によって積層体1
の裏面側に導出されている。
【0025】また、コイルパターン2bの他端は、セラ
ミック層1b〜1fの厚みを貫くビアホール導体4によ
ってセラミック層1f〜1gの間に配置されたコイルパ
ターン2gの一端に接続している。また、コイルパター
ン2gの他端は、セラミック層1c〜1fの厚みを貫く
ビアホール導体5によってセラミック層1b〜1cの間
に配置されたコイルパターン2cの一端に接続し、ま
た、コイルパターン2cの他端は、セラミック層1c〜
1eの厚みを貫くビアホール導体6によってセラミック
層1e〜1fの間に配置されたコイルパターン2fの一
端に接続し、また、コイルパターン2fの他端は、セラ
ミック層1d〜1eの厚みを貫くビアホール導体7によ
ってセラミック層1c〜1dの間に配置されたコイルパ
ターン2dの一端に接続し、また、コイルパターン2d
の他端は、セラミック層1dの厚みを貫くビアホール導
体8によってセラミック層1d〜1eの間に配置された
コイルパターン2eの一端に接続し、また、コイルパタ
ーン2eの他端は、セラミック層1e〜1gの厚みを貫
くビアホール導体9によって積層体の裏面側に導出され
ている。
【0026】従って、積層体の裏面側に導出されたビア
ホール導体3、9間においては、ビアホール導体3−コ
イルパターン2b−ビアホール導体4−コイルパターン
2g−ビアホール導体5−コイルパターン2c−ビアホ
ール導体6−コイルパターン2f−ビアホール導体7−
コイルパターン2d−ビアホール導体8−コイルパター
ン2e−ビアホール導体9でコイルが達成されることに
なる。
【0027】端子電極11、12は、積層体1の裏面に
ビアホール導体3、9との露出部分に形成され、例えば
銀系、銅系などの導電性ペーストを焼きつけによって形
成される。
【0028】以上の説明で理解できるように、実施例で
はコイルパターン2b〜2eの6層と、コイルパターン
の両端に形成されたビアホール導体3〜9によって、約
3ターンのコイルが達成される。
【0029】上述の積層コイル基板1によれば、その内
部に内層されたコイルの中心軸が、積層体の厚み方向に
対して直交するように配置されている。
【0030】従って、図2で示すように積層コイル基板
を平面視的には、コイルパターン2b〜2gは実質的に
重畳することになり、コイル形成の領域をコイルパター
ン2b〜2gの幅とすることができる。尚、図では、コ
イルパターン2eはL字状に形成されており、コイルパ
ターン2eの他端に形成されたビアホール導体9が他の
コイルパターン2b〜2d、2f、2gに短絡しないよ
うになっている。
【0031】一般に、コイルパターンは厚膜技術で形成
されるため、導体の損失が大きいために、特性が低下す
るという問題があった。このため、コイルパターンの幅
を広くした場合、図8に示す従来の積層コイル基板の構
造、即ち、セラミック層81a〜81f間で、所定ター
ン数のコイルパターン82b〜82fを形成する構造で
は、コイルパターン82b〜82fの幅が直ちにコイル
形成領域に影響を与えるのに対して、本実施例では、実
質的に直線状の平面形状であるため、占有面積の増加は
少なくて済み、小型で、特性に優れた積層コイル基板に
適している。
【0032】尚、導体損失は、コイルパターン2b〜2
gだけはなしに、ビアホール導体3〜9部分でも同様の
問題があるが、これは、積層体の製造方法、例えば印刷
多層方法や後述する塗布膜露光現像方法などでによって
解決できる。
【0033】次に、本発明の積層コイル基板の積層体の
製造方法を説明する。尚、構造的には図4に示す積層体
を例に説明する。
【0034】積層体の製造方法の1つとして、セラミッ
クスリップ材をスクリーン印刷によって、セラミック層
となる絶縁膜を形成し、導電性ペーストをスクリーン印
刷によって、ビアホール導体、コイルパターンとなる導
体膜を形成し、この表面に前術した絶縁膜を形成し、・
・・と順次繰り返して積層体を達成する印刷多層方法が
ある。
【0035】また、別の方法として、光硬化モノマーを
含有するセラミックスリップ材をドクターブレード法に
よって絶縁膜の塗膜を形成し、該絶縁膜にビアホール導
体となる貫通穴を絶縁膜の選択的露光処理・現像処理に
よって形成し、続いて、該貫通穴に導電性ペーストの充
填によってビアホール導体となる導体を形成するととも
に、導電性ペーストをスクリーン印刷によって、コイル
パターンとなる導体膜を形成し、この表面に、前述した
絶縁膜の塗膜を形成し、・・・と繰り返して積層体を達
成する塗布・露光・現像による多層方法がある。
【0036】塗布・露光・現像による多層方法による製
造方法において、まず、セラミック層1a〜1gとなる
絶縁膜となるセラミックスリップ材、コイルパターン、
ビアホール導体となる導電性ペーストを夫々調合をおこ
ない、また支持基板を準備する。
【0037】支持基板とは、ガラス基板、セラミック基
板、樹脂フィルムなどが例示できる。
【0038】セラミックスリップ材は、無機物フィラー
とガラスフリット、光硬化モノマー、有機バインダー、
有機溶剤などが均質混合されてなる。無機物フィラー
は、平均粒径1.0〜6.0μmのアルミナセラミッ
ク、ガラス−セラミック、Mn・Znフェライト、Ni
・Znフェライトなどの磁性体材料などが例示できる。
【0039】ガラス材料は、複数の金属酸化物を含むガ
ラスフリットであり、焼成処理によってコージェライ
ト、ムライト、アノーサイト、セルジアン、スピネル、
ガーナイト、ウイレマイト、ドロマイト、ペタライトや
その置換誘導体の結晶を少なくとも1種類を析出するも
のであればよい。例えば、B2 3 、SiO2 、Al2
3 、ZnO、アルカリ土類酸化物を含むガラスフリッ
トが挙げられる。このガラスフリットはガラス化範囲が
広くまた屈伏点が600〜800℃付近にあるため、8
50〜1050℃程度の低温焼成に適し、且つコイルパ
ターン、ビアホール導体となる導体膜となる銅系、銀系
及び金系の導電材料の焼結挙動に適している。このガラ
スフリットの平均粒径は、1.0〜5.0μmである。
【0040】光硬化可能なモノマーは、比較的低温で且
つ短時間の焼成工程で消失できるように熱分解性に優れ
たものであり、また、スリップ材の塗布・乾燥後の露光
によって、光重合される必要があり、遊離ラジカルの形
成、連鎖生長付加重合が可能で、2級もしくは3級炭素
を有したモノマーが好ましく、例えば少なくとも1つの
重合可能なエチレン系基を有するブチルアクリレート等
のアルキルアクリレートおよびそれらに対応するアルキ
ルメタクリレートが有効である。また、テトラエチレン
グリコールジアクリレート等のポリエチレングリコール
ジアクリレートおよびそれらに対応するメタクリレート
などが挙げられる。光硬化可能なモノマーは、例えば、
固形成分(セラミック材料及びガラス材料) に対して5
〜15wt%以下である。
【0041】有機バインダーは、光硬化可能なモノマー
同様に熱分解性の良好なものでなくてはならない。同時
にスリップの粘性を決めるものである為、固形分との濡
れ性も重視せねばならず、アクリル酸もしくはメタクリ
ル酸系重合体のようなカルボキシル基、アルコール性水
酸基を備えたエチレン性不飽和化合物が好ましい。添加
量としては固形分に対して25wt%以下が好ましい。
【0042】尚、溶剤として、有機系溶剤の他に、水系
溶剤を用いることができるが、この場合、光硬化可能な
モノマー及び有機バインダは、水溶性である必要があ
り、モノマー及びバインダには、親水性の官能基、例え
ばカルボキシル基が付加されている。その付加量は酸価
で表せば2〜300あり、好ましくは5〜100であ
る。付加量が少ない場合は水への溶解性、固定成分の粉
末の分散性が悪くなり、多い場合は熱分解性が悪くなる
ため、付加量は、水への溶解性、分散性、熱分解性を考
慮して、上述の範囲で適宜付加される。
【0043】また、スリップ材には、増感剤、光開始系
材料等を必要に応じて添加しても構わない。例えば、光
開始系材料としては、ベンゾフェノン類、アシロインエ
ステル類化合物などが挙げられる。
【0044】導電性ペーストは、銀系、銅系の金属材
料、例えば銀系粉末と低融点ガラス成分と有機バインダ
ーと有機溶剤とを均質混練したものが用いられる。導電
性ペースト中に、スリップ材に用いた光硬化モノマーを
添加しておき、各導電性ペーストを印刷し、乾燥した
後、導体膜を露光処理して光硬化させことが望ましい。
【0045】次に図4に示す積層体の製造工程について
説明する。まず、支持基板を用意して、セラミック層1
gとなる絶縁膜を形成する。具体的には、上述のスリッ
プ材を塗布して、乾燥して形成する。
【0046】塗布方法として、例えば、ドクターブレー
ド法(ナイフコート法)、ロールコート法、印刷法など
が挙げられる。特に塗布後の絶縁膜の表面が平坦化する
ことが容易なドクターブレード法などが好適である。
尚、塗布方法に応じて溶剤の添加量が調整され、所定粘
度に調整される。
【0047】乾燥方法としては、バッチ式乾燥炉、イン
ライン式乾燥炉を用いて行われ、乾燥条件は、120℃
以下が望ましい。また、急激な乾燥は、表面にクラック
を発生される可能性があるため、急加熱を避けることが
重要となる。
【0048】次に、上述の絶縁膜を選択的な露光処理・
現像処理して、セラミック層1gにビアホール導体3、
9となる位置に貫通凹部(実際には、支持基体の存在の
ため凹部形状となる)を形成する。
【0049】具体的には、絶縁膜中に含まれる光硬化モ
ノマーが、光重合されるネガ型であるため、貫通凹部と
なる位置のみが露光光が照射されないような所定パター
ンを有するフォトターゲットを、絶縁膜上に載置、又は
近接配置して、低圧、高圧、超高圧の水銀灯系の露光光
を照射する。露光条件は、15〜20J/cm2 の露光
光を約15〜30秒程度照射して行う。これにより、絶
縁膜のビアホール導体3、9となる部分以外は、光硬化
可能なモノマーの光重合反応を起し、光硬化されること
になる。尚、露光装置は所謂写真製版技術に用いられる
一般的なものでよい。
【0050】さらに、露光処理した絶縁膜を現像処理
し、ビアホール導体3、9の一部となる位置に貫通凹部
を形成する。現像処理として、クロロセン、1,1,1
−トリクロロエタン、アルカリ現像溶剤を例えばスプレ
ー現像法やパドル現像法によって、貫通凹部となる位置
に噴射したり、接触したりして現像処理を行う。その
後、必要に応じて洗浄及び乾燥を行なう。
【0051】次に、絶縁膜に形成した貫通凹部内に、ビ
アホール導体3、9の一部となる導体を導電性ペースト
の充填によって形成するとともに、絶縁膜上にコイルパ
ターン2gとなる導体膜を導電性ペーストの印刷・乾燥
によって形成する。尚、導体膜を形成した後、全面を露
光処理する。
【0052】次に、コイルパターン2gとなる導体膜、
ビアホール導体3、9の一部を有する絶縁膜上に、セラ
ミック層1fとなる絶縁膜を形成する。具体的には、上
述のスリップ材を塗布して、乾燥して形成する。
【0053】次に、この絶縁膜を選択的な露光処理・現
像処理して、セラミック層1fとなる絶縁膜にビアホー
ル導体3、4、5、9となる位置に貫通凹部を形成す
る。
【0054】尚、この貫通凹部から、先にビアホール導
体3、9となる導体、コイルパターン2gの両端部が露
出することになるが、これらの導体、導体膜は光硬化処
理されているため、現像液によって侵されることが一切
ない。
【0055】次に、絶縁膜に形成した貫通凹部内に、ビ
アホール導体3、4、5、9となる導体を導電性ペース
トの充填によって形成するとともに、絶縁膜上にコイル
パターン2fとなる導体膜を導電性ペーストの印刷・乾
燥によって形成する。
【0056】さらに、セラミック層となる絶縁膜を形成
し、ビアホール導体となる貫通凹部を形成し、ビアホー
ル導体と導体の充填、コイルパターンとなる導体膜を形
成し、順次繰り返し、セラミック層1bとなる絶縁膜に
形成したコイルパターン2bとなる導体膜を覆うよう
に、セラミック層1aとなる絶縁膜に上述のスリップ材
の塗布・乾燥によって形成する。
【0057】このようにして支持基板上に積層体を形成
した後、積層体を支持基板から剥離して、必要に応じて
所定形状に裁断した後、焼成処理を行う。
【0058】焼成処理は脱バインダー工程と、焼結工程
とからなり、焼成過程での比較的低い温度(例えば50
0〜600度)で脱バイを行い、ピーク温度付近で絶縁
膜、導体膜、導体の焼結反応を行う。具体的な焼成条件
は、セラミック層となる絶縁膜の材料、コイルパターン
となる導体膜の材料などによっても異なるが、例えば、
絶縁膜としてガラス−セラミック、導体膜、導体に銀系
導体を用いる場合、酸化性(大気)雰囲気で、ピーク温
度900℃で焼成を行う。また、導体膜に銅系導体を用
いる場合、還元性雰囲気や中性雰囲気で、ピーク温度9
00℃で焼成を行う。また、絶縁膜のセラミックとし
て、Ni・Znフェライトの焼結体を粉砕して用いる場
合、Ni・Znフェライトの焼結体は900〜1000
℃程度で焼結されるため、上述のように積層体の焼成時
のピーク温度900℃でも充分に焼成することができ
る。尚、セラミックの材料などの制約で、焼成温度が1
000℃を越える場合、導体材料として、Ag−Pdの
合金を用いて対応するなどすればよい。
【0059】焼成された積層体の裏面、特にビアホール
導体3、9に導通するように、端子電極11、12を形
成する。具体的にはAg系導電性ペーストを焼きつけし
て、下地導体膜を形成し、その後必要に応じて、Niメ
ッキ、半田メッキなどをメッキ被覆を行う。
【0060】上述の積層体の製造方法では、ビアホール
導体が、絶縁膜の選択的な露光処理・現像処理により形
成された貫通凹部に、導電性ペーストを充填することに
より形成される。従って、選択的な露光時のフォトター
ゲットの形状によって、任意の形状、任意な径のビアホ
ール導体が簡単に形成されることになる。即ち、上述の
コイルの特性に影響を与える導体損失は、コイルパター
ン部分においては導体の幅を比較的広くすることで、ま
た、ビアホール導体部分においては例えばその径を大き
くすることで簡単に解決できることになり、しかも、ビ
アホール導体の形成精度が極めて高いことから、本発明
の積層コイル基板に非常に適した製造方法と言える。
【0061】また、上述の製造方法の他に、印刷多層方
法があるが、これは、通常のセラミックペーストをスク
リン印刷により、ビアホール導体となる位置を露出する
所定形状に形成し、その後、ビアホール導体となる導体
を含めコイルパターンとなる導体膜を導電性ペーストで
所定形状に印刷するという工程を順次繰り返すことによ
り形成する。尚、ここで、セラミックペーストとセラミ
ックスリップ材との相違について言えば、セラミックペ
ーストには、光硬化モノマーが含有せず、また絶縁膜の
形成方法が選択的な塗布である。これに対してセラミッ
クスリップ材の場合には、光硬化モノマーを含有し、そ
の後、絶縁膜を選択的な露光処理・現像処理を行うもの
で、また絶縁膜の形成方法が全面塗布である。
【0062】図5は、本発明の実際的な実施例を示す積
層体の分解斜視図である。
【0063】本実施例では、セラミック層1a〜1gの
積層数を変えず、コイルのターン数を増加させた例であ
る。
【0064】具体的な構造として、各セラミック層1a
〜1g間に2つのコイルパターン21b〜21e、22
b〜22d、22f、22g、各コイルパターン21b
〜21e、22b〜22d、22f、22gの両端に隣
接するコイルパターン21b〜21e、22b〜22
d、22f、22gに接続するビアホール導体13〜1
9、23〜27を形成する。
【0065】即ち、セラミック層1aと1b層間にコイ
ルパターン21b、22bを配置し、セラミック層1b
と1c層間にコイルパターン21c、22cを配置し、
セラミック層1cと1d層間にコイルパターン21d、
22dを配置し、セラミック層1eと1f層間にコイル
パターン21f、22fを配置し、セラミック層1fと
1g層間にコイルパターン21g、22gを配置し、ま
た、セラミック層1dと1e層間に両コイルを接続する
ためのコイルパターン21eを形成する。また、各コイ
ルパターン21b〜21g、コイルパターン22b〜2
2d、22f、22gの両端に夫々ビアホール導体13
〜19、23〜27を形成する。
【0066】これにより、この積層体1に形成されるコ
イルは、ビアホール導体13−コイルパターン21b−
ビアホール導体14−コイルパターン21g−ビアホー
ル導体15−コイルパターン21c−ビアホール導体1
6−コイルパターン21f−ビアホール導体17−コイ
ルパターン21d−ビアホール導体18−コイルパター
ン21e−ビアホール導体23−コイルパターン22d
−ビアホール導体24−コイルパターン22f−ビアホ
ール導体25−コイルパターン22c−ビアホール導体
26−コイルパターン22g−ビアホール導体27−コ
イルパターン22bの構成となり、実質的に積層数を代
えずに、コイルパターン、ビアホール導体の構造によ
り、簡単に所定ターンのコイルを達成できる。
【0067】図でも理解できるように図5のコイル構造
では、積層体1の平面視で直線状のコイルパターンを複
数並設するだけなので、ターン数の増加に対しコイル形
成領域の増加は大きくない。即ちコイル形成領域を極小
化した状態で、所定巻数のコイルを簡単に形成すること
ができる。
【0068】しかも、積層体1を平面視のコイルパター
ンは、導体膜の印刷精度によって、そのコイルパターン
の幅、両コイルパターンの間隔が決定されるものであ
り、極めて、占有面積を減少されて、コイルの巻線数を
増加させることができる。
【0069】本発明者らが、従来の積層コイル基板と、
本発明の積層コイル基板の占有面積の比較検討を行った
結果、同等のコイルの特性を得るためのコイルとして、
従来は、200mm2 を要していたのに対して、本発明
品は、20mm2 と約1/10とすることが可能である
ことを確認した。この占有面積は、巻線数が増加すれば
する程、従来技術の積層コイル基板との占有面積や、積
層数の増加による製造工程数を考慮した場合、本発明の
優位性が一層明らかになる。
【0070】尚、図5のコイルパターン21eは隣接す
るコイルと接続するために接続体として作用している。
また、コイルパターン22bは、図に表していないが、
隣接するコイルと接続するため、傾斜させているが、こ
のように、コイルの両端となるコイルパターンを接続体
として隣接するコイルと接続するように傾斜させること
により、複数のコイルの巻線数を任意に増加させること
ができる。
【0071】図6(a)は積層コイル基板の他の態様を
説明するためのあるセラミック層1cの平面図であり、
(b)は(a)中Y−Y線断面図である。
【0072】この積層コイル基板には、例えば3ターン
のコイル群が5群接続され、約15ターンのコイルを内
装してしている。また、このコイルが形成された領域の
周囲には、このコイルに接続する回路の一部を構成する
内部配線が配置されている。
【0073】具体的には、セラミック層1bと1cとの
間、即ち、セラミック層1c上には、5つのコイルパタ
ーン21c〜25cが形成され、さらに、所定回路網を
達成するために内部配線26・・・が形成されている。
【0074】コイルパターン21c〜25cとなる導体
膜及び内部配線26・・・となる導体膜は、同一の導電
性ペーストで、同一の印刷工程によって形成される。ま
た、内部配線間を接続するビアホール導体もコイルを構
成するビアホール導体と同一工程で形成される。
【0075】一般に、積層コイル基板に内層される回路
は、小型化、高密度化が要求される。従来技術でも説明
したが、従来においては、所定回路を小形化、高密度化
で形成するに必要なセラミック層の積層数と所定コイル
の巻線数を得るためのセラミック層の巻線数を比較する
と、コイル側での巻線数が多くなり、全体のセラミック
層の積層数の規制がコイル側での必要積層数となってし
まう。このため、内部配線を形成しないセラミック層が
発生したり、コイル側の積層数に回路側の積層数を合致
させるために、積層数をあえて増加させて、全てのセラ
ミック層の積層間に内部配線を分散させることが考えら
れる。このようにすると、内部配線の設計の自由度に大
きな障害となったり、積層数の増加によって、ビアホー
ル導体接続信頼性が低下してしまう。
【0076】この点、本発明では、積層コイル基板の全
体のセラミック層の積層数の規制が、所定回路を達成す
るための内部配線側の積層数(少なくともセラミック層
3層が必要)で規制されているので、内部配線の引き回
しの自由度が維持でき、しかも、小型化、高密度化を考
慮して内部配線が可能となる。
【0077】また、コイル側において、回路側の積層数
では充分な巻線数が得られない場合には、上述したよう
に、コイルパターンを並設していくだけなので、極めて
簡単な構造で、回路内蔵の積層コイル基板が達成でき
る。
【0078】また、本発明において、コイルのど導体長
さを長くする手法として、例えば、ビアホール導体3〜
8の長さを長くするために、セラミック層を2層構造に
することが考えられる。その断面構造が図7である。
【0079】図7において、セラミック層1a〜1gの
層間の6つの層にはコイルパターン2b〜2gが形成さ
れているが、例えば、セラミック層1a〜1gを夫々2
層構造して、セラミック層11a、12a、11b、1
2b・・・・11g、12gとして、ビアホール導体3
〜8を夫々セラミック層11a、12a、11b、12
b・・・・を貫通するように形成する。
【0080】具体的な製造方法をセラミック層11c、
12c、11d、12d・・・・で説明すると、例え
ば、セラミック層11e上に形成されたコイルパターン
2eとなる導体膜上に、セラミック層12dとなる絶縁
膜をスリップ材の塗布・乾燥により形成し、次に選択的
露光現像処理により、ビアホール3、4、5、6となる
貫通穴を形成し、ビアホール導体3、4、5、6となる
導体を充填して、露光処理により該導体を光硬化処理を
行う。次に、セラミック層12dとなる絶縁膜をスリッ
プ材の塗布・乾燥により形成し、次に選択的露光現像処
理により、さらにビアホール3、4、5、6となる貫通
穴を形成し、ビアホール導体3、4、5、6となる導体
を充填するとともに、コイルパターン2dとなる導体膜
を形成し、露光処理を行う。その後、セラミック層12
dのコイルパターン2dとなる導体膜上に、セラミック
層11cとなる絶縁膜をスリップ材の塗布・乾燥により
形成し、次に選択的露光現像処理により、ビアホール
3、4となる貫通穴を形成し、ビアホール導体3、4と
なる導体を充填して、露光処理により該導体を光硬化を
行う。次に、セラミック層12cとなる絶縁膜をスリッ
プ材の塗布・乾燥により形成し、次に選択的露光現像処
理により、ビアホール3、4となる導体を充填するとと
もにコイルパターン2dとなる導体膜を形成し、露光処
理を行う。
【0081】このようにセラミック層1a〜1gの各層
を2層構造にすれば、ビアーホール導体の長さが実質的
に2倍となり、コイルの長さを長くすることができる。
特にこのような構造は、回路側の内部配線を形成するに
必要な積層数とコイル側の積層数を合致させるために利
用できる。
【0082】勿論、セラミックペーストを用いたスクリ
ーン印刷を形成する際に簡単に適用できる。
【0083】また、上述のような積層体内に、その厚み
方向に対して直交する方向に中心軸を有するコイルを形
成した後、このコイルの中心軸と直交するように従来の
積層コイルの構造とを組み合わせても構わない。このよ
うにコイル中心軸が変位する2つのコイルは互いに影響
を与えることが少ないので、2つ以上のコイルを積層コ
イル基板内に形成する場合には有益できる。
【0084】
【発明の効果】本発明は、コイル形成に必要な占有面積
が極めて小さくでき、しかも、導体損失を有効に抑えて
も、占有面積を増加を有効に抑えることができる積層コ
イル基板となる。
【0085】このように積層体の厚み方向(積層方向)
に対して直交する方向にコイルの中心軸を配置するに
は、最低3層のセラミック層があればよく、例えば、セ
ラミック層間に内部配線を形成する場合であっても、コ
イルを形成するための積層数が所定内部配線を形成する
に必要な積層数の制限を与えることがなく、内部配線で
の設計の自由度が向上する。
【0086】また、コイル成分のターン数の制御は、タ
ーン数の約2倍の数のビアホール導体と、ビアホール導
体のうち最も内側のビアホール導体を接続するコイルパ
ターンを形成すればよく、任意の特性のコイルを比較的
簡単に形成することができる。
【図面の簡単な説明】
【図1】本発明の積層コイル基板の側面図である。
【図2】本発明の積層コイル基板の平面図である。
【図3】図2中のX−X線断面図である。
【図4】本発明の積層コイル基板の積層体の分解斜視図
である。
【図5】本発明の他の積層コイル基板の積層体の分解斜
視図である。
【図6】(a)は本発明の別の積層コイル基板の所定セ
ラミック層の平面図であり、(b)は(a)中Y−Y線
に相当する積層体の断面図である。
【図7】本発明の別の積層コイル基板の断面図である。
【図8】従来の積層コイル基板の積層体の分解斜視図で
ある。
【符号の説明】 10・・・・積層コイル基板 1・・・・積層体 1a〜1e、11a 〜11e 、12a 〜12e ・・・ セラミック層 2b〜2e、21b 〜21e 、22b 〜22d 、22f 、22e ・・・コ
イルパターン 3〜9、13〜18、23〜27・・ビアホール導体 11、12 ・・・端子電極

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 複数のセラミック層を積層した積層体内
    に、セラミック層間に配置されたコイル導体パターン層
    と、該セラミック層の厚み方向を貫くビアホール導体と
    で形成されるコイルを配置して成る積層コイル基板であ
    って、 前記コイルの中心軸がセラミック層の厚み方向に対して
    直交することを特徴とする積層コイル基板。
JP11700194A 1994-05-30 1994-05-30 積層コイル基板 Pending JPH07326515A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11700194A JPH07326515A (ja) 1994-05-30 1994-05-30 積層コイル基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11700194A JPH07326515A (ja) 1994-05-30 1994-05-30 積層コイル基板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003177532A Division JP2004006924A (ja) 2003-06-23 2003-06-23 積層コイル基板及びその製造方法

Publications (1)

Publication Number Publication Date
JPH07326515A true JPH07326515A (ja) 1995-12-12

Family

ID=14701012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11700194A Pending JPH07326515A (ja) 1994-05-30 1994-05-30 積層コイル基板

Country Status (1)

Country Link
JP (1) JPH07326515A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7701319B2 (en) 2006-10-04 2010-04-20 Ngk Insulators, Ltd. Inductor element and method of manufacturing the same
JP2011014834A (ja) * 2009-07-06 2011-01-20 Murata Mfg Co Ltd 積層インダクタ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7701319B2 (en) 2006-10-04 2010-04-20 Ngk Insulators, Ltd. Inductor element and method of manufacturing the same
JP2011014834A (ja) * 2009-07-06 2011-01-20 Murata Mfg Co Ltd 積層インダクタ

Similar Documents

Publication Publication Date Title
US20030006855A1 (en) Center electrode assembly, nonreciprocal circuit device, communication device, and method of producing the center electrode assembly
JP3236782B2 (ja) セラミック基板及びその製造方法並びに分割回路基板
JP3580688B2 (ja) 積層セラミック回路基板の製造方法
JPH07326515A (ja) 積層コイル基板
JP3231987B2 (ja) 多層セラミック回路基板の製造方法
JP3473891B2 (ja) 高周波インダクタの製造方法
JP4356269B2 (ja) 積層電子部品の製造方法および積層電子部品
JPH07326517A (ja) 積層インダクタ基板
JPH07176444A (ja) 積層インダクタ部品の製造方法
JP2004006924A (ja) 積層コイル基板及びその製造方法
JP3383378B2 (ja) 積層インダクタ部品の製造方法
JP3651925B2 (ja) 積層コンデンサ基板の製造方法
JP2004128522A (ja) 積層インダクタ部品の製造方法
JPH0818236A (ja) 積層セラミック回路基板の製造方法
JP2003324026A (ja) 積層型電子部品の製造方法
JPH10275979A (ja) セラミック基板および分割回路基板
JP3393676B2 (ja) 多層セラミック回路基板の製造方法
JP2004006922A (ja) 積層インダクタ基板の製造方法
JP3297532B2 (ja) 積層コンデンサ基板
JP3559310B2 (ja) 積層セラミック回路基板の製造方法
JP3495203B2 (ja) 回路基板の製造方法
JPH11135301A (ja) 電子部品
JPH09186458A (ja) セラミック基板及びその製造方法並びに分割回路基板
JP3389383B2 (ja) 高周波複合回路ブロックおよびその製造方法
JP2001351535A (ja) プラズマディスプレイパネル及びその製造方法