JP2020009857A - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP2020009857A JP2020009857A JP2018128397A JP2018128397A JP2020009857A JP 2020009857 A JP2020009857 A JP 2020009857A JP 2018128397 A JP2018128397 A JP 2018128397A JP 2018128397 A JP2018128397 A JP 2018128397A JP 2020009857 A JP2020009857 A JP 2020009857A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- dielectric constant
- high dielectric
- constant portion
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
20、21、22、23…導体層
30、31、32、33…配線
40、41、42…ビア導体
50、51…高誘電率部
Claims (7)
- 第1の配線を有する第1の導体層と、前記第1の導体層上に積層された所定の絶縁層と、前記所定の絶縁層を挟んで前記第1の導体層上に積層されて第2の配線を有する第2の導体層とを備える配線基板であって、
前記所定の絶縁層の誘電率より高い誘電率を有し、少なくとも前記第1の配線のうち前記所定の絶縁層の側を覆う第1の高誘電率部と、
前記所定の絶縁層の誘電率より高い誘電率を有し、少なくとも前記第2の配線のうち前記所定の絶縁層の側を覆う第2の高誘電率部と、
を備え、
前記第1の配線及び前記第2の配線は、前記第1の高誘電率部と、前記所定の絶縁層と、前記第2の高誘電率部とを挟んで厚さ方向に対向して配置される、
ことを特徴とする配線基板。 - 前記第1の高誘電率部は、前記厚さ方向から見た平面視で前記第1の配線を内包する領域に配置され、
前記第2の高誘電率部は、前記厚さ方向から見た平面視で前記第2の配線を内包する領域に配置される、
ことを特徴とする請求項1に記載の配線基板。 - 前記第1の高誘電率部は、前記第1の配線のうち前記所定の絶縁層に面する側の表面及び側面を覆い、
前記第2の高誘電率部は、前記第2の配線のうち前記所定の絶縁層に面する側の表面及び側面を覆う、
ことを特徴とする請求項2に記載の配線基板。 - 前記第1の高誘電率部は、前記第2の配線及び前記第2の高誘電率部のそれぞれと非接触の状態で配置され、
前記第2の高誘電率部は、前記第1の配線及び前記第1の高誘電率部のそれぞれと非接触の状態で配置される、
ことを特徴とする請求項1から3のいずれか1項に記載の配線基板。 - 前記第1の高誘電率部は、前記第1の配線に加えて、前記第1の導体層において前記第1の配線と隣接する他の配線を覆い、
前記第2の高誘電率部は、前記第2の配線に加えて、前記第2の導体層において前記第2の配線と隣接する他の配線を覆う、
ことを特徴とする請求項1から4のいずれか1項に記載の配線基板。 - 前記第1及び第2の配線の少なくとも一方は信号配線であることを特徴とする請求項1から5のいずれか1項に記載の配線基板。
- 前記第1及び第2の配線のうち、一方は信号配線であり、他方はグランド配線であることを特徴とする請求項6に記載の配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018128397A JP7320341B2 (ja) | 2018-07-05 | 2018-07-05 | 配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018128397A JP7320341B2 (ja) | 2018-07-05 | 2018-07-05 | 配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020009857A true JP2020009857A (ja) | 2020-01-16 |
JP7320341B2 JP7320341B2 (ja) | 2023-08-03 |
Family
ID=69152104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018128397A Active JP7320341B2 (ja) | 2018-07-05 | 2018-07-05 | 配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7320341B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03221448A (ja) * | 1990-01-26 | 1991-09-30 | Hitachi Chem Co Ltd | 高誘電率銅張積層板の製造方法 |
US5708570A (en) * | 1995-10-11 | 1998-01-13 | Hughes Aircraft Company | Shrinkage-matched circuit package utilizing low temperature co-fired ceramic structures |
JP2003017861A (ja) * | 2001-06-28 | 2003-01-17 | Kyocera Corp | 多層配線基板及びその製造方法 |
JP2005191129A (ja) * | 2003-12-24 | 2005-07-14 | Samsung Yokohama Research Institute Co Ltd | セラミック多層複合基板 |
-
2018
- 2018-07-05 JP JP2018128397A patent/JP7320341B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03221448A (ja) * | 1990-01-26 | 1991-09-30 | Hitachi Chem Co Ltd | 高誘電率銅張積層板の製造方法 |
US5708570A (en) * | 1995-10-11 | 1998-01-13 | Hughes Aircraft Company | Shrinkage-matched circuit package utilizing low temperature co-fired ceramic structures |
JP2003017861A (ja) * | 2001-06-28 | 2003-01-17 | Kyocera Corp | 多層配線基板及びその製造方法 |
JP2005191129A (ja) * | 2003-12-24 | 2005-07-14 | Samsung Yokohama Research Institute Co Ltd | セラミック多層複合基板 |
Also Published As
Publication number | Publication date |
---|---|
JP7320341B2 (ja) | 2023-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0929207B1 (en) | Multi-layer ceramic substrate including a passive component, and method for producing the same | |
KR101645399B1 (ko) | 적층 세라믹 콘덴서 | |
US7573697B2 (en) | Method of manufacturing capacitor for incorporation in wiring board, capacitor for incorporation in wiring board, and wiring board | |
JP2006179873A (ja) | 積層型チップキャパシタ及びその製造方法 | |
CN102683015A (zh) | 多层陶瓷电容器及其制造方法 | |
WO2012121141A1 (ja) | セラミック多層基板およびその製造方法 | |
KR100489820B1 (ko) | 세라믹 다층기판 및 그 제조방법 | |
WO2015079941A1 (ja) | 多層基板の製造方法、多層基板および電磁石 | |
KR101843184B1 (ko) | 적층형 칩 소자 및 그 제조방법 | |
US9538644B2 (en) | Multilayer wiring substrate and module including same | |
US9523709B2 (en) | Method of manufacturing multilayer wiring board, probe card including multilayer wiring board manufactured by the method, and multilayer wiring board | |
JP2010103184A (ja) | 積層コンデンサの製造方法 | |
JP2020009857A (ja) | 配線基板 | |
KR101805074B1 (ko) | 세라믹 다층회로 기판의 제조방법 | |
JPH06232005A (ja) | Lc複合部品 | |
JP6232976B2 (ja) | 多層基板の製造方法、多層基板および電磁石 | |
JP2012204475A (ja) | 積層電子部品 | |
US10231342B2 (en) | Component built-in substrate | |
KR101018100B1 (ko) | 다층 세라믹 기판, 다중 전극을 갖는 도전성 비아 형성 방법 및 이를 이용한 다층 세라믹 기판의 제조방법 | |
JP3642462B2 (ja) | 積層部品の製造方法 | |
WO2023195451A1 (ja) | セラミック電子部品 | |
JP2007013253A (ja) | 積層セラミック電子部品の製造方法 | |
JP2002270451A (ja) | インダクタ部品の製造方法 | |
US8802995B2 (en) | Electronic component including multilayer substrate | |
JP2002270449A (ja) | インダクタ部品の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210702 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220816 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221014 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20230214 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230511 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20230519 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230704 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230724 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7320341 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |