JP2005183690A - セラミック基板の製造方法 - Google Patents
セラミック基板の製造方法 Download PDFInfo
- Publication number
- JP2005183690A JP2005183690A JP2003422851A JP2003422851A JP2005183690A JP 2005183690 A JP2005183690 A JP 2005183690A JP 2003422851 A JP2003422851 A JP 2003422851A JP 2003422851 A JP2003422851 A JP 2003422851A JP 2005183690 A JP2005183690 A JP 2005183690A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- firing
- internal electrode
- electrode
- laminate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Devices For Post-Treatments, Processing, Supply, Discharge, And Other Processes (AREA)
- Physical Vapour Deposition (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】セラミックシート上に印刷された内部電極となる電極ペーストと、その電極ペーストと接続されるよう設けられたビアホールとなる貫通穴とを有するセラミック積層体を焼成すると、焼成時に電極ペーストが収縮し、貫通穴の壁面からその端面が離れてしまい、貫通穴の壁面に凹みが生じる。このような状態の貫通穴の内側に蒸着物質を照射して薄膜を形成する場合、凹みが生じたことにより露出したセラミック層にまでは蒸着物質が届かない可能性がある。本発明は、この露出部分まで蒸着物質が届き、内部電極とビアホールとが導通するセラミック基板の製造方法を提供する。
【解決手段】焼成後の積層体の貫通穴の穴径をA、焼成後の積層体の厚み寸法をB、焼成後の積層体の貫通穴の壁面から内部電極の端面までの凹み寸法をC、焼成後の積層体の内部電極の厚み寸法をDとすると、貫通穴形成工程で設ける貫通穴の穴径を、A/B>C/Dの関係式が成立するように設定する。
【選択図】 図8
【解決手段】焼成後の積層体の貫通穴の穴径をA、焼成後の積層体の厚み寸法をB、焼成後の積層体の貫通穴の壁面から内部電極の端面までの凹み寸法をC、焼成後の積層体の内部電極の厚み寸法をDとすると、貫通穴形成工程で設ける貫通穴の穴径を、A/B>C/Dの関係式が成立するように設定する。
【選択図】 図8
Description
本発明は、スルーホールをPVD法を用いて薄膜形成する、セラミック基板の製造方法に関する。
セラミック基板に設けられるスルーホールは、基板の両主面に形成される表層電極間の導通を図るものである。それと同時に、基板の層間に形成される内部電極間との導通を図る時にも用いられる。この場合、スルーホールは、表層電極だけでなく内部電極とも物理的に接している必要がある。
このスルーホールは、例えば、焼成後の積層体に設けられている貫通穴の内側壁面に対し、PVD法を用いて蒸着源から導電性の蒸着物質を照射し、薄膜を被膜することにより作製される。このPVD法には、例えば、真空蒸着法やスパッタリング法がある。このPVD法の一つである真空蒸着法を用いて貫通穴壁面に薄膜形成する一例として、特許文献1がある。特許文献1では、貫通穴壁面に蒸着物質がムラなく蒸着するように、基板を回転させたり移動させたりしながら蒸着源に対する角度を変化させ、貫通穴内部まで蒸着物質が届くようにする被膜形成方法が提案されている。
特開平4−273193号
一般的に、セラミック基板に形成される内部電極となる電極ペーストは、セラミックグリーンシートよりも焼成時の収縮率が高い。このため、焼成前は貫通穴壁面に電極ペーストの端面が露出していたとしても、焼成後は壁面から離れるように内部電極が収縮し、凹みが生じることになる。
このため、特許文献1で提案されている被膜形成方法をセラミック基板に適用したとしても、貫通穴壁面に対しては蒸着できるが、凹みの中までは蒸着物質が届かず、その結果、内部電極とビアホールとが導通不良となる可能性がある。
そこで、本発明の目的は、上述の課題を解決できるセラミック基板の製造方法を提供することにある。
上記の課題を解決すべく本発明のセラミック基板の製造方法は、複数のセラミックグリーンシートを準備するシート準備工程と、前記複数のセラミックグリーンシートのうち所定のセラミックグリーンシートの主面に、焼成後に内部電極となる電極ペーストを印刷する印刷工程と、前記複数のセラミックグリーンシートを所定の順番に積層して焼成前の積層体を作製する積層工程と、前記焼成前の積層体の主面側から貫通穴を設け、前記貫通穴の壁面に前記焼成後に内部電極となる電極ペーストの端面を露出させる貫通穴形成工程と、前記焼成前の積層体を焼成し、焼成後の積層体を作製する焼成工程と、前記焼成後の積層体を回転させながらPVD法を用いて蒸着源から蒸着物質を照射し、前記貫通穴の内側に露出しているセラミック層に薄膜電極を形成する薄膜形成工程とを備えるセラミック基板の製造方法において、前記焼成後の積層体の貫通穴の穴径をA、前記焼成後の積層体の厚み寸法をB、焼成時に発生する前記電極ペーストの収縮の結果生じる、前記焼成後の積層体の貫通穴の壁面から前記内部電極の端面までの凹み寸法をC、前記焼成後の積層体の内部電極の厚み寸法をDとすると、前記貫通穴形成工程では、前記焼成前の積層体に設ける貫通穴の穴径をA/B>C/Dの関係式が成立するように設定することを特徴とする。
本発明のセラミック基板の製造方法を用いれば、焼成時に内部電極が収縮し貫通穴壁面から離れるように凹みが生じた場合でも、凹みの中まで蒸着物質を照射することが可能となる。その結果、内部電極とビアホール間とが蒸着物質を介して接続され、導通不良のないセラミック基板を作製することができる。
図1〜9は、本発明の一実施例であるセラミック基板の製造方法を段階的に説明するための斜視図または断面図である。以下この図面に沿って製造方法を説明する。
(シート準備工程)
まず第1に、図示は省略するが、セラミックグリーンシート1を6枚準備する。セラミックグリーンシート1は、例えば、チタン酸バリウム系誘電体粒子をアクリル系バインダ中に分散させて作製したスラリーをキャリアフィルム上に塗布し、乾燥させたものである。
(印刷工程)
次に、5枚のセラミックグリーンシート1の一方の主面上に内部電極となる電極ペースト2を印刷し、図1に示すようなシートを作製する。本実施例では単純化のため、電極ペースト2をセラミックグリーンシート1の全面に印刷する。電極ペーストは、Ag、Au、Cu、Ni等の金属を主成分とする導電粉末に対し有機ビヒクルを所定量加え、攪拌、混練したペーストを用いる。
(積層工程)
次に、電極ペースト2を印刷していないセラミックグリーンシート1を最上層に、電極ペースト2を印刷したセラミックグリーンシート1をその下に積層し、図2に示すような6層のセラミックグリーンシート1と5層の電極ペーストが交互に積層された、焼成前の積層体10を作製する。
(貫通穴形成工程)
次に、図3に示すように、焼成前の積層体10に対し、破線で示した後に基板サイズに分割されることになる境界線上に、レーザーを用いて貫通穴3を設ける。この貫通穴3は、基板となった時半分に切断され、その内側に形成された電極が、基板端面に設けられる外部電極となるものである。
(シート準備工程)
まず第1に、図示は省略するが、セラミックグリーンシート1を6枚準備する。セラミックグリーンシート1は、例えば、チタン酸バリウム系誘電体粒子をアクリル系バインダ中に分散させて作製したスラリーをキャリアフィルム上に塗布し、乾燥させたものである。
(印刷工程)
次に、5枚のセラミックグリーンシート1の一方の主面上に内部電極となる電極ペースト2を印刷し、図1に示すようなシートを作製する。本実施例では単純化のため、電極ペースト2をセラミックグリーンシート1の全面に印刷する。電極ペーストは、Ag、Au、Cu、Ni等の金属を主成分とする導電粉末に対し有機ビヒクルを所定量加え、攪拌、混練したペーストを用いる。
(積層工程)
次に、電極ペースト2を印刷していないセラミックグリーンシート1を最上層に、電極ペースト2を印刷したセラミックグリーンシート1をその下に積層し、図2に示すような6層のセラミックグリーンシート1と5層の電極ペーストが交互に積層された、焼成前の積層体10を作製する。
(貫通穴形成工程)
次に、図3に示すように、焼成前の積層体10に対し、破線で示した後に基板サイズに分割されることになる境界線上に、レーザーを用いて貫通穴3を設ける。この貫通穴3は、基板となった時半分に切断され、その内側に形成された電極が、基板端面に設けられる外部電極となるものである。
図4は、貫通穴形成直後の貫通穴3内部の様子を示したものである。図4は図3に記載したX−X間で焼成前の積層体10を切断したと仮定した断面図であり、5層ある電極ペースト2の内、真中の3層目に焦点を当てた拡大断面図である。この時点では、焼成前の積層体10の内部に印刷されている5層の電極ペースト2は、貫通穴3の壁面にその端面が露出している状態である。
(焼成工程)
次に、焼成前の積層体10を1000℃程度で焼成し、焼成後の積層体20を作製する。図5は、その焼成後の積層体20の貫通穴21内部の様子を示したものである。図3に記載したX−X間で切断したと仮定した個所に相当する断面図であり、5層ある内部電極23の内、真中の3層目に焦点を当てた拡大断面図である。電極ペーストはセラミックグリーンシートよりも焼成による収縮率が大きいため、図5に示すように、焼結して内部電極23となった後の端面は貫通穴21の壁面から離れ、凹みが生じることになる。
(薄膜形成工程)
次に、図6に示すように、板11aと回転軸12を有する板11bとで焼成後の積層体20を挟み、PVD法の一つである真空蒸着法を行う準備をする。その後、図7に示すように、蒸着源14から蒸着物質であるCuイオン15を焼成後の積層体20の主面に向けて照射し、それと共に、回転軸12を回しながら焼成後の積層体20に対するCuイオン15の照射角度を変化させ、さらに蒸着源14自体も矢印13のように左右に移動させる。その結果、全ての貫通穴21の内部の凹みにまで、均一にCuイオン15が回り込むことになる。
(焼成工程)
次に、焼成前の積層体10を1000℃程度で焼成し、焼成後の積層体20を作製する。図5は、その焼成後の積層体20の貫通穴21内部の様子を示したものである。図3に記載したX−X間で切断したと仮定した個所に相当する断面図であり、5層ある内部電極23の内、真中の3層目に焦点を当てた拡大断面図である。電極ペーストはセラミックグリーンシートよりも焼成による収縮率が大きいため、図5に示すように、焼結して内部電極23となった後の端面は貫通穴21の壁面から離れ、凹みが生じることになる。
(薄膜形成工程)
次に、図6に示すように、板11aと回転軸12を有する板11bとで焼成後の積層体20を挟み、PVD法の一つである真空蒸着法を行う準備をする。その後、図7に示すように、蒸着源14から蒸着物質であるCuイオン15を焼成後の積層体20の主面に向けて照射し、それと共に、回転軸12を回しながら焼成後の積層体20に対するCuイオン15の照射角度を変化させ、さらに蒸着源14自体も矢印13のように左右に移動させる。その結果、全ての貫通穴21の内部の凹みにまで、均一にCuイオン15が回り込むことになる。
この時の貫通穴21内部の様子を示したものが図8であり、図7に記載したY−Y間で焼成後の積層体20を切断したと仮定した断面図である。この図8では、5層ある内部電極の内、真中の3層目の内部電極23と、その上下に積層されているセラミック層22と、それらの層を貫通するように設けられた貫通穴21部分に焦点を当てて拡大した断面図である。上述したように、内部電極23は焼成時に収縮が発生し、その端面は貫通穴21の壁面から離れるように凹む。それに伴ない、内部電極23を挟んでいたセラミック層部分が露出してしまうことになる。この露出部24と内部電極23の端面との境界部分にCuイオン15を照射する。焼成後の積層体20は回転させており、さらに蒸着源14も左右に移動させているため、最も照射しにくいこの境界部分を照射できれば、残りの露出部24や貫通穴壁面にも必然的に照射されることになる。この結果、内部電極23は、露出部24に被膜された薄膜電極25を介して、貫通穴壁面に被膜された薄膜電極25と接続されることになり、全体が導通することになる。
Cuイオン15は、蒸着源14から貫通穴21の開口部を通り、直線的に照射されることになるため、内部電極23の凹みが大き過ぎれば、セラミック層の露出部24と内部電極23の端面との境界部分まで届かない。このため、図8に示すように、焼成後の積層体20の貫通穴の穴径をA、焼成後の積層体20全体の厚み寸法をB、貫通穴21の壁面から内部電極23の端面までの凹み寸法をC、内部電極23の厚み寸法をDとすると、各寸法は、A/B>C/Dの関係式が成立している必要がある。この式の意味するところは、凹み寸法が大きければ、貫通穴23の穴径を大きくして開口部を広げるか、内部電極23を厚くするか、積層体自体の厚みを減らすかが必要となる、ということである。
基板サイズの肥大化を抑えることを重視した場合、貫通穴23の穴径を内部電極23の凹みの大きさによって設定することが最も効果がある。この貫通穴23は、焼成前の積層体10の段階で設けられるものなので、セラミックグリーンシート1や電極ペースト2の収縮量、焼成後に生じる内部電極23の凹み寸法等を勘案して、穴径を設定する必要がある。
最後に、焼成後の積層体20に形成された貫通穴21の中心線に沿って、ダイサーを用いて基板サイズに分割する。その結果、図9に示すような、セラミック層22と、その端面にCuイオンの薄膜が形成された外部電極31を有するセラミック基板30が作製される。
1 セラミックグリーンシート
2 電極ペースト
3 (焼成前の積層体の)貫通穴
10 焼成前の積層体
11a、11b 板
12 回転軸
13 蒸着源の移動方向
14 蒸着源
15 Cuイオン
20 焼成後の積層体
21 (焼成後の積層体の)貫通穴
22 セラミック層
23 内部電極
24 露出部
25 薄膜
30 セラミック基板
31 外部電極
2 電極ペースト
3 (焼成前の積層体の)貫通穴
10 焼成前の積層体
11a、11b 板
12 回転軸
13 蒸着源の移動方向
14 蒸着源
15 Cuイオン
20 焼成後の積層体
21 (焼成後の積層体の)貫通穴
22 セラミック層
23 内部電極
24 露出部
25 薄膜
30 セラミック基板
31 外部電極
Claims (1)
- 複数のセラミックグリーンシートを準備するシート準備工程と、
前記複数のセラミックグリーンシートのうち所定のセラミックグリーンシートの主面に、焼成後に内部電極となる電極ペーストを印刷する印刷工程と、
前記複数のセラミックグリーンシートを所定の順番に積層して焼成前の積層体を作製する積層工程と、
前記焼成前の積層体の主面側から貫通穴を設け、前記貫通穴の壁面に前記焼成後に内部電極となる電極ペーストの端面を露出させる貫通穴形成工程と、
前記焼成前の積層体を焼成し、焼成後の積層体を作製する焼成工程と、
前記焼成後の積層体を回転させながらPVD法を用いて蒸着源から蒸着物質を照射し、前記貫通穴の内側に露出しているセラミック層に薄膜電極を形成する薄膜形成工程とを備えるセラミック基板の製造方法において、
前記焼成後の積層体の貫通穴の穴径をA、前記焼成後の積層体の厚み寸法をB、焼成時に発生する前記電極ペーストの収縮の結果生じる、前記焼成後の積層体の貫通穴の壁面から前記内部電極の端面までの凹み寸法をC、前記焼成後の積層体の内部電極の厚み寸法をDとすると、
前記貫通穴形成工程では、前記焼成前の積層体に設ける貫通穴の穴径をA/B>C/Dの関係式が成立するように設定することを特徴とするセラミック基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003422851A JP2005183690A (ja) | 2003-12-19 | 2003-12-19 | セラミック基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003422851A JP2005183690A (ja) | 2003-12-19 | 2003-12-19 | セラミック基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005183690A true JP2005183690A (ja) | 2005-07-07 |
Family
ID=34783591
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003422851A Pending JP2005183690A (ja) | 2003-12-19 | 2003-12-19 | セラミック基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005183690A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009252783A (ja) * | 2008-04-01 | 2009-10-29 | Murata Mfg Co Ltd | セラミック多層基板の製造方法及びセラミック多層基板の反り量の調整方法 |
US9929067B2 (en) | 2016-04-26 | 2018-03-27 | Canon Kabushiki Kaisha | Ceramic package, method of manufacturing the same, electronic component, and module |
CN109451665A (zh) * | 2018-11-09 | 2019-03-08 | 博罗康佳精密科技有限公司 | 一种光电板的制作工艺 |
-
2003
- 2003-12-19 JP JP2003422851A patent/JP2005183690A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009252783A (ja) * | 2008-04-01 | 2009-10-29 | Murata Mfg Co Ltd | セラミック多層基板の製造方法及びセラミック多層基板の反り量の調整方法 |
US9929067B2 (en) | 2016-04-26 | 2018-03-27 | Canon Kabushiki Kaisha | Ceramic package, method of manufacturing the same, electronic component, and module |
CN109451665A (zh) * | 2018-11-09 | 2019-03-08 | 博罗康佳精密科技有限公司 | 一种光电板的制作工艺 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2012094585A (ja) | 電子部品及び電子部品の製造方法 | |
JP2017168488A (ja) | 積層セラミックコンデンサの製造方法 | |
JPH03126206A (ja) | 積層コンデンサの製造方法 | |
JP2018037473A (ja) | 積層セラミックコンデンサ | |
JP4573956B2 (ja) | 積層型電子部品およびその製法 | |
JPH09205038A (ja) | 多層セラミック電子構成素子の製造方法 | |
JP2009239204A (ja) | 電子部品の製造方法 | |
KR20210010347A (ko) | 적층형 전자부품 및 적층형 전자부품의 제조 방법 | |
JP2005159056A (ja) | 積層セラミック電子部品 | |
JP7283221B2 (ja) | 電子部品の製造方法 | |
JP2005183690A (ja) | セラミック基板の製造方法 | |
JP2000269074A (ja) | 積層セラミックコンデンサとその製造方法 | |
JP2009246167A (ja) | 積層セラミック電子部品の製造方法 | |
JP2005340388A (ja) | 積層型電子部品 | |
JP2005327999A (ja) | 積層セラミックコンデンサ | |
JP2007053206A (ja) | 電子部品及びその製造方法 | |
JP2004111489A (ja) | 積層セラミックコンデンサおよびその製造方法 | |
JPH11162781A (ja) | 積層セラミック電子部品の製造方法 | |
JP6118170B2 (ja) | 多層セラミック基板およびその製造方法 | |
JP2005108890A (ja) | 積層セラミックコンデンサ | |
JP6035773B2 (ja) | 積層型圧電アクチュエータおよびその製造方法 | |
JP2002305128A (ja) | 積層電子部品及びその製造方法 | |
JP4540453B2 (ja) | 積層電子部品の製造方法及び積層電子部品の製造方法 | |
JP2003178932A (ja) | コンデンサアレイおよびその製造方法 | |
JPH03179714A (ja) | セラミック電子部品の製造方法 |