JP2014033101A - 配線基板及び配線基板の製造方法 - Google Patents

配線基板及び配線基板の製造方法 Download PDF

Info

Publication number
JP2014033101A
JP2014033101A JP2012173120A JP2012173120A JP2014033101A JP 2014033101 A JP2014033101 A JP 2014033101A JP 2012173120 A JP2012173120 A JP 2012173120A JP 2012173120 A JP2012173120 A JP 2012173120A JP 2014033101 A JP2014033101 A JP 2014033101A
Authority
JP
Japan
Prior art keywords
layer
wiring board
ceramic insulating
conductors
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012173120A
Other languages
English (en)
Other versions
JP6016510B2 (ja
Inventor
Naoko Mori
奈緒子 森
Koji Kamafuchi
幸司 釜淵
Tatsuya Kato
達哉 加藤
Makoto Baba
誠 馬場
Tomohide Yamada
智英 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2012173120A priority Critical patent/JP6016510B2/ja
Publication of JP2014033101A publication Critical patent/JP2014033101A/ja
Application granted granted Critical
Publication of JP6016510B2 publication Critical patent/JP6016510B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】配線基板の焼成後における負の反りの発生を抑制することのできる技術を提供する。
【解決手段】配線基板において、同一の層のセラミック絶縁層に含まれる貫通導体の径は、全て同一の大きさであり、複数のセラミック絶縁層のうちの少なくとも1層に含まれる貫通導体の径は、他の層のセラミック絶縁層に含まれる貫通導体の径とは異なる大きさである。配線基板の積層方向の厚みを2等分した場合において、上側を上部層と定義し、下側を下部層と定義し、上部層に含まれる配線層の体積の合計をVc1[mm3]と定義し、上部層に含まれる貫通導体の体積の合計をVp1[mm3]と定義し、下部層に含まれる配線層の体積の合計をVc2[mm3]と定義し、下部層に含まれる貫通導体の体積の合計をVp2[mm3]と定義した場合に、Vc1+Vp1≦Vc2+Vp2の関係式を満たす。
【選択図】図1

Description

本発明は、配線基板に関するものである。
従来、セラミックを含む絶縁層と導電性の配線層とが交互に積層された配線基板が知られている。このような配線基板は、製造の際に、セラミック絶縁層と配線層を積層後に焼成される。焼成が行なわれると、セラミック絶縁層と配線層との収縮率の違いによって反りが発生する場合がある。この焼成後の反りを抑制する技術としては、例えば、特許文献1に開示されたものが知られている。
特開平5−110257号公報 特開2008−186919号公報 特開平10−308582号公報
焼成後の配線基板に生じる反りとしては、配線基板の中央付近が上側に凸となる反り(以下、正の反り)や、中央付近が下側に凸となる反り(以下、負の反り)がある。焼成後に正の反りが発生した場合の反りの量は、焼成中では配線基板の中央付近が自重によって下側に垂れ下がるため、結果として全体の反りの量は小さくなる。これに対して、焼成後に負の反りが発生した場合の反りの量は、配線基板の周縁部分は導体が少ないために軽く、配線基板の周縁部分が自重によって下側に垂れ下がるということはほぼないため、全体の反りの量は小さくなりにくい。したがって、焼成後の負の反りの発生を抑制したいといった要望があった。
本発明は、上述した課題の少なくとも一部を解決するためになされたものであり、配線基板における負の反りの発生を抑制することのできる技術を提供することを目的とする。
本発明は、上述の課題の少なくとも一部を解決するために、以下の形態または適用例を取ることが可能である。
[適用例1]
複数のセラミック絶縁層と、
前記複数のセラミック絶縁層の間に配置された複数の配線層と、
前記セラミック絶縁層を厚み方向に貫通する貫通孔内に形成され、前記複数の配線層を電気的に接続する複数の貫通導体と
を備える配線基板であって、
同一の層の前記セラミック絶縁層に含まれる前記貫通導体の径は、全て同一の大きさであり、
前記複数のセラミック絶縁層のうちの少なくとも1層に含まれる前記貫通導体の径は、他の層の前記セラミック絶縁層に含まれる前記貫通導体の径とは異なる大きさであり、
前記配線基板の積層方向の厚みを2等分した場合において、
上側を上部層と定義し、下側を下部層と定義し、
前記上部層に含まれる前記配線層の体積の合計をVc1[mm3]と定義し、
前記上部層に含まれる前記貫通導体の体積の合計をVp1[mm3]と定義し、
前記下部層に含まれる前記配線層の体積の合計をVc2[mm3]と定義し、
前記下部層に含まれる前記貫通導体の体積の合計をVp2[mm3]と定義した場合に、
下記の関係式(1):
Vc1+Vp1≦Vc2+Vp2 …(1)
を満たすことを特徴とする、配線基板。
配線基板の製造過程において、焼成を行なうと、金属導体及びセラミック絶縁層は収縮する。ここで、配線層及び金属導体の収縮率は、セラミック絶縁層の収縮率よりも大きい。したがって、上記の関係式を満たすようにすれば、焼成中には、下部層は、上部層よりも収縮するため、配線基板の焼成後の負の反りの発生を抑制することができる。
[適用例2]
適用例1に記載の配線基板であって、
さらに、下記の関係式(2):
(Vc2+Vp2)−(Vc1+Vp1)≦100 …(2)
を満たすことを特徴とする、配線基板。
このようにすれば、上部層における収縮量と、下部層における収縮量との差が小さくなるので、配線基板の焼成後の反りの量をより小さくすることができる。
[適用例3]
適用例1または適用例2に記載の配線基板であって、
最も上側に位置する前記セラミック絶縁層に含まれる前記貫通導体の径は、0.10mm以上であることを特徴とする、配線基板。
このようにすれば、貫通導体の露出面に形成されるハンダバンプが小さくなりすぎることを抑制することができるので、電子部品の搭載性の低下を抑制することができる。
[適用例4]
(a)複数のセラミック絶縁層を準備する工程と、
(b)前記セラミック絶縁層に貫通導体を形成する工程と、
(c)前記セラミック絶縁層上に配線層を形成する工程と、
(d)前記配線層が形成されたセラミック絶縁層を積層して積層体とする工程と、
(e)前記積層体を焼成して配線基板とする工程と
を備える配線基板の製造方法であって、
前記配線基板の積層方向の厚みを2等分した場合において、
上側を上部層と定義し、下側を下部層と定義し、
前記上部層に含まれる前記配線層の体積の合計をVc1[mm3]と定義し、
前記上部層に含まれる前記貫通導体の体積の合計をVp1[mm3]と定義し、
前記下部層に含まれる前記配線層の体積の合計をVc2[mm3]と定義し、
前記下部層に含まれる前記貫通導体の体積の合計をVp2[mm3]と定義した場合に、
前記工程(b)は、下記の関係式(1):
Vc1+Vp1≦Vc2+Vp2…(1)
を満たすように、前記貫通導体を形成する工程を含むことを特徴とする、製造方法。
このような製造方法によれば、焼成後において、下部層は、上部層よりも収縮するため、焼成後の負の反りの発生を抑制することができる。
[適用例5]
適用例4に記載の配線基板の製造方法であって、
前記工程(b)は、同一の層の前記セラミック絶縁層に含まれる前記貫通導体の径を、全て同一の大きさとしつつ、前記複数のセラミック絶縁層のうちの少なくとも1層に含まれる前記貫通導体の径を、他の層の前記セラミック絶縁層に含まれる前記貫通導体の径とは異なる大きさとする工程を含むことを特徴とする、製造方法。
このような製造方法によれば、貫通導体を形成する工程を複雑にすることなく、負の反りの発生を抑制することができる。
[適用例6]
適用例4または適用例5に記載の配線基板の製造方法であって、
前記工程(b)は、さらに、下記の関係式(2):
(Vc2+Vp2)−(Vc1+Vp1)≦100 …(2)
を満たすように、前記貫通導体を形成する工程を含むことを特徴とする、製造方法。
このような製造方法によれば、上部層における収縮量と、下部層における収縮量との差が小さくなるので、反りの量を小さくすることができる。
なお、本発明は、種々の態様で実現することが可能である。例えば、配線基板の設計方法、配線基板の製造装置、それらの方法または装置の機能を実現するための集積回路、コンピュータプログラム、そのコンピュータプログラムを記録した記録媒体等の形態で実現することができる。
本発明の一実施形態としての配線基板の構成を示す断面図である。 配線基板の製造工程を示す工程図である。 配線基板の製造工程の様子を示す説明図である。 配線基板の製造工程の様子を示す説明図である。 配線基板の製造工程の様子を示す説明図である。 配線基板の製造工程の様子を示す説明図である。 配線基板の製造工程の様子を示す説明図である。 配線基板の上部層及び下部層に含まれる導体全体の体積と焼成後の反りの方向及び反りの量との関係を表形式で示す説明図である。
次に、本発明の実施の形態を実施例に基づいて以下の順序で説明する。
A.実施形態:
B.実験例:
C.変形例:
A.実施形態:
図1は、本発明の一実施形態としての配線基板100の構成を示す断面図である。本実施形態では、配線基板100のうち、電子部品を搭載する側の面を表面ASと定義し、母基板(マザー基板)に接続される側の面を裏面BSと定義する。そして、表面AS側を上側と定義し、裏面BS側を下側と定義する。
また、この図1には、配線基板100の積層方向の厚みを2等分する中心基準面Oが描かれている。本実施形態では、配線基板100のうち、中心基準面Oから上側を上部層10と定義し、中心基準面Oよりも下側を下部層20と定義する。なお、中心基準面O上に位置する層は、上部層10と定義する。
配線基板100は、複数のセラミック絶縁層ILと、複数のセラミック絶縁層ILの間に配置され、所定のパターンを有する複数の配線層CLとを備えている。換言すれば、配線基板100は、セラミック絶縁層ILと配線層CLとが交互に積層された多層構造を有している。本実施形態では、配線基板100は、第1から第6の6層のセラミック絶縁層IL1〜IL6と、第1から第6の6層の配線層CL1〜CL6とを備えている。
各セラミック絶縁層IL1〜IL6には、各セラミック絶縁層IL1〜IL6を厚み方向に貫通する貫通導体P1〜P6が形成されている。なお、本実施形態では、配線基板100の厚さは、0.6mmであり、配線基板100の表面AS及び裏面BSの面積は、8800mm2である。
セラミック絶縁層IL1〜IL6は、セラミックグリーンシートを焼成することによって形成されており、各配線層CL1〜CL6を絶縁するための絶縁層として機能する。なお、実際には、セラミックグリーンシートの焼成後には、各セラミック絶縁層IL1〜IL6は一体となり、各層の境界線はほぼ消滅している。
配線層CL1〜CL6は、セラミックグリーンシート上に導電性ペーストをスクリーン印刷し、焼成することによって形成されている。本実施形態では、導電性ペーストは、Ag(銀)、Cu(銅)、W(タングステン)、Mo(モリブデン)等の少なくともいずれか1つの成分を含んでいる。なお、配線層CLは、メタライズ導体とも呼ばれる。また、配線基板100の裏面BSに形成された第1配線層CL1には、ニッケルめっき被膜31及び金めっき被膜32が形成されており、母基板との接続のためのパッドとして機能する。
貫通導体P1〜P6は、異なる層の配線層CL1〜CL6を電気的に接続する。本実施形態では、貫通導体P1〜P6は、Ag(銀)、Cu(銅)、W(タングステン)、Mo(モリブデン)等の少なくともいずれか1つの成分を含んだ導電性ペーストを、セラミックグリーンシートに形成された貫通孔に充填し、焼成することによって形成されている。第6セラミック絶縁層IL6に形成された貫通導体P6のうち、表面ASに露出した部分には、ニッケルめっき被膜35及び金めっき被膜36が形成されている。そして、金めっき被膜36上にハンダバンプ(図示せず)が形成され、電子部品が搭載される。
以上のような構成の配線基板100において、配線基板100に含まれる導体(配線層CL及び貫通導体P)の体積を以下のように定義する。
上部層10に含まれる配線層CLの体積の合計:Vc1[mm3
上部層10に含まれる貫通導体Pの体積の合計:Vp1[mm3
下部層20に含まれる配線層CLの体積の合計:Vc2[mm3
下部層20に含まれる貫通導体Pの体積の合計:Vp2[mm3
なお、本実施形態では、配線層CL4、CL5、CL6及び貫通導体P4、P5、P6は、上部層10に属しており、配線層CL1、CL2、CL3及び貫通導体P1、P2、P3は、下部層20に属している。
この場合において、本実施形態の配線基板100は、下記の関係式(1)を満たしている。
(Vc1+Vp1)≦(Vc2+Vp2) …(1)
換言すれば、本実施形態では、下部層20に含まれる導体(配線層CL1、CL2、CL3及び貫通導体P1、P2、P3)の体積の合計(Vc2+Vp2)は、上部層10に含まれる導体(配線層CL4、CL5、CL6及び貫通導体P4、P5、P6)の体積の合計(Vc1+Vp1)以上となっている。したがって、本実施形態によれば、焼成後の負の反りの発生を抑制することができる。この理由は次のとおりである。
焼成による導体の収縮率は、セラミック絶縁層ILの収縮率よりも大きいため、導体は、焼成を行なうと、セラミック絶縁層よりも収縮する。したがって、本実施形態のように、下部層20に含まれる導体の体積の合計を、上部層10に含まれる導体の体積の合計以上とすれば、下部層20は、上部層10よりも収縮するため、焼成後の反りの方向は正の方向となり、負の反りの発生を抑制することができる。
さらに、本実施形態の配線基板100は、下記の関係式(2)を満たしている。
(Vc2+Vp2)−(Vc1+Vp1)≦100 …(2)
換言すれば、本実施形態では、上部層10に含まれる導体の体積の合計と、下部層20に含まれる導体の体積の合計との差は、100mm3以下となっている。この理由は、上部層10に含まれる導体の体積の合計と、下部層20に含まれる導体の体積の合計との差が小さければ、上部層10における収縮量と、下部層20における収縮量との差が小さくなるので、反りの量を小さくすることができるからである。なお、上部層10に含まれる導体の体積の合計と、下部層20に含まれる導体の体積の合計との差を100mm3以下に規定した根拠については、後述する。
なお、本実施形態では、貫通導体Pの径の大きさを調整することによって、上記の関係式(1)及び(2)が満たされている。このため、本実施形態では、複数のセラミック絶縁層ILのうちの少なくとも1層に含まれる貫通導体Pの径は、他の層のセラミック絶縁層ILに含まれる貫通導体Pの径とは異なる大きさとなっている。具体的には、本実施形態では、第4、第5セラミック絶縁層IL4、IL5に含まれる貫通導体P4、P5の径は、全て0.08mmとなっており、他のセラミック絶縁層IL1、IL2、IL3、IL6に含まれる貫通導体P1、P2、P3、P6の径は、全て0.10mmとなっている。
また、本実施形態では、同一の層のセラミック絶縁層ILに含まれる貫通導体Pの径は、全て同一の大きさとなっている。この理由は、同一の層のセラミック絶縁層ILに含まれる貫通導体Pの径の大きさがそれぞれ異なっていると、貫通導体Pを形成する工程が複雑となってしまうからである。したがって、本実施形態のように、同一の層のセラミック絶縁層ILに含まれる貫通導体Pの径を全て同一の大きさとした上で、上記の関係式(1)及び(2)を満たすように、層ごとに貫通導体Pの径を異なる大きさとすれば、製造工程が複雑となってしまうことを避けつつ、焼成後の負の反りの発生を抑制することができる。
図2は、配線基板100の製造工程を示す工程図である。図3から図7は、配線基板100の製造工程の様子を示す説明図である。ステップS100では、複数のセラミックグリーンシートを作成する。具体的には、アルミナ粉末、有機バインダ、溶剤、ガラス粉末等を混合してセラミックスラリーとし、このセラミックスラリーに対してドクターブレード法を実施することによって、セラミックグリーンシートG1〜G6を作成する(図3)。
ステップS110では、セラミックグリーンシートG1〜G6に対して打ち抜き加工を施して、貫通孔(スルーホール)H1〜H6を形成する(図4)。ステップS120では、形成された貫通孔H1〜H6内に導電性ペーストを印刷・充填する(図5)。これによって、未焼成の貫通導体P1〜P6が貫通孔H1〜H6内に形成される。なお、本実施形態の導電性ペーストは、Ag、Cu、W、Mo等の少なくともいずれか1つの成分を含んでいる。
ステップS130では、セラミックグリーンシートの表面や裏面に対して導電性ペーストをスクリーン印刷して、未焼成の配線層CLを形成する(図6)。ステップS140では、複数のセラミックグリーンシートG1〜G6を厚み方向に積層して圧着させ、積層体99を形成する(図7)。
ステップS150では、得られた積層体99を所定の温度で焼成し、配線基板100とする。ステップS160では、配線基板100の表面AS及び裏面BSに露出する導体に対してニッケルめっき及び金めっきを施して、所定の厚さのニッケルめっき被膜31、35及び金めっき被膜32、36を形成する(図1)。
なお、配線基板100の表面ASに電子部品を搭載する際には、めっき後の貫通導体P6上に、略半球状のハンダバンプ(図示せず)を形成する。そして、形成されたハンダバンプに対して平坦な面を押し付けて加圧し、ハンダバンプの略半球状の頂部を平坦化する。略半球状の頂部を平坦化する理由は、複数のハンダバンプの高さを揃えたり、電子部品の電極がハンダバンプの頂部から滑ってずれてしまうことを抑制するためである。
本実施形態では、上記の製造工程に先立って、配線基板100の構造を設計する際、配線層CLの回路パターンや、貫通導体Pの配置を設計した後に、配線基板100が上記の関係式(1)及び(2)を満たすように、貫通導体Pの径(絶縁層に形成する貫通孔Hの径に等しい)の大きさを決定する。
具体的には、例えば、貫通導体Pの径を全て同じ大きさとして設計し、上部層10に含まれる導体の体積の合計が、下部層20に含まれる導体の体積の合計よりも大きくなった場合には、上部層10に含まれる貫通導体Pの径を小さく変更することによって、下部層20に含まれる導体の体積の合計が、上部層10に含まれる導体の体積の合計以上となるようにする。図1に示した例では、上部層10に含まれる導体の体積を減らすために、第4、第5セラミック絶縁層IL4、IL5における貫通導体P4、P5の径が、0.10mmから0.08mmに変更されている。
なお、最上層(第6セラミック絶縁層IL6)における貫通導体P6の径が、小さい径に変更されると、表面AS上に形成されるハンダバンプが小さくなってしまい、電子部品の搭載性が低下する。したがって、最上層における貫通導体P6の径は、小さい径に変更しないことが好ましく、所定の大きさ以上であることが好ましい。具体的には、最上層における貫通導体P6の径は、0.10mm以上であることが好ましい。
このように、本実施形態では、下部層20に含まれる導体の体積の合計が、上部層10に含まれる導体の体積の合計以上となるように、貫通導体Pの径の大きさを決定するので、焼成後の負の反りの発生を抑制することができる。さらに、本実施形態では、上部層10に含まれる導体の体積の合計と、下部層20に含まれる導体の体積の合計との差が100mm3以下となるように、貫通導体Pの径の大きさを決定するので、反りの量を許容範囲内に抑えることができる。
また、本実施形態では、同一の層のセラミック絶縁層ILに含まれる貫通導体Pの径を全て同一の大きさとした上で、層ごとに貫通導体Pの径を異なる大きさとしているので、貫通導体Pを形成する工程を複雑にすることなく、反りの方向や反りの量を制御することができる。
さらに、本実施形態では、配線層CLの回路パターンや、貫通導体Pの配置を設計した後に、配線基板100が上記の関係式(1)及び(2)を満たすように、貫通導体Pの径の大きさを決定するので、制約を受けずに自由に配線層CLの回路パターンや、貫通導体Pの配置を設計することができる。
B.実験例:
本実験例では、貫通導体Pの径が変更された配線基板のサンプルを複数用意し、配線基板100の上部層10及び下部層20に含まれる導体全体の体積と、焼成後の反り方向及び反り量との関係を調べた。
図8は、配線基板100の上部層10及び下部層20に含まれる導体全体の体積と、焼成後の反りの方向及び反りの量との関係を表形式で示す説明図である。この図8では、正の反りの場合の反りの量を正の数で示し、負の反りの場合の反りの量を負の数で示している。総合評価では、負の反りが発生した場合及び正の反りであっても反りの量が300μm以上の場合に、NGと評価した。反りの量が300μm以上であると、電子部品の搭載性が低下したり、母基板へ接続する際にも影響が生じうるからである。また、貫通導体Pの径が変更されることによって、最上層に形成されるハンダバンプの径が小さくなってしまい、電子部品の搭載性に問題がある場合も、NGと評価した。
なお、各サンプルの貫通導体Pの径は、以下のとおりである。
・サンプル1:貫通導体P1〜P6の径=0.10mm
・サンプル2:貫通導体P1〜P3、P5、P6の径=0.10mm
貫通導体P4の径=0.08mm
・サンプル3:貫通導体P1〜P3、P6の径=0.10mm
貫通導体P4、P5の径=0.08mm
・サンプル4:貫通導体P1〜P5の径=0.10mm
貫通導体P6の径=0.08mm
・サンプル5:貫通導体P1、P2、P3の径=0.15mm、
貫通導体P4、P5の径=0.08mm
貫通導体P6の径=0.10mm
・サンプル6:貫通導体P1〜P3、P5、P6の径=0.10mm
貫通導体P4の径=0.08mm
・サンプル7:貫通導体P1〜P3、P5、P6の径=0.10mm
貫通導体P4の径=0.08mm
以下、図8を参照して、各サンプルの評価について説明する。
サンプル1では、負の反りが発生したため、総合評価はNGとなった。この理由は、サンプル1では、(Vc2+Vp2)−(Vc1+Vp1)の値が負の値となっている、すなわち、下部層20に含まれる導体の体積の合計(Vc2+Vp2)が、上部層10に含まれる導体の体積の合計(Vc1+Vp1)よりも小さいからであると考えられる。
一方、サンプル1以外の他のサンプルでは、(Vc2+Vp2)−(Vc1+Vp1)の値が0または正の値となっている、すなわち、下部層20に含まれる導体の体積の合計(Vc2+Vp2)が、上部層10に含まれる導体の体積の合計(Vc1+Vp1)以上となっており、その結果、正の反りが発生した。したがって、下部層20に含まれる導体の体積の合計が、上部層10に含まれる導体の体積の合計以上であれば、負の反りは発生しないことが理解できる。
また、サンプル5及びサンプル7では、300μm以上の反りが発生したため、総合評価はNGとなった。この理由は、上部層10に含まれる導体の体積の合計(Vc1+Vp1)と下部層20に含まれる導体の体積の合計(Vc2+Vp2)との差が、100mm3を越えているためであると考えられる。
一方、サンプル2〜4及びサンプル6では、上部層10に含まれる導体の体積の合計と下部層20に含まれる導体の体積の合計との差が100mm3以下となっており、その結果、反り量が300μm未満となった。したがって、上部層10に含まれる導体の体積の合計と下部層20に含まれる導体の体積の合計との差が100mm3以下であれば、反りの量が300μm未満となり、反り量が許容範囲内に収まることが理解できる。
また、サンプル4では、最上層(第6セラミック絶縁層IL6)における貫通導体P6の径が0.08mmであるため、形成されるハンダバンプの径が小さくなり、総合評価はNGとなった。したがって、最上層における貫通導体P6の径は、0.08mmよりも大きいことが好ましく、0.10mm以上であることがさらに好ましいことが理解できる。
C.変形例:
なお、この発明は上記の実施例や実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。
C1.変形例1:
上記実施形態の配線基板100は、上記の関係式(1)と(2)の両方を満たしていたが、上記の関係式(1)のみを満たしていてもよい。また、上記の配線基板100の製造方法では、上記の関係式(1)と(2)の両方を満たすように、貫通導体Pの径の大きさを決定していたが、上記の関係式(1)のみを満たすように、貫通導体Pの径の大きさを決定してもよい。このようにしても、焼成後の負の反りの発生を抑制することができる。
C2.変形例2:
上記実施形態では、セラミック絶縁層ILが6層である配線基板100について説明したが、5層以下や7層以上のセラミック絶縁層ILを有する配線基板に対しても、本発明を適用することができる。
C3.変形例3:
上記実施形態では、配線基板100を製造する際に、同一の層のセラミック絶縁層ILに含まれる貫通導体Pの径を、全て同一の大きさとしつつ、複数のセラミック絶縁層ILのうちの少なくとも1層に含まれる貫通導体Pの径を、他の層のセラミック絶縁層ILに含まれる貫通導体Pの径とは異なる大きさとしていたが、同一の層のセラミック絶縁層ILに含まれる貫通導体Pの径を、異なる大きさとしてもよい。すなわち、複数種類の径の大きさの貫通導体を形成することによって、配線基板100が上記関係式(1)を満たすようにすれば、焼成後の負の反りの発生を抑制することができる。
10…上部層
20…下部層
31…ニッケルめっき被膜
32…金めっき被膜
35…ニッケルめっき被膜
36…金めっき被膜
99…積層体
100…配線基板
O…中心基準面
IL1〜IL6…セラミック絶縁層
CL1〜CL6…配線層
P1〜P6…貫通導体
G1〜G6…セラミックグリーンシート
H1〜H6…貫通孔
AS…表面
BS…裏面

Claims (6)

  1. 複数のセラミック絶縁層と、
    前記複数のセラミック絶縁層の間に配置された複数の配線層と、
    前記セラミック絶縁層を厚み方向に貫通する貫通孔内に形成され、前記複数の配線層を電気的に接続する複数の貫通導体と
    を備える配線基板であって、
    同一の層の前記セラミック絶縁層に含まれる前記貫通導体の径は、全て同一の大きさであり、
    前記複数のセラミック絶縁層のうちの少なくとも1層に含まれる前記貫通導体の径は、他の層の前記セラミック絶縁層に含まれる前記貫通導体の径とは異なる大きさであり、
    前記配線基板の積層方向の厚みを2等分した場合において、
    上側を上部層と定義し、下側を下部層と定義し、
    前記上部層に含まれる前記配線層の体積の合計をVc1[mm3]と定義し、
    前記上部層に含まれる前記貫通導体の体積の合計をVp1[mm3]と定義し、
    前記下部層に含まれる前記配線層の体積の合計をVc2[mm3]と定義し、
    前記下部層に含まれる前記貫通導体の体積の合計をVp2[mm3]と定義した場合に、
    下記の関係式(1):
    Vc1+Vp1≦Vc2+Vp2 …(1)
    を満たすことを特徴とする、配線基板。
  2. 請求項1に記載の配線基板であって、
    さらに、下記の関係式(2):
    (Vc2+Vp2)−(Vc1+Vp1)≦100 …(2)
    を満たすことを特徴とする、配線基板。
  3. 請求項1または請求項2に記載の配線基板であって、
    最も上側に位置する前記セラミック絶縁層に含まれる前記貫通導体の径は、0.10mm以上であることを特徴とする、配線基板。
  4. (a)複数のセラミック絶縁層を準備する工程と、
    (b)前記セラミック絶縁層に貫通導体を形成する工程と、
    (c)前記セラミック絶縁層上に配線層を形成する工程と、
    (d)前記配線層が形成されたセラミック絶縁層を積層して積層体とする工程と、
    (e)前記積層体を焼成して配線基板とする工程と
    を備える配線基板の製造方法であって、
    前記配線基板の積層方向の厚みを2等分した場合において、
    上側を上部層と定義し、下側を下部層と定義し、
    前記上部層に含まれる前記配線層の体積の合計をVc1[mm3]と定義し、
    前記上部層に含まれる前記貫通導体の体積の合計をVp1[mm3]と定義し、
    前記下部層に含まれる前記配線層の体積の合計をVc2[mm3]と定義し、
    前記下部層に含まれる前記貫通導体の体積の合計をVp2[mm3]と定義した場合に、
    前記工程(b)は、下記の関係式(1):
    Vc1+Vp1≦Vc2+Vp2…(1)
    を満たすように、複数種類の径の大きさの前記貫通導体を形成する工程を含むことを特徴とする、製造方法。
  5. 請求項4に記載の配線基板の製造方法であって、
    前記工程(b)は、同一の層の前記セラミック絶縁層に含まれる前記貫通導体の径を、全て同一の大きさとしつつ、前記複数のセラミック絶縁層のうちの少なくとも1層に含まれる前記貫通導体の径を、他の層の前記セラミック絶縁層に含まれる前記貫通導体の径とは異なる大きさとする工程を含むことを特徴とする、製造方法。
  6. 請求項4または請求項5に記載の配線基板の製造方法であって、
    前記工程(b)は、さらに、下記の関係式(2):
    (Vc2+Vp2)−(Vc1+Vp1)≦100 …(2)
    を満たすように、前記貫通導体を形成する工程を含むことを特徴とする、製造方法。
JP2012173120A 2012-08-03 2012-08-03 配線基板及び配線基板の製造方法 Active JP6016510B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012173120A JP6016510B2 (ja) 2012-08-03 2012-08-03 配線基板及び配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012173120A JP6016510B2 (ja) 2012-08-03 2012-08-03 配線基板及び配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2014033101A true JP2014033101A (ja) 2014-02-20
JP6016510B2 JP6016510B2 (ja) 2016-10-26

Family

ID=50282691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012173120A Active JP6016510B2 (ja) 2012-08-03 2012-08-03 配線基板及び配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP6016510B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015162607A (ja) * 2014-02-27 2015-09-07 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10190228A (ja) * 1996-12-27 1998-07-21 Sumitomo Kinzoku Electro Device:Kk 多層セラミック回路基板の製造方法
JP2005136232A (ja) * 2003-10-30 2005-05-26 Kyocera Corp 配線基板
JP2006108529A (ja) * 2004-10-08 2006-04-20 Koa Corp セラミックス多層基板およびその製造方法
JP2009111239A (ja) * 2007-10-31 2009-05-21 Sanyo Electric Co Ltd 積層セラミック基板および積層セラミック基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10190228A (ja) * 1996-12-27 1998-07-21 Sumitomo Kinzoku Electro Device:Kk 多層セラミック回路基板の製造方法
JP2005136232A (ja) * 2003-10-30 2005-05-26 Kyocera Corp 配線基板
JP2006108529A (ja) * 2004-10-08 2006-04-20 Koa Corp セラミックス多層基板およびその製造方法
JP2009111239A (ja) * 2007-10-31 2009-05-21 Sanyo Electric Co Ltd 積層セラミック基板および積層セラミック基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015162607A (ja) * 2014-02-27 2015-09-07 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法

Also Published As

Publication number Publication date
JP6016510B2 (ja) 2016-10-26

Similar Documents

Publication Publication Date Title
JP4748161B2 (ja) 多層配線基板及びその製造方法
JP2014123707A (ja) 基板内蔵用積層セラミック電子部品及びその製造方法、並びに基板内蔵用積層セラミック電子部品を備えるプリント基板
US11574773B2 (en) Multilayer electronic component
JP2015037178A (ja) 積層セラミックキャパシタ及びその製造方法
JP2014216643A (ja) 積層セラミック電子部品及びその実装基板
JP2015037183A (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
JP2017195392A (ja) 積層セラミックキャパシタ
JPWO2012002133A1 (ja) 積層型セラミック電子部品およびその製造方法
JP2012227197A (ja) 積層セラミックコンデンサ
JP2014220478A (ja) 積層セラミック電子部品及びその実装基板
JP2014236214A (ja) 積層セラミック電子部品及び積層セラミック電子部品の実装基板
JP5582069B2 (ja) セラミック多層基板
JPWO2019059017A1 (ja) セラミック基板の製造方法、セラミック基板、及び、モジュール
JP6016510B2 (ja) 配線基板及び配線基板の製造方法
JP4560099B2 (ja) 多数個取り基板
JP4696443B2 (ja) 多層セラミック基板の製造方法
JP6181359B2 (ja) 配線基板及び配線基板の製造方法
KR100956212B1 (ko) 다층 세라믹 기판의 제조 방법
JP5546352B2 (ja) 多数個取り配線基板
JP5692469B2 (ja) 電子部品およびその製造方法
WO2010007878A1 (ja) 多層セラミック基板およびその製造方法
JP6030373B2 (ja) 多層セラミック基板及びその製造方法
JP2013175659A (ja) 多数個取り配線基板
JP4876997B2 (ja) セラミック多層基板の製造方法
JP2011171651A (ja) セラミック電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150612

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160927

R150 Certificate of patent or registration of utility model

Ref document number: 6016510

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250