JP2014033101A - 配線基板及び配線基板の製造方法 - Google Patents
配線基板及び配線基板の製造方法 Download PDFInfo
- Publication number
- JP2014033101A JP2014033101A JP2012173120A JP2012173120A JP2014033101A JP 2014033101 A JP2014033101 A JP 2014033101A JP 2012173120 A JP2012173120 A JP 2012173120A JP 2012173120 A JP2012173120 A JP 2012173120A JP 2014033101 A JP2014033101 A JP 2014033101A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring board
- ceramic insulating
- conductors
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 35
- 239000004020 conductor Substances 0.000 claims abstract description 144
- 239000000919 ceramic Substances 0.000 claims abstract description 77
- 230000014509 gene expression Effects 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 18
- 230000035515 penetration Effects 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims description 2
- 238000010304 firing Methods 0.000 abstract description 23
- 238000009413 insulation Methods 0.000 abstract 3
- 238000003475 lamination Methods 0.000 abstract 1
- 238000007747 plating Methods 0.000 description 13
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 12
- 229910000679 solder Inorganic materials 0.000 description 10
- 239000000758 substrate Substances 0.000 description 10
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 7
- 229910052737 gold Inorganic materials 0.000 description 7
- 239000010931 gold Substances 0.000 description 7
- 229910052759 nickel Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 5
- 238000011156 evaluation Methods 0.000 description 5
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 238000004590 computer program Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】配線基板において、同一の層のセラミック絶縁層に含まれる貫通導体の径は、全て同一の大きさであり、複数のセラミック絶縁層のうちの少なくとも1層に含まれる貫通導体の径は、他の層のセラミック絶縁層に含まれる貫通導体の径とは異なる大きさである。配線基板の積層方向の厚みを2等分した場合において、上側を上部層と定義し、下側を下部層と定義し、上部層に含まれる配線層の体積の合計をVc1[mm3]と定義し、上部層に含まれる貫通導体の体積の合計をVp1[mm3]と定義し、下部層に含まれる配線層の体積の合計をVc2[mm3]と定義し、下部層に含まれる貫通導体の体積の合計をVp2[mm3]と定義した場合に、Vc1+Vp1≦Vc2+Vp2の関係式を満たす。
【選択図】図1
Description
複数のセラミック絶縁層と、
前記複数のセラミック絶縁層の間に配置された複数の配線層と、
前記セラミック絶縁層を厚み方向に貫通する貫通孔内に形成され、前記複数の配線層を電気的に接続する複数の貫通導体と
を備える配線基板であって、
同一の層の前記セラミック絶縁層に含まれる前記貫通導体の径は、全て同一の大きさであり、
前記複数のセラミック絶縁層のうちの少なくとも1層に含まれる前記貫通導体の径は、他の層の前記セラミック絶縁層に含まれる前記貫通導体の径とは異なる大きさであり、
前記配線基板の積層方向の厚みを2等分した場合において、
上側を上部層と定義し、下側を下部層と定義し、
前記上部層に含まれる前記配線層の体積の合計をVc1[mm3]と定義し、
前記上部層に含まれる前記貫通導体の体積の合計をVp1[mm3]と定義し、
前記下部層に含まれる前記配線層の体積の合計をVc2[mm3]と定義し、
前記下部層に含まれる前記貫通導体の体積の合計をVp2[mm3]と定義した場合に、
下記の関係式(1):
Vc1+Vp1≦Vc2+Vp2 …(1)
を満たすことを特徴とする、配線基板。
配線基板の製造過程において、焼成を行なうと、金属導体及びセラミック絶縁層は収縮する。ここで、配線層及び金属導体の収縮率は、セラミック絶縁層の収縮率よりも大きい。したがって、上記の関係式を満たすようにすれば、焼成中には、下部層は、上部層よりも収縮するため、配線基板の焼成後の負の反りの発生を抑制することができる。
適用例1に記載の配線基板であって、
さらに、下記の関係式(2):
(Vc2+Vp2)−(Vc1+Vp1)≦100 …(2)
を満たすことを特徴とする、配線基板。
このようにすれば、上部層における収縮量と、下部層における収縮量との差が小さくなるので、配線基板の焼成後の反りの量をより小さくすることができる。
適用例1または適用例2に記載の配線基板であって、
最も上側に位置する前記セラミック絶縁層に含まれる前記貫通導体の径は、0.10mm以上であることを特徴とする、配線基板。
このようにすれば、貫通導体の露出面に形成されるハンダバンプが小さくなりすぎることを抑制することができるので、電子部品の搭載性の低下を抑制することができる。
(a)複数のセラミック絶縁層を準備する工程と、
(b)前記セラミック絶縁層に貫通導体を形成する工程と、
(c)前記セラミック絶縁層上に配線層を形成する工程と、
(d)前記配線層が形成されたセラミック絶縁層を積層して積層体とする工程と、
(e)前記積層体を焼成して配線基板とする工程と
を備える配線基板の製造方法であって、
前記配線基板の積層方向の厚みを2等分した場合において、
上側を上部層と定義し、下側を下部層と定義し、
前記上部層に含まれる前記配線層の体積の合計をVc1[mm3]と定義し、
前記上部層に含まれる前記貫通導体の体積の合計をVp1[mm3]と定義し、
前記下部層に含まれる前記配線層の体積の合計をVc2[mm3]と定義し、
前記下部層に含まれる前記貫通導体の体積の合計をVp2[mm3]と定義した場合に、
前記工程(b)は、下記の関係式(1):
Vc1+Vp1≦Vc2+Vp2…(1)
を満たすように、前記貫通導体を形成する工程を含むことを特徴とする、製造方法。
このような製造方法によれば、焼成後において、下部層は、上部層よりも収縮するため、焼成後の負の反りの発生を抑制することができる。
適用例4に記載の配線基板の製造方法であって、
前記工程(b)は、同一の層の前記セラミック絶縁層に含まれる前記貫通導体の径を、全て同一の大きさとしつつ、前記複数のセラミック絶縁層のうちの少なくとも1層に含まれる前記貫通導体の径を、他の層の前記セラミック絶縁層に含まれる前記貫通導体の径とは異なる大きさとする工程を含むことを特徴とする、製造方法。
このような製造方法によれば、貫通導体を形成する工程を複雑にすることなく、負の反りの発生を抑制することができる。
適用例4または適用例5に記載の配線基板の製造方法であって、
前記工程(b)は、さらに、下記の関係式(2):
(Vc2+Vp2)−(Vc1+Vp1)≦100 …(2)
を満たすように、前記貫通導体を形成する工程を含むことを特徴とする、製造方法。
このような製造方法によれば、上部層における収縮量と、下部層における収縮量との差が小さくなるので、反りの量を小さくすることができる。
A.実施形態:
B.実験例:
C.変形例:
図1は、本発明の一実施形態としての配線基板100の構成を示す断面図である。本実施形態では、配線基板100のうち、電子部品を搭載する側の面を表面ASと定義し、母基板(マザー基板)に接続される側の面を裏面BSと定義する。そして、表面AS側を上側と定義し、裏面BS側を下側と定義する。
上部層10に含まれる配線層CLの体積の合計:Vc1[mm3]
上部層10に含まれる貫通導体Pの体積の合計:Vp1[mm3]
下部層20に含まれる配線層CLの体積の合計:Vc2[mm3]
下部層20に含まれる貫通導体Pの体積の合計:Vp2[mm3]
なお、本実施形態では、配線層CL4、CL5、CL6及び貫通導体P4、P5、P6は、上部層10に属しており、配線層CL1、CL2、CL3及び貫通導体P1、P2、P3は、下部層20に属している。
(Vc1+Vp1)≦(Vc2+Vp2) …(1)
換言すれば、本実施形態では、下部層20に含まれる導体(配線層CL1、CL2、CL3及び貫通導体P1、P2、P3)の体積の合計(Vc2+Vp2)は、上部層10に含まれる導体(配線層CL4、CL5、CL6及び貫通導体P4、P5、P6)の体積の合計(Vc1+Vp1)以上となっている。したがって、本実施形態によれば、焼成後の負の反りの発生を抑制することができる。この理由は次のとおりである。
(Vc2+Vp2)−(Vc1+Vp1)≦100 …(2)
換言すれば、本実施形態では、上部層10に含まれる導体の体積の合計と、下部層20に含まれる導体の体積の合計との差は、100mm3以下となっている。この理由は、上部層10に含まれる導体の体積の合計と、下部層20に含まれる導体の体積の合計との差が小さければ、上部層10における収縮量と、下部層20における収縮量との差が小さくなるので、反りの量を小さくすることができるからである。なお、上部層10に含まれる導体の体積の合計と、下部層20に含まれる導体の体積の合計との差を100mm3以下に規定した根拠については、後述する。
本実験例では、貫通導体Pの径が変更された配線基板のサンプルを複数用意し、配線基板100の上部層10及び下部層20に含まれる導体全体の体積と、焼成後の反り方向及び反り量との関係を調べた。
・サンプル1:貫通導体P1〜P6の径=0.10mm
・サンプル2:貫通導体P1〜P3、P5、P6の径=0.10mm
貫通導体P4の径=0.08mm
・サンプル3:貫通導体P1〜P3、P6の径=0.10mm
貫通導体P4、P5の径=0.08mm
・サンプル4:貫通導体P1〜P5の径=0.10mm
貫通導体P6の径=0.08mm
・サンプル5:貫通導体P1、P2、P3の径=0.15mm、
貫通導体P4、P5の径=0.08mm
貫通導体P6の径=0.10mm
・サンプル6:貫通導体P1〜P3、P5、P6の径=0.10mm
貫通導体P4の径=0.08mm
・サンプル7:貫通導体P1〜P3、P5、P6の径=0.10mm
貫通導体P4の径=0.08mm
以下、図8を参照して、各サンプルの評価について説明する。
なお、この発明は上記の実施例や実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。
上記実施形態の配線基板100は、上記の関係式(1)と(2)の両方を満たしていたが、上記の関係式(1)のみを満たしていてもよい。また、上記の配線基板100の製造方法では、上記の関係式(1)と(2)の両方を満たすように、貫通導体Pの径の大きさを決定していたが、上記の関係式(1)のみを満たすように、貫通導体Pの径の大きさを決定してもよい。このようにしても、焼成後の負の反りの発生を抑制することができる。
上記実施形態では、セラミック絶縁層ILが6層である配線基板100について説明したが、5層以下や7層以上のセラミック絶縁層ILを有する配線基板に対しても、本発明を適用することができる。
上記実施形態では、配線基板100を製造する際に、同一の層のセラミック絶縁層ILに含まれる貫通導体Pの径を、全て同一の大きさとしつつ、複数のセラミック絶縁層ILのうちの少なくとも1層に含まれる貫通導体Pの径を、他の層のセラミック絶縁層ILに含まれる貫通導体Pの径とは異なる大きさとしていたが、同一の層のセラミック絶縁層ILに含まれる貫通導体Pの径を、異なる大きさとしてもよい。すなわち、複数種類の径の大きさの貫通導体を形成することによって、配線基板100が上記関係式(1)を満たすようにすれば、焼成後の負の反りの発生を抑制することができる。
20…下部層
31…ニッケルめっき被膜
32…金めっき被膜
35…ニッケルめっき被膜
36…金めっき被膜
99…積層体
100…配線基板
O…中心基準面
IL1〜IL6…セラミック絶縁層
CL1〜CL6…配線層
P1〜P6…貫通導体
G1〜G6…セラミックグリーンシート
H1〜H6…貫通孔
AS…表面
BS…裏面
Claims (6)
- 複数のセラミック絶縁層と、
前記複数のセラミック絶縁層の間に配置された複数の配線層と、
前記セラミック絶縁層を厚み方向に貫通する貫通孔内に形成され、前記複数の配線層を電気的に接続する複数の貫通導体と
を備える配線基板であって、
同一の層の前記セラミック絶縁層に含まれる前記貫通導体の径は、全て同一の大きさであり、
前記複数のセラミック絶縁層のうちの少なくとも1層に含まれる前記貫通導体の径は、他の層の前記セラミック絶縁層に含まれる前記貫通導体の径とは異なる大きさであり、
前記配線基板の積層方向の厚みを2等分した場合において、
上側を上部層と定義し、下側を下部層と定義し、
前記上部層に含まれる前記配線層の体積の合計をVc1[mm3]と定義し、
前記上部層に含まれる前記貫通導体の体積の合計をVp1[mm3]と定義し、
前記下部層に含まれる前記配線層の体積の合計をVc2[mm3]と定義し、
前記下部層に含まれる前記貫通導体の体積の合計をVp2[mm3]と定義した場合に、
下記の関係式(1):
Vc1+Vp1≦Vc2+Vp2 …(1)
を満たすことを特徴とする、配線基板。 - 請求項1に記載の配線基板であって、
さらに、下記の関係式(2):
(Vc2+Vp2)−(Vc1+Vp1)≦100 …(2)
を満たすことを特徴とする、配線基板。 - 請求項1または請求項2に記載の配線基板であって、
最も上側に位置する前記セラミック絶縁層に含まれる前記貫通導体の径は、0.10mm以上であることを特徴とする、配線基板。 - (a)複数のセラミック絶縁層を準備する工程と、
(b)前記セラミック絶縁層に貫通導体を形成する工程と、
(c)前記セラミック絶縁層上に配線層を形成する工程と、
(d)前記配線層が形成されたセラミック絶縁層を積層して積層体とする工程と、
(e)前記積層体を焼成して配線基板とする工程と
を備える配線基板の製造方法であって、
前記配線基板の積層方向の厚みを2等分した場合において、
上側を上部層と定義し、下側を下部層と定義し、
前記上部層に含まれる前記配線層の体積の合計をVc1[mm3]と定義し、
前記上部層に含まれる前記貫通導体の体積の合計をVp1[mm3]と定義し、
前記下部層に含まれる前記配線層の体積の合計をVc2[mm3]と定義し、
前記下部層に含まれる前記貫通導体の体積の合計をVp2[mm3]と定義した場合に、
前記工程(b)は、下記の関係式(1):
Vc1+Vp1≦Vc2+Vp2…(1)
を満たすように、複数種類の径の大きさの前記貫通導体を形成する工程を含むことを特徴とする、製造方法。 - 請求項4に記載の配線基板の製造方法であって、
前記工程(b)は、同一の層の前記セラミック絶縁層に含まれる前記貫通導体の径を、全て同一の大きさとしつつ、前記複数のセラミック絶縁層のうちの少なくとも1層に含まれる前記貫通導体の径を、他の層の前記セラミック絶縁層に含まれる前記貫通導体の径とは異なる大きさとする工程を含むことを特徴とする、製造方法。 - 請求項4または請求項5に記載の配線基板の製造方法であって、
前記工程(b)は、さらに、下記の関係式(2):
(Vc2+Vp2)−(Vc1+Vp1)≦100 …(2)
を満たすように、前記貫通導体を形成する工程を含むことを特徴とする、製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012173120A JP6016510B2 (ja) | 2012-08-03 | 2012-08-03 | 配線基板及び配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012173120A JP6016510B2 (ja) | 2012-08-03 | 2012-08-03 | 配線基板及び配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014033101A true JP2014033101A (ja) | 2014-02-20 |
JP6016510B2 JP6016510B2 (ja) | 2016-10-26 |
Family
ID=50282691
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012173120A Active JP6016510B2 (ja) | 2012-08-03 | 2012-08-03 | 配線基板及び配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6016510B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015162607A (ja) * | 2014-02-27 | 2015-09-07 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10190228A (ja) * | 1996-12-27 | 1998-07-21 | Sumitomo Kinzoku Electro Device:Kk | 多層セラミック回路基板の製造方法 |
JP2005136232A (ja) * | 2003-10-30 | 2005-05-26 | Kyocera Corp | 配線基板 |
JP2006108529A (ja) * | 2004-10-08 | 2006-04-20 | Koa Corp | セラミックス多層基板およびその製造方法 |
JP2009111239A (ja) * | 2007-10-31 | 2009-05-21 | Sanyo Electric Co Ltd | 積層セラミック基板および積層セラミック基板の製造方法 |
-
2012
- 2012-08-03 JP JP2012173120A patent/JP6016510B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10190228A (ja) * | 1996-12-27 | 1998-07-21 | Sumitomo Kinzoku Electro Device:Kk | 多層セラミック回路基板の製造方法 |
JP2005136232A (ja) * | 2003-10-30 | 2005-05-26 | Kyocera Corp | 配線基板 |
JP2006108529A (ja) * | 2004-10-08 | 2006-04-20 | Koa Corp | セラミックス多層基板およびその製造方法 |
JP2009111239A (ja) * | 2007-10-31 | 2009-05-21 | Sanyo Electric Co Ltd | 積層セラミック基板および積層セラミック基板の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015162607A (ja) * | 2014-02-27 | 2015-09-07 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6016510B2 (ja) | 2016-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4748161B2 (ja) | 多層配線基板及びその製造方法 | |
JP2014123707A (ja) | 基板内蔵用積層セラミック電子部品及びその製造方法、並びに基板内蔵用積層セラミック電子部品を備えるプリント基板 | |
US11574773B2 (en) | Multilayer electronic component | |
JP2015037178A (ja) | 積層セラミックキャパシタ及びその製造方法 | |
JP2014216643A (ja) | 積層セラミック電子部品及びその実装基板 | |
JP2015037183A (ja) | 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板 | |
JP2017195392A (ja) | 積層セラミックキャパシタ | |
JPWO2012002133A1 (ja) | 積層型セラミック電子部品およびその製造方法 | |
JP2012227197A (ja) | 積層セラミックコンデンサ | |
JP2014220478A (ja) | 積層セラミック電子部品及びその実装基板 | |
JP2014236214A (ja) | 積層セラミック電子部品及び積層セラミック電子部品の実装基板 | |
JP5582069B2 (ja) | セラミック多層基板 | |
JPWO2019059017A1 (ja) | セラミック基板の製造方法、セラミック基板、及び、モジュール | |
JP6016510B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP4560099B2 (ja) | 多数個取り基板 | |
JP4696443B2 (ja) | 多層セラミック基板の製造方法 | |
JP6181359B2 (ja) | 配線基板及び配線基板の製造方法 | |
KR100956212B1 (ko) | 다층 세라믹 기판의 제조 방법 | |
JP5546352B2 (ja) | 多数個取り配線基板 | |
JP5692469B2 (ja) | 電子部品およびその製造方法 | |
WO2010007878A1 (ja) | 多層セラミック基板およびその製造方法 | |
JP6030373B2 (ja) | 多層セラミック基板及びその製造方法 | |
JP2013175659A (ja) | 多数個取り配線基板 | |
JP4876997B2 (ja) | セラミック多層基板の製造方法 | |
JP2011171651A (ja) | セラミック電子部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150612 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160317 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160329 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160906 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160927 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6016510 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |