CN102342185B - 多个组合式布线基板、布线基板和电子装置 - Google Patents

多个组合式布线基板、布线基板和电子装置 Download PDF

Info

Publication number
CN102342185B
CN102342185B CN201080009867.3A CN201080009867A CN102342185B CN 102342185 B CN102342185 B CN 102342185B CN 201080009867 A CN201080009867 A CN 201080009867A CN 102342185 B CN102342185 B CN 102342185B
Authority
CN
China
Prior art keywords
circuit board
slot segmentation
groove
electronic unit
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201080009867.3A
Other languages
English (en)
Other versions
CN102342185A (zh
Inventor
中岛执藏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of CN102342185A publication Critical patent/CN102342185A/zh
Application granted granted Critical
Publication of CN102342185B publication Critical patent/CN102342185B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/16315—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/0909—Preformed cutting or breaking line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10371—Shields or metal cases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0195—Tool for a process not provided for in H05K3/00, e.g. tool for handling objects using suction, for deforming objects, for applying local pressure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0228—Cutting, sawing, milling or shearing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

在以分割槽对具有用于接合盖体的槽的多个组合式布线基板进行分割时减少在布线基板产生的毛刺或缺口。一种在中央部纵横排列配置了具有电子部件装载区域(1b)的多个布线基板区域(1a)的母基板(1)的一个主表面上且在布线基板区域(1a)的边界形成了分割槽(2)的多个组合式布线基板，在母基板(1)的一个主表面的电子部件装载区域(1b)和分割槽(2)之间存在用于接合盖体的区域(1c)，在区域(1c)内具备在该区域(1c)的宽度以下且比分割槽(2)的深度浅的槽(3)。可不受槽(3)的影响地沿着分割槽(2)较好地对母基板(1)分割，因此能降低分割后的布线基板的外缘部产生毛刺或缺口的可能性，并能通过槽(3)牢固地对盖体进行接合。

Description

多个组合式布线基板、布线基板和电子装置
技术领域
本发明涉及一种在母基板的中央部上纵横排列形成各自成为用于装载电子部件的布线基板的多个布线基板区域、且在布线基板区域的边界上形成了分割槽的多个组合式(多数個取り)布线基板、一种通过对该多个组合式布线基板进行分割而得到的布线基板、以及一种在该布线基板上装载电子部件且与盖体接合的电子装置。
背景技术
过去，通过诸如在由氧化铝材质的烧结体等电绝缘材料形成的绝缘基体的表面上配置由使用了钨或钼等金属粉末的金属化导体形成的布线导体，来形成用于装载半导体元件或水晶振子等电子部件的布线基板。
在这样的布线基板中，通常具备电子部件装载区域，该电子部件装载区域具备为了与电子部件连接而在表面上导出的布线导体。于是，在将电子部件装载在这样的布线基板的电子部件装载区域中的同时，通过焊接或接合导线等电连接手段将电子部件的各电极与对应的各布线导体电连接，并且通过按照用由金属或陶瓷、玻璃、树脂等形成的盖体来覆盖电子部件的方式进行接合以密封电子部件，由此制作电子装置。
盖体通过诸如树脂等密封材料与布线基板接合。于是，伴随着电子装置的小型化，布线基板和盖体的接合区域的宽度变窄，正力求对布线基板和盖体的接合强度进行提高。例如，已知的有：为了提高布线基板和盖体的接合强度，在布线基板的上表面上具有凹部的情况下，在围绕凹部的框状的部位(侧壁部)上，在从外周端到内周端的整个宽度(开口宽度与侧壁部的宽度具有相同的程度)上，形成有截面形状为V字形的槽的布线基板(例如，参照专利文献1)。
另外，伴随着近年来对电子装置的小型化的要求，布线基板的大小正在变小。于是，为了高效率地制作变得较小的多个布线基板，正在通过对多个组合式布线基板进行分割来进行多个布线基板的制作。多个组合式布线基板是在大面积的母基板的中央部上纵横排列形成了分割后成为布线基板的多个布线基板区域，并且纵横地形成了用于区分各布线基板区域的分割槽。于是，通过使母基板弯曲并沿着分割槽分割各个布线基板区域，来得到多个布线基板。
还存在有在布线基板上为没有凹部的平板状、且将用于覆盖装载于中央部的电子部件的具有凹部的盖体与这样的布线基板进行接合的情况。在这样的情况下，为了提高布线基板和盖体的接合强度，与上述那样的具有凹部的布线基板的情况同样地，考虑在电子部件装载区域和布线基板的外缘之间的整个宽度(开口宽度与在电子部件装载区域和布线基板的外缘之间的宽度具有相同的程度)上，形成截面形状为V字形的槽。
专利文献1：JP特开2006-41456号公报
但是，当制作具有用于提高盖体对各布线基板区域的接合强度的槽的多个组合式布线基板且想要沿着分割槽对其进行分割时，存在并未较好地沿着分割槽进行分割而在布线基板的外缘部易于产生毛刺或缺口的问题。这是由于例如在与形成了分割槽的主表面相同的主表面上，在将用于提高盖体的接合强度的槽形成为比分割槽的深度深的情况下，在分割时的应力易于集中到该槽的底部，从而并非以分割槽作为起点而是易于以该槽的底部作为起点对母基板进行分割。另外，即使以分割槽的底部作为起点而发生了龟裂，该龟裂也易于在从分割槽的底部向所对置的主表面行进的途中，向着用于提高盖体的接合强度的槽的方向行进。此外，由于用于提高盖体的接合强度的槽的开口宽度与电子部件装载区域和布线基板的外缘之间的宽度是相同程度的，因此，分割后的布线基板的外缘与槽之间形成锐角，由于布线基板彼此间的冲撞，该部分易于出现缺口。
由此，存在以下问题点：当在布线基板的外缘部上存在毛刺或缺口时，无法通过将密封材料填充至用于对配置于外缘部上的盖体的接合强度进行提高的槽内而对布线基板和盖体牢固地进行接合，或者在以布线基板的外缘为基准将电子部件装载到布线基板上，或者以在布线基板上装载了电子部件的电子装置的外缘为基准将电子装置的外部电路基板上时，无法高精度地进行该装载。
发明内容
本发明是考虑到上述现有技术的问题点而想出的，其目的是提供一种多个组合式布线基板，能够在对一个主表面上具有用于接合盖体的槽的多个组合式布线基板进行分割时，减少在布线基板上产生的毛刺或缺口。另外，提供了一种通过该多个组合式布线基板得到的布线基板、以及使用了该布线基板的电子装置。
本发明的多个组合式布线基板是一种在中央部纵横排列地配置了具有电子部件装载区域的多个布线基板区域的母基板的一个主表面上、且在所述布线基板区域的边界形成了分割槽的多个组合式布线基板，其特征在于，在所述母基板的一个主表面的所述电子部件装载区域和所述分割槽之间存在用于接合盖体的区域，并且在用于接合该盖体的区域内，具备在该区域的宽度以下且比所述分割槽的深度浅的槽。
此外，根据本发明的多个组合式布线基板，在上述构成中，所述槽在相邻的所述布线基板区域之间沿着所述分割槽连续。
本发明的布线基板的特征在于是通过对上述构成的多个组合式布线基板沿着所述分割槽进行分割所得到的。
此外，本发明的布线基板是一种通过沿着分割槽对上述构成的多个组合式布线基板进行分割后得到的布线基板，其特征在于，在一个主表面上，具有所述电子部件装载区域、以及位于该电子部件装载区域和外缘之间且两端到达相对置的侧面的所述槽。
本发明的电子装置的特征在于将电子部件装载在上述各构成的布线基板的所述电子部件装载区域中，且按照覆盖该电子部件的方式来接合所述盖体。
根据本发明的多个组合式布线基板，由于在所述母基板的一个主表面的电子部件装载区域和分割槽之间存在用于接合盖体的区域，并且在用于接合该盖体的区域内具备在该区域的宽度以下且比分割槽的深度浅的槽，在通过使母基板弯曲而进行分割时的应力与槽的底部相比更易于集中在分割槽的底部，因此能够抑制以槽的底部作为起点对母基板进行分割。另外，由于分割槽的底部处于比槽的底部深的位置，槽的底部并未位于分割槽的底部与另一主表面之间，因此抑制了以分割槽的底部作为起点所产生的龟裂在向着另一主表面侧行进的途中向着槽侧行进。因此，由于能够沿着分割槽较好地对母基板进行分割，因此能够降低在通过分割得到的布线基板的外缘部产生毛刺或缺口的可能性。
此外，根据本发明的多个组合式布线基板，在上述构成中，由于当槽在相邻的布线基板区域之间沿着分割槽而连续时，槽在多个布线基板区域上成为一直线状，因此能够在制作该多个组合式布线基板使用切割刀等容易地形成槽，并且能够增加在分割后的布线基板的上表面的角部处的槽的面积。
根据本发明的布线基板，形成了以下布线基板：由于其是通过沿着分割槽对上述构成的多个组合式布线基板进行分割所得到的，降低了布线基板的外缘部的毛刺或缺口的产生，另外，由于槽的开口宽度比电子部件装载区域与布线基板的外缘之间的宽度窄，可以在分割后的布线基板的外缘与槽之间确保给定的宽度，且该部分难以由于布线基板彼此间的冲撞等而出现缺口，因此可以通过图像识别装置等来更好地识别布线基板的外缘，并且能够以良好的定位精度来进行以布线基板的外缘为基准的电子部件向布线基板的装载。
另外，根据本发明的布线基板，由于其是通过沿着分割槽对上述构成的多个组合式布线基板进行分割所得到的，且在一个主表面上，具有所述电子部件装载区域、以及位于该电子部件装载区域和布线装置的外缘之间且两端到达相对置的侧面的槽，在俯视图上布线基板的角部处的槽面积变大，且能够增加角部处的密封材料的量，因此可以提高角部处的布线基板与盖体的接合强度。
本发明的电子装置形成为以下电子装置：由于其将电子部件装载在上述构成的布线基板的电子部件装载区域中，且按照覆盖电子部件的方式来接合盖体，降低了电子装置的外缘部上的毛刺或缺口的产生，因此能够通过使密封材料较好地填充到槽内来对布线基板和盖体牢固地进行接合，并且能够通过图像识别装置等来较好地识别电子装置的外缘，并且能够以良好的定位精度来进行以电子装置的外缘为基准的电子装置向外部电路基板的装载。
附图说明
图1的(a)是示出了本发明的多个组合式布线基板的实施方式的一个示例的俯视图，图1的(b)是示出了图1的(a)的A-A线截面的截面图。
图2的(a)是将图1的(a)的A部放大后所示出的俯视图，图2的(b)是将图1的(b)的A部放大后所示出的截面图。
图3的(a)是示出了本发明的多个组合式布线基板的实施方式的一个示例的俯视图，图3的(b)是示出了图3的(a)的A-A线截面的截面图。
图4的(a)是将图3的(a)的A部放大后所示出的俯视图，图3的(b)是将图3的(b)的A部放大后所示出的截面图。
图5的(a)是示出了本发明的多个组合式布线基板的实施方式的一个示例的俯视图，图5的(b)是示出了图5的(a)的A-A线截面的截面图。
图6的(a)是将图5的(a)的A部放大后所示出的俯视图，图6的(b)是将图5的(b)的A部放大后所示出的截面图。
图7是将本发明的多个组合式布线基板的实施方式的另一示例的主要部分放大后所示出的截面图。
图8的(a)～(c)是分别示出了制造本发明的多个组合式布线基板的工序的一个示例的截面图。
图9的(a)和(b)是分别示出了制造本发明的多个组合式布线基板的工序的另一示例的截面图。
图10的(a)和(b)是分别示出了制造本发明的多个组合式布线基板的工序的另一示例的截面图。
图11是示出了制造本发明的多个组合式布线基板的工序的又一示例的截面图。
图12的(a)是示出了本发明的布线基板的实施方式的一个示例的立体图，图12的(b)是示出了本发明的电子装置的实施方式的一个示例的截面图。
图13的(a)是示出了本发明的布线基板的实施方式的一个示例的立体图，图13的(b)是示出了本发明的电子装置的实施方式的一个示例的截面图。
图14的(a)和(b)是分别示出了本发明的多个组合式布线基板的实施方式的示例中的主要部分的俯视图。
符号说明
1…母基板
1a…布线基板区域
1b…电子部件装载区域
1c…用于接合盖体的区域
1d…第二电子部件装载区域
1e…布线基板
2(2x，2y)…分割槽
2a(2ya)…第二分割槽
3(3x，3y)…槽
4…布线导体
5…凹部
6、7…切割刀
8…电子部件
9…盖体
10…密封材料
11…接合材料
12…第二电子部件
具体实施方式
参照附图来说明本发明的多个组合式布线基板。
图1～图7示出了本发明的多个组合式布线基板的实施方式的示例，在这些图中，1为母基板，1a为布线基板区域，1b为电子部件装载区域，1c为用于接合盖体的区域，1d为第二电子部件装载区域、2(2x，2y)为分割槽，2a(2ya)为第二分割槽，3(3x，3y)为槽，4为布线导体，5为凹部。另外，尽管图2(a)、图4(a)、图6(a)是俯视图，但是对于分割槽2(2x，2y)和槽3(3x，3y)，为了便于识别而设置了阴影。
在图1(a)、图3(a)、图5(a)所示的示例中，在母基板1上排列了纵横各4个共计16个的布线基板区域1a，在各布线基板区域1a的边界上，形成了由纵向的分割槽2y和横向的分割槽2x形成的分割槽2。另外，在纵横排列了16个布线基板区域1a的中央部的外周部上设置了伪区域1f，并且在伪区域1f与布线基板区域1a的边界上也形成有分割槽2。
如图1～图6所示的示例那样，本发明的多个组合式布线基板是一种在中央部上纵横排列地配置了具有电子部件装载区域1b的多个布线基板区域1a的母基板1的一个主表面上、在布线基板区域1a的边界上形成了分割槽2的多个组合式布线基板，其中，在母基板1的一个主表面的电子部件装载区域1b和分割槽2之间存在用于接合盖体(未图示)的区域1c，在用于接合该盖体的区域1c内，具备比该区域1c的宽度窄且深度d2比分割槽2的深度d1浅的槽3。
由于槽3的深度d2比分割槽2的深度d1浅(d2＜d1)，在使母基板1弯曲而分割各个布线基板区域1a时的应力，与槽3的底部相比而易于集中在分割槽2的底部，因而易于以分割槽2的底部作为起点来分割母基板1。另外，由于分割槽2的底部处于比槽3的底部深的位置，槽3的底部并不处于分割槽2的底部与另一主表面之间，因而抑制了将分割槽2的底部作为起点而产生的龟裂在向另一主表面侧行进的途中向着槽3行进。因此，由于能够沿着分割槽2将母基板1较好地分割为各个布线基板区域1a，因此能够降低在通过分割而得到的布线基板的外缘部上产生毛刺和缺口的可能性。
此外，本发明的多个组合式布线基板优选的是：如图5和图6所示的示例那样，在上述构成中，槽3在邻接的布线基板区域1a、1a之间，沿着在母基板1的纵向或横向上延伸的分割槽2之一连续。根据这样的构成，由于槽3跨多个布线基板区域1a而形成为一直线状，能够在制作该多个组合式布线基板时使用切割刀或切割加工等来容易地形成槽3，并且能够增加分割后的布线基板的上表面的角部处的槽3的面积。
母基板1在由诸如氧化铝材质的烧结体或莫来石材质的烧结体、氮化铝材质的烧结体、碳化硅材质的烧结体、氮化硅材质的烧结体、玻璃陶瓷等陶瓷材料形成的电绝缘性的绝缘基体的中央部上，纵横排列形成多个布线基板区域1a，所述布线基板区域1a形成有由使用了钨或钼、铜、银等的金属粉末的金属化导体所形成的布线导体4。
在诸如母基板1的绝缘基体由氧化铝材质的烧结体形成的情况下，采用目前公知的刮刀(doctor blade)法等薄板成形方法，将通过向氧化铝、氧化硅、氧化镁、氧化钙等陶瓷原料粉末混合添加适当的有机粘合剂和溶剂、可塑剂、分散剂等而得到的陶瓷浆而成形为薄板状，进而得到生陶瓷薄板(ceramics green sheet)，然后，在对生陶瓷薄板施加适当的冲模加工的同时根据需要对多个生陶瓷薄板进行层叠，制作成为母基板1的生成形体，并以大约1500～1800℃的温度进行烧制，制作由单个或多个绝缘层形成的母基板1。
在布线导体4中，存在配置在绝缘基体的表面或绝缘层间的布线导体层、以及贯通绝缘层并与位于上下方的布线导体层电连接的贯通导体。通过使用丝网印刷法等印刷手段在母基板1用的生陶瓷薄板上印刷涂覆布线导体层用的金属化胶(paste)，并与母基板1用的生成形体一起进行烧制，来形成布线导体层。在用于形成布线导体的金属化胶的印刷涂覆之前，使用基于模具或冲床的冲模加工或者激光加工等加工方法在母基板1用的生陶瓷薄板上形成贯通导体用的贯通孔，使用丝网印刷法等印刷手段在该贯通孔中填充贯通导体用的金属化胶，并与成为母基板1的生成形体一起进行烧制，来形成贯通导体。通过向主要成分的金属粉末中加入有机粘合剂、有机溶剂，且根据需要而加入分散剂等并使用球磨机、三辊轧机、行星式混合机等混炼手段进行混合和混炼，来制作金属化胶。另外，为了既符合生陶瓷薄板的烧结行动又提高与烧制后的母基板的接合强度，可以添加玻璃或陶瓷的粉末。根据有机粘合剂或有机溶剂的种类或添加量，将贯通导体用的金属化胶调整到适于填充的、一般比布线导体层用的金属化胶高的粘度。
另外，在露出布线导体4的表面上，根据需要，覆盖镍、金等耐蚀性优良的金属。由此，可以有效地抑制布线导体4的腐蚀，并且可以使得布线导体4与电子部件的接合、布线导体4与接合导线的接合、以及布线导体4与外部电路基板的布线导体的接合变得牢固。另外，例如，在露出布线导体4的表面上，通过电解电镀法或无电解电镀法，依次覆盖厚度为1～10μm的镍镀层和厚度为0.3～3μm的金镀层。
在母基板1的一个主表面的各布线基板区域1a的边界上形成分割槽2。尽管分割槽2的纵断面形状可以是V字状或U字状或者四边形状的，但是优选的是，如图1～图7所示的示例那样，当使其为V字状时，由于当通过使母基板1弯曲而沿分割槽2使其断裂时，该形状为分割槽2的底部易于应力集中的形状，该断裂变得容易且正确。
另外，优选的是，如图7所示的示例那样，在母基板1的另一主表面上，在布线基板区域1a的边界上也预先形成第二分割槽2a(在图7中，纵向的2ya)。当这样预先形成第二分割槽2a时，由于还产生将另一主表面侧的第二分割槽2a的底部作为起点的龟裂，因此可以从两主表面开始更高精度地沿着布线基板区域1a的边界对母基板1进行分割。
在这样于另一主表面上设置了第二分割槽2a的情况下，由于一个主表面侧的分割槽2的底部比槽3的底部深且位于另一主表面侧的第二分割槽2a的底部的附近，因此龟裂易于从另一主表面侧的第二分割槽2a的底部向着所对置的一个主表面侧的分割槽2的底部行进。另外，尽管在用于得到多层布线基板的多个组合式布线基板的制造工序中，在一个主表面侧的分割槽2和另一主表面侧的第二分割槽2a之间会产生几十～几百μm的位置偏差，但是，当将槽3设置在与一个主表面侧的分割槽2分离开的偏靠向电子部件装载区域1b的位置上时，由于第二分割槽2a与槽3的距离变远，抑制了从第二分割槽2a向槽3侧的龟裂的行进，并且能够降低在布线基板的外缘部上产生毛刺或缺口的可能性。另外，在一个主表面侧上具备凹部5的情况下，根据与上述相同的理由，优选将槽3设置在并非偏靠向分割槽2而是偏靠向凹部5的位置。
分割槽2的深度根据绝缘基体的材料等来适当地设定，并且将其形成为母基板1的厚度的50～70％的程度。通过这样做，在对母基板1进行较好分割的同时，形成不存在无意中发生破裂的多个组合式布线基板。另外，在母基板1的另一主表面上形成有第二分割槽2a的情况下，按照使分割槽2的深度与第二分割槽2a的深度的合计相对于上述母基板1的厚度成比例的方式来形成。
当母基板1的一个主表面中的分割槽2的开口宽度为0.05～1.0mm时，由于可以较好地对母基板1进行分割，并且各布线基板区域1a并不由于分割槽2所占面积的影响而变小，且在形成分割槽2时布线基板区域1a不会发生较大变形，因而是较为优选的。
将槽3形成在母基板1的一个主表面的分割槽2与电子部件装载区域1b之间的用于接合盖体的区域1c。在图1和图2所示的示例中，其为用于围住电子部件装载区域1b的四边形的框状形状。另外，在图5和图6所示的示例中，其为沿着在母基板1的纵向或横向上延伸的分割槽2之一的形状(纵向的槽3是沿着在纵向上延伸的分割槽2的形状，横向的槽3是沿着在横向上延伸的分割槽2的形状)，并且在邻接的布线基板区域1a、1a之间连续。在图1～图6所示的示例中，如图2(b)、图4(b)和图6(b)所示的那样，将槽3的深度d2设定为比分割槽2的深度d1浅，并且将其形成为母基板1的厚度的10～40％的程度。尽管在图3的截面形状为图1～图6所示的示例那样的形状且使用切割刀来形成的情况下，底部的纵截面形状变为V字状的，但是其也可以是U字状或四边形状。为了在对母基板1进行分割时，使得在槽3的底部难以产生龟裂，优选其为应力难以在底部集中的U字状或角部变圆的四边形状。可以通过使用激光来形成槽3，来得到这样的形状。
另外，优选的是，槽3的截面形状为V字状的情况下的底部的角度比分割槽2的底部的角度大。为了抑制母基板1以槽3的底部作为起点而发生破裂，并且在将盖体与布线基板进行接合时能够容易地将密封材料填充到槽3内，例如，将槽3的底部的角度形成为20度～90度的程度。
另外，优选的是，在纵横排列了多个布线基板区域1a的中央部的外周部具有伪区域1f。伪区域1f是使多个组合式布线基板的制作或搬运变得容易的区域，使用该伪区域1f，能够进行成为母基板1的生成形体或多个组合式布线基板的加工时或搬运时的位置确定、固定等。另外，当将其形成为使分割槽2的两端部位于排列在最外周的布线基板区域1a与成为母基板1的生成形体的外周部之间的伪区域1f中时，由于可以防止在母基板1的搬运等时由于从外部施加的力而导致母基板无意中发生破裂，因此是较为优选的。另外，也可以将伪区域设置在多个布线基板区域1a之间。在这种情况下，在布线基板区域1a和伪区域之间形成分割槽2。
另外，优选的是，槽3夹着分割槽2而对称，也就是，如图7所示的示例那样，夹着分割槽2相对置的一对槽3、3的每一个与分割槽2的距离w1相同。通过这样做，从分割槽2到槽3的距离w1在分割槽2的两侧变得大致均等，在沿着分割槽2来分割母基板1时，将应力大致均等地施加到夹着分割槽2的两侧，能够进一步降低在布线基板的外缘部产生毛刺或缺口的可能性。此外，优选的是，在布线基板区域1a的周围形成有伪区域1f的情况下，也在伪区域1f中形成槽3，并且将在布线基板区域1a中形成的槽3与在伪区域1f中形成的槽3设置为夹着分割槽2对称。另外，优选的是，分割槽2与槽3的距离w1比电子部件装载区域1b与槽3的距离(图7中所示的w2)大(w1＞w2)。通过这样做，即使产生了对分割槽2的支点的位置偏差，由于将槽3设置在与分割槽2分离开的偏靠向电子部件装载区域1b的位置，因此抑制了以槽3的底部作为起点的分割，并且能够降低在分割后的布线基板的外缘部上产生毛刺或缺口的可能性。
对于将电子部件装载区域1b设置在从布线基板区域1a的中央发生了偏离的位置的情况也同样地，优选的是，夹着分割槽2相对置的一对槽3、3的每一个与分割槽2的距离w1相同。图14的(a)和图14的(b)是分别示出了本发明的多个组合式布线基板的实施方式的示例中的主要部分的俯视图。在接合具有与布线基板区域1a的形状相对应形状的盖体的情况下，如图14(a)所示的示例那样，由于用于接合盖体的区域1c和槽3的位置也以将电子部件装载区域1b从布线基板区域1a的中央移位的量发生偏差，因此槽3离分割槽2的距离变得不同(wL＞wR)，并且在沿着分割槽2来分割母基板1时，并未将应力均等地施加到夹着分割槽2的两侧。在这样的情况下，如图14(b)所示的示例那样，通过将电子部件装载区域1b的位置配置在夹着1个分割槽3而对称的位置上，可以使槽3与分割槽2的距离相同(wL＝wR)，将应力大致均等地施加到夹着分割槽2的两侧，并且能够降低在分割后的布线基板的外缘部上产生毛刺或缺口的可能性。
可以通过将切割刀或模具推抵到成为母基板1的生成形体上，或者可以通过对成为母基板1的生成形体或烧制后的母基板1施加激光加工或切割加工，来形成分割槽2和槽3。
图8～图11是分别示出了将制造图3和图4的示例中所示出的多个组合式布线基板的工序的一个示例进行放大后所示出的截面图。在图8～图11中，1’是成为母基板1的生成形体，2y’是成为分割槽2y的在生成形体1’上形成的切口，3y’是成为槽3y的在生成形体1’上形成的切口，4’是成为布线导体4的金属化胶，6是用于形成切口2y’的切割刀，7是用于形成切口3y’的切割刀。图8～图11示出了在制造如图3和图4所示的示例那样的本发明的多个组合式布线基板的工序中、用切割刀6、7在生成形体1’上形成成为分割槽2y的切口2y’和成为槽3y的切口3y’的工序。
例如，通过以下所述的那样来形成分割槽2和槽3。首先，如图8的(a)所示，在准备了生成形体1’之后，通过将切割刀6推抵到成为母基板1的生成形体1’上，来形成分割槽2y的切口2y’。之后，如图8的(b)和图8的(c)所示的示例那样，通过将切割刀7推抵到成为母基板1的生成形体1’上，来形成槽3y的切口3y’。然后，通过对该生成形体1’进行烧制，来得到形成了分割槽2y和槽3y的母基板1。此外，通过与纵向的分割槽2y和槽3y相同的方法来形成横向的分割槽2x和槽3x。
此外，尽管在图8所示的示例中，为了形成切口3y’，分两次形成夹着切口2y’形成的切口3y’，但是如图9所示的示例那样，也可以夹着切口2y’在两侧同时地形成切口3y’。通过同时地形成切口3y’，在能够简化切口3y’的形成工序的同时，可以使生成形体1’的变形或切口2y’和切口3y’的变形等变小，并且可以高精度地形成分割槽2y和槽3y。在这种情况下，可以使用两个切割刀7成为一体的切割刀。由于当这样做时，作为整体形成了厚度较厚的切割刀，与用厚度较薄的1个切割刀7分两次来形成切口3y’的情况相比，能够降低由于在形成切口3y’时的应力使得切割刀7发生变形而导致的切口3y’的深度或倾斜度等发生变化。例如，可以通过将两个切割刀7贴合在一起，容易地制作这样的切割刀。
此外，尽管在图8和图9所示的示例中，在生成形体1’上形成了切口2’之后再形成切口3’，但是如图10所示的示例那样，可以在生成形体1’上形成了切口3’之后再形成切口2’。此外，如图11所示的示例那样，可以同时地形成切口2’和切口3’。这样，可以使用由用于形成切口2’的切割刀6与用于形成切口3’的切割刀7成为一体的切割刀，来同时地形成切口2’和切口3’。通过同时地形成切口2’和切口3’，在能够简化切口2’和切口3’的形成工序的同时，可以高精度地控制分割槽2y和槽3y的距离w1并形成。
此外，如在图8和图9所示的示例中那样，在生成形体1’上形成了切口2y’之后再形成切口3y’的情况下，与先形成切口3y’的情况相比，可以将由于因形成更深的切口即切口2’时的应力使生成形体1’变形进而导致切口3’的宽度或深度变小，并且易于高精度地控制槽3y的宽度或深度。另外，由于将切口3y’形成为比切口2y’浅，形成切口3y’时的生成形体1’的变形比形成切口2y’时的生成形体1’的变形相比较小，因而抑制了诸如由于生成形体1’的变形而导致切口2’的深度变浅。另外，在诸如在电子部件装载区域1b中存在凹部5’的情况下，由于形成了成为槽3y的切口3y’时的应力向凹部5’侧和成为分割槽2y的切口2y’侧分散，因此能够抑制由于成为槽3y的切口3y’的形成使得生成形体1’发生变形进而导致凹部5’的形状变小。
另外，可以在形成了成为纵向的分割槽2y的切口2y’和成为横向的分割槽2x的切口2x’之后，分别在纵向和横向上形成成为槽3(3x和3y)的切口3’(3x’和3y’)。
图12的(a)和图13的(a)是示出了本发明的布线基板的实施方式的一个示例的立体图。图12的(b)、图13的(b)是示出了本发明的电子装置的实施方式的一个示例的截面图。在图12和图13中，8为电子部件，9为盖体，10为密封材料，11为接合材料，12为第二电子部件。图12的(a)所示的示例示出了通过对图1和图2所示的多个组合式布线基板进行分割所得到的布线基板1e的示例。图13的(a)所示的示例示出了通过对图5和图6所示的多个组合式布线基板进行分割所得到的布线基板1e的示例。
通过沿着分割槽2对上述那样的本发明的多个组合式布线基板进行分割，来制作多个本发明的布线基板1e。然后，如图12的(b)、图13的(b)所示的那样，通过将电子部件8装载到电子部件装载区域1b，并且按照覆盖电子部件8的方式来接合盖体9，来制作本发明的电子装置。
本发明的布线基板1e是通过沿着分割槽2对上述构成的多个组合式布线基板进行分割后得到的。由此，由于降低了在布线基板1e的外缘部上毛刺和缺口的产生，另外，由于槽3的开口宽度比侧壁部的宽度窄，在分割后的布线基板1e的外缘和槽3之间存在厚度，该部分难以由于搬运时的布线基板1e彼此间的冲撞等而出现缺口，因此能够通过图像识别装置等来更好地识别布线基板1e的外缘，并且能够以良好的定位精度来进行以布线基板1e的外缘为基准的电子部件8向布线基板1e的装载。
此外，本发明的布线基板1e是通过沿着分割槽2对如图1～图6所述的示例那样的上述构成的多个组合式布线基板进行分割后得到的，其特征在于：在图13(a)所示的示例中，在一个主表面上，其具有电子部件装载区域1b、以及在该电子部件装载区域1b和布线基板1e的外缘之间的两端到达相对置的侧面的槽3。由此，由于在俯视图中布线基板1e的角部处的槽3的面积变大，可以增加角部处的密封材料10的量，因此可以提高在角部处的布线基板1e与盖体9的接合强度。也就是，例如，在用热硬化性的树脂制的密封材料10对布线基板1e和盖体9进行接合时，通过用于使密封材料10硬化的加热，由于在布线基板1e的角部处的密封材料10中产生了空隙，能够抑制在布线基板1e的角部处的密封材料10的厚度变薄，从而能够抑制布线基板1e与盖体9的接合强度的下降。另外，在由于布线基板1e与盖体9的热膨胀差而引起的热应力变大的角度处，由于槽3变为十字形的，在密封材料10的接合面积增加的同时进入槽3的密封材料10易于成为对横向的力的阻碍，因此提高了盖体9和布线基板1e的接合可靠性。
如图12的(b)和图13(b)所示的示例那样，本发明的电子装置成为如下电子装置：由于将电子部件8装载到上述构成的布线基板1e的电子部件装载区域1b中，并且按照诸如覆盖电子部件8的方式来接合盖体9，所以能够通过在槽3内填充密封材料10而对布线基板1e与盖体9进行牢固接合，同时，由于降低了在电子装置的布线基板1e的外缘部上的毛刺或缺口的发生，能够通过图像识别装置等来较好地识别电子装置的外缘，并且能够以良好的定位精度来进行以电子装置的外缘为基准的电子装置向外部电路基板的装载。另外，在图12(b)所示的示例中，其是将电子部件8装载到电子部件装载区域1b中，并且按照诸如覆盖电子部件8的方式接合了帽状的盖体9的电子装置。在图13(b)所示的示例中，其是在电子部件装载区域1b中具有凹部5，将第二电子部件12装载到凹部5的底表面上，按照诸如覆盖凹部5的方式将电子部件8装载到凹部5的开口部中，并且进一步诸如以覆盖电子部件8的方式接合了帽状的盖体9的电子装置。
电子部件8是IC芯片或LSI芯片等半导体元件、水晶振子或压电振子等压电元件、以及各种传感器等。
例如，在电子部件8是倒装芯片型的半导体元件的情况下，通过焊料块或金属块、或者导电性树脂(各向异性导电树脂等)等接合材料11，对半导体元件的电极与布线导体4进行电的和机械的连接，来执行电子部件8的装载。在处于图12所示的示例的情况下，在通过接合材料11将电子部件8接合到电子部件装载区域1b中之后，可以在电子部件8和布线基板1e之间注入底层填料(underfill)。或者，例如，在电子部件8为导线接合型的半导体元件的情况下，在通过接合材料11将电子部件8固定到电子部件装载区域1b之后，通过接合导线对半导体元件的电极与布线导体4进行电连接，由此来执行电子部件8的装载。此外，例如，在电子部件8为水晶振子等压电元件的情况下，在通过接合材料11将电子部件8固定到电子部件装载区域1b之后，通过导电性树脂等接合材料11执行压电元件的固定、以及压电元件的电极与布线导体的电连接。此外，根据需要，可以在电子部件8的周围装载电阻元件或电容元件等第二电子部件12.例如，如图13的(b)所示的示例那样，当将第二电子部件12装载在凹部5内时，与将电子部件8和第二电子部件12装载在同一平面上的情况相比，可以实现电子装置的小型化。
盖体9是由金属或陶瓷、玻璃、树脂等形成的帽状的盖体。盖体9优选具有接近于布线基板1e的绝缘基体的热膨胀系数的热膨胀系数，在诸如绝缘基体由氧化铝材质的烧结体形成，且使用由金属形成的盖体9的情况下，可以使用由Fe-Ni(铁-镍)合金或Fe-Ni-Co(铁-镍-钴)合金等形成的盖体。在电子部件8为固体摄像元件或发光元件的情况下，其不仅可由玻璃或树脂等形成的透光性的板材来形成，也可以将由玻璃或树脂等形成的透光性的透镜、或者安装了透镜的盖体作为盖体9。
另外，根据需要，可以用环氧树脂或硅酮树脂等树脂来覆盖电子部件8。例如，在电子部件8为发光元件的情况下，可以使用含有荧光体的树脂来将其覆盖，以使所覆盖的树脂中的荧光体对从发光元件发出的光进行波长变换。
密封材料10可以使用热硬化性或光硬化性等的丙烯酸系树脂、环氧系树脂、酚醛系树脂、甲酚系树脂、硅酮系树脂、聚醚酰胺系树脂等树脂材料，或者低熔点的玻璃。另外，可以根据需要，使密封材料10混入黑色、茶褐色、暗褐色、暗绿色、深蓝色等暗色系的颜料或染料。由此，例如，在电子部件8为固体摄像元件，且接合在遮光性的盖体9的上部安装了透光性的板材或透镜的盖体的情况下，可以遮断不希望的光透过密封材料10而侵入。或者，在电子部件8为发光元件，且同样地接合具有上部部分地透光的遮光性的盖体9的情况下，来自发光元件的光并不透过密封材料10向侧方泄露。
此外，在不脱离本发明的要旨的情况下，可以对本发明进行各种变更。例如，尽管在以上的多个组合式布线基板中仅在母基板1的一个主表面上形成了凹部5和槽3，但是也可以在另一主表面上形成分割槽2、槽3、凹部5。将在这种情况下的另一主表面上形成的槽3的深度也形成为比在另一主表面上形成的分割槽2和凹部5的深度浅。
此外，可以通过在将电子部件8装载到多个组合式布线基板的各布线基板区域1a上并接合盖体9之后，沿着分割槽2进行分割来制作电子装置。

Claims (3)

1.一种多个组合式布线基板，其是在中央部纵横排列地配置了具有电子部件装载区域的多个布线基板区域的母基板的一个主表面上、且在所述布线基板区域的边界形成了分割槽的多个组合式布线基板，
所述多个组合式布线基板的特征在于，
在所述母基板的一个主表面的所述电子部件装载区域和所述分割槽之间存在用于接合盖体的区域，并且，在用于接合该盖体的区域内具备在该区域的宽度以下且比所述分割槽的深度浅的槽，
所述槽在相邻的所述布线基板区域之间沿着所述分割槽连续，
且在上述布线基板区域的角部，所述槽为十字形，在与所述母基板的所述一个主表面垂直的方向上观察，所述分割槽与沿该分割槽延伸的所述槽之间的距离大于所述槽与所述电子部件装载区域之间的距离。
2.一种布线基板，其是通过对权利要求1所述的多个组合式布线基板沿着所述分割槽进行分割而得到的布线基板，其特征在于，
在一个主表面上，具有所述电子部件装载区域、以及位于该电子部件装载区域和外缘之间且两端到达相对置的侧面的所述槽。
3.一种电子装置，其特征在于，将电子部件装载在权利要求2所述的布线基板的所述电子部件装载区域，且按照覆盖该电子部件的方式来接合所述盖体。
CN201080009867.3A 2009-06-25 2010-06-23 多个组合式布线基板、布线基板和电子装置 Expired - Fee Related CN102342185B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009150614A JP5355246B2 (ja) 2009-06-25 2009-06-25 多数個取り配線基板および配線基板ならびに電子装置
JP2009-150614 2009-06-25
PCT/JP2010/060658 WO2010150820A1 (ja) 2009-06-25 2010-06-23 多数個取り配線基板および配線基板ならびに電子装置

Publications (2)

Publication Number Publication Date
CN102342185A CN102342185A (zh) 2012-02-01
CN102342185B true CN102342185B (zh) 2015-04-22

Family

ID=43386589

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080009867.3A Expired - Fee Related CN102342185B (zh) 2009-06-25 2010-06-23 多个组合式布线基板、布线基板和电子装置

Country Status (5)

Country Link
US (1) US8658908B2 (zh)
EP (1) EP2448377B1 (zh)
JP (1) JP5355246B2 (zh)
CN (1) CN102342185B (zh)
WO (1) WO2010150820A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012108229A1 (ja) * 2011-02-07 2012-08-16 株式会社村田製作所 セラミック基板およびその製造方法
JP5763962B2 (ja) 2011-04-19 2015-08-12 日本特殊陶業株式会社 セラミック配線基板、多数個取りセラミック配線基板、およびその製造方法
JP5945099B2 (ja) 2011-04-20 2016-07-05 日本特殊陶業株式会社 配線基板、多数個取り配線基板、およびその製造方法
JP6006474B2 (ja) * 2011-04-25 2016-10-12 日本特殊陶業株式会社 配線基板、多数個取り配線基板、およびその製造方法
CN103703871A (zh) * 2011-12-27 2014-04-02 日本特殊陶业株式会社 配线基板和多片式配线基板
KR20130081515A (ko) * 2012-01-09 2013-07-17 삼성전자주식회사 Ｌｅｄ 패키지용 기판 및 ｌｅｄ 패키지 제조방법
JP6129491B2 (ja) * 2012-08-06 2017-05-17 Ｎｇｋエレクトロデバイス株式会社 多数個取り配線基板
JP6029173B2 (ja) * 2013-02-04 2016-11-24 Ｎｇｋエレクトロデバイス株式会社 セラミックパッケージ及びその製造方法
CN105359632B (zh) * 2013-10-23 2018-02-06 京瓷株式会社 布线基板以及电子装置
US9820384B2 (en) * 2013-12-11 2017-11-14 Intel Corporation Flexible electronic assembly method
JP6403092B2 (ja) * 2014-10-20 2018-10-10 日立金属株式会社 セラミック基板およびそれを用いた電子部品の製造方法
KR102021800B1 (ko) * 2016-04-22 2019-09-17 쿄세라 코포레이션 멀티피스 배선기판, 배선기판 및 멀티피스 배선기판의 제조 방법
WO2019111984A1 (ja) * 2017-12-08 2019-06-13 東洋紡株式会社 ポリエステルエラストマー樹脂組成物
WO2020004565A1 (ja) * 2018-06-28 2020-01-02 京セラ株式会社 回路基板およびこれを備える電子装置
JP6550516B1 (ja) * 2018-09-18 2019-07-24 レノボ・シンガポール・プライベート・リミテッド パネル、ｐｃｂおよびｐｃｂの製造方法
DE102018128570A1 (de) * 2018-11-14 2020-05-14 Osram Opto Semiconductors Gmbh Verfahren zur herstellung einer vielzahl strahlungsemittierender bauelemente, strahlungsemittierendes bauelement, verfahren zur herstellung eines verbindungsträgers und verbindungsträger
JP7200705B2 (ja) 2019-01-31 2023-01-10 セイコーエプソン株式会社 振動デバイス、振動デバイスの製造方法、振動モジュール、電子機器および移動体
JP7135947B2 (ja) * 2019-03-12 2022-09-13 三菱マテリアル株式会社 絶縁回路基板の製造方法及びセラミックス板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5024970A (en) * 1989-06-27 1991-06-18 Mitsubishi Denki Kabushiki Kaisha Method of obtaining semiconductor chips
JP2004200631A (ja) * 2002-12-13 2004-07-15 Kingpak Technology Inc 光センサパッケージ構造
JP2006128363A (ja) * 2004-10-28 2006-05-18 Kyocera Corp 多数個取り配線基板および電子装置
CN101420819A (zh) * 2007-10-23 2009-04-29 株式会社东芝 印刷线路板以及电子设备

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3608186A (en) * 1969-10-30 1971-09-28 Jearld L Hutson Semiconductor device manufacture with junction passivation
US5124677A (en) * 1990-08-22 1992-06-23 Harris Corporation Waffleline-configured surface-mount package for high frequency signal coupling applications
JPH10270813A (ja) * 1997-03-27 1998-10-09 Murata Mfg Co Ltd ブレーク溝付きセラミック基板およびこのセラミック基板から製造される電子部品
US6603193B2 (en) * 2001-09-06 2003-08-05 Silicon Bandwidth Inc. Semiconductor package
JP2005033450A (ja) * 2003-07-11 2005-02-03 Murata Mfg Co Ltd 電子部品およびその製造方法
JP2005064230A (ja) * 2003-08-12 2005-03-10 Disco Abrasive Syst Ltd 板状物の分割方法
JP2006041456A (ja) 2004-06-25 2006-02-09 Kyocera Corp 光半導体素子収納用パッケージおよび光半導体装置
US7492044B2 (en) * 2005-10-06 2009-02-17 Lenovo (Singapore) Pte. Ltd. System and method for decreasing stress on solder holding BGA module to computer motherboard
JP5373262B2 (ja) * 2006-12-06 2013-12-18 株式会社デンソー 半導体基板のキャップ固着方法
US20080192446A1 (en) * 2007-02-09 2008-08-14 Johannes Hankofer Protection For Circuit Boards
US7906371B2 (en) * 2008-05-28 2011-03-15 Stats Chippac, Ltd. Semiconductor device and method of forming holes in substrate to interconnect top shield and ground shield
JP5052470B2 (ja) * 2008-09-25 2012-10-17 京セラ株式会社 多数個取り配線基板および配線基板ならびに電子装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5024970A (en) * 1989-06-27 1991-06-18 Mitsubishi Denki Kabushiki Kaisha Method of obtaining semiconductor chips
JP2004200631A (ja) * 2002-12-13 2004-07-15 Kingpak Technology Inc 光センサパッケージ構造
JP2006128363A (ja) * 2004-10-28 2006-05-18 Kyocera Corp 多数個取り配線基板および電子装置
CN101420819A (zh) * 2007-10-23 2009-04-29 株式会社东芝 印刷线路板以及电子设备

Also Published As

Publication number Publication date
EP2448377B1 (en) 2015-11-25
US20110315439A1 (en) 2011-12-29
WO2010150820A1 (ja) 2010-12-29
JP2011009400A (ja) 2011-01-13
US8658908B2 (en) 2014-02-25
EP2448377A1 (en) 2012-05-02
JP5355246B2 (ja) 2013-11-27
CN102342185A (zh) 2012-02-01
EP2448377A4 (en) 2014-03-12

Similar Documents

Publication Publication Date Title
CN102342185B (zh) 多个组合式布线基板、布线基板和电子装置
EP3179525B1 (en) Semiconductor device and method for producing same
JP5731404B2 (ja) 多数個取り配線基板および配線基板ならびに電子装置
US9691682B2 (en) Optoelectronic semiconductor component having an electrically insulating element
CN104769710A (zh) 电子元件搭载用封装件、电子装置以及摄像模块
CN104051408A (zh) 模块及其制造方法
CN107851616B (zh) 布线基板以及电子装置
CN106463515B (zh) 摄像元件安装用基板及摄像装置
CN107534040A (zh) 光电子器件装置和用于制造大量光电子器件装置的方法
CN107785327B (zh) 电子部件搭载用基板、电子装置以及电子模块
JP5052470B2 (ja) 多数個取り配線基板および配線基板ならびに電子装置
US10174914B2 (en) Light-emitting-element mounting substrate, light emitting device, and light emitting module
US10163746B2 (en) Semiconductor package with improved signal stability and method of manufacturing the same
JP2018121005A (ja) 電子素子実装用基板、電子装置および電子モジュール
JP2011249526A (ja) 多数個取り配線基板
JP4458999B2 (ja) 多数個取り配線基板、電子部品収納用パッケージおよび電子装置
JP5056429B2 (ja) 半導体装置の製造方法
JP2004055985A (ja) セラミックパッケージ及び電子装置
US11917758B2 (en) Substrate structure and manufacturing method thereof, electronic device
JP4733061B2 (ja) 複数個取り配線基台、配線基台および電子装置、ならびに複数個取り配線基台の分割方法
JP4305326B2 (ja) 半導体パッケージの製造方法
JP5460002B2 (ja) 多数個取り配線基板および配線基板ならびに電子装置
JP2000252308A (ja) 半導体装置の製造方法
JP4767120B2 (ja) 複数個取り配線基板、配線基板、電子装置
JP4646825B2 (ja) 多数個取り配線基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150422

Termination date: 20200623

CF01 Termination of patent right due to non-payment of annual fee