KR20130081515A - Ｌｅｄ 패키지용 기판 및 ｌｅｄ 패키지 제조방법 - Google Patents

Ｌｅｄ 패키지용 기판 및 ｌｅｄ 패키지 제조방법 Download PDF

Info

Publication number
KR20130081515A
KR20130081515A KR1020120002534A KR20120002534A KR20130081515A KR 20130081515 A KR20130081515 A KR 20130081515A KR 1020120002534 A KR1020120002534 A KR 1020120002534A KR 20120002534 A KR20120002534 A KR 20120002534A KR 20130081515 A KR20130081515 A KR 20130081515A
Authority
KR
South Korea
Prior art keywords
substrate
conductive layer
chip mounting
led
liquid resin
Prior art date
Application number
KR1020120002534A
Other languages
English (en)
Inventor
한상호
김진하
김진우
전성호
조석만
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120002534A priority Critical patent/KR20130081515A/ko
Priority to CN2013100020388A priority patent/CN103199176A/zh
Priority to DE102013100063A priority patent/DE102013100063A1/de
Priority to US13/737,280 priority patent/US20130175554A1/en
Publication of KR20130081515A publication Critical patent/KR20130081515A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]

Abstract

본 발명의 일 측면은, 복수의 LED 칩을 위한 칩 실장영역을 갖는 기판과, 상기 기판 상에 형성되며, 상기 칩 실장영역에 위치하여 상기 복수의 LED 칩 각각에 연결될 복수의 전극패턴을 제공하는 도전층과, 상기 기판 상에서 상기 칩 실장영역으로부터 일정한 간격으로 이격되어 상기 칩 실장영역을 둘러싸도록 형성된 댐용 홈부를 포함하는 LED 패키지용 기판을 제공한다.

Description

ＬＥＤ 패키지용 기판 및 ＬＥＤ 패키지 제조방법{A SUBSTRATE FOR A LED PACKAGE AND MANUFACTURING METHOD OF A LED PACKAGE}
본 발명은 LED 패키지에 관한 것으로서, 특히 LED 패키지용 기판 및 이를 이용한 LED 패키지 제조방법에 관한 것이다.
발광 다이오드(Light Emitting Diode; 이하, 'LED'라고 함)는 전기에너지를 광에너지로 변환하는 반도체 소자로서, 에너지 밴드갭에 따른 특정한 파장의 빛을 내는 화합물 반도체로 구성되며, 광통신 및 모바일 디스플레이, 컴퓨터 모니터 등과 같은 디스플레이, LCD용 평면광원(Back Light Unit: BlU)에서부터 조명의 영역까지 그 사용이 확대되고 있는 추세이다.
종래에는, 주로 LED 패키지는 백색 발광을 위해 형광체가 함유된 액상 수지를 디스펜싱(dispensing) 등의 공지된 방법으로 LED 칩 주위에 도포하여 제조되어 왔다. 이 경우, LED 칩의 상면과 측면에 위치한 형광체의 양이 달라, 칩 상면에서 나오는 백색광과 칩 측면에서 나오는 백색광 사이에 색온도와 같은 색특성 차이가 발생하게 되는 문제가 있다. 특히, 양산화를 위해서, 복수의 LED 칩에 동시에 수지층을 적용할 때에는 개별 칩에서 발생되는 산포문제가 커질 뿐만 아니라, 수지층의 적용영역을 특정하기 위해서 별도의 댐을 설치해야 하는 번거로움이 있어 왔다.
당 기술분야에서는, 복수의 LED 패키지에 형광체 함유 수지층와 같이 다양한 형태의 수지층을 동시에 적용하여 수지포장공정을 단순화할 수 있는 LED 패키지 제조기술이 요구되어 왔다.
본 발명의 일 측면은, 복수의 LED 칩을 위한 칩 실장영역을 갖는 기판과, 상기 기판 상에 형성되며, 상기 칩 실장영역에 위치하여 상기 복수의 LED 칩 각각에 연결될 복수의 전극패턴을 제공하는 도전층과, 상기 기판 상에서 상기 칩 실장영역으로부터 일정한 간격으로 이격되어 상기 칩 실장영역을 둘러싸도록 형성된 댐용 홈부를 포함하는 LED 패키지용 기판을 제공한다.
상기 도전층을 상기 칩 실장영역을 둘러싸는 잉여 도전층 영역을 더 포함할 수 있다. 이 경우에, 상기 잉여 도전층 영역은 상기 댐용 홈부에 의해 내부 도전층 영역과 외부 도전층 영역을 분할될 수 있다. 상기 홈부의 깊이는 상기 도전층의 두께 이상일 수 있다. 특정 실시형태에서, 상기 기판은 세라믹 기판일 수 있다.
본 발명의 다른 측면은, 복수의 LED 칩을 위한 칩 실장영역을 갖는 기판과, 상기 기판 상에 형성되며, 상기 칩 실장영역에 위치하여 상기 복수의 LED 칩 각각에 연결될 복수의 전극패턴을 제공하는 도전층과, 상기 기판 상에서 상기 칩 실장영역으로부터 일정한 간격으로 이격되어 상기 칩 실장영역을 둘러싸도록 형성된 댐용 홈부를 포함하는 LED 패키지용 기판을 제공하는 단계와, 상기 복수의 전극패턴에 각각 연결되도록 상기 칩 실장영역에 상기 복수의 LED 칩을 실장하는 단계와, 상기 칩 실장영역에 실장된 복수의 LED 칩을 둘러싸도록 액상 수지를 적용하는 단계 - 상기 액상 수지가 도포되는 영역은 상기 댐용 홈부에 의해 정의됨 - 와, 상기 복수의 LED 칩을 둘러싼 상기 액상 수지를 경화시키는 단계와, 상기 복수의 LED 칩과 함께 상기 기판을 개별 LED 패키지 단위로 절단하는 단계;를 포함하는 LED 패키지 제조방법을 제공한다.
상기 도전층을 상기 칩 실장영역을 둘러싸는 잉여 도전층 영역을 더 포함할 수 있다. 이 경우에, 상기 잉여 도전층 영역은 상기 댐용 홈부에 의해 내부 도전층 영역과 외부 도전층 영역을 분할될 수 있다.
상기 LED 패키지 단위로 절단하는 단계는, 상기 칩 실장영역을 상기 잉여 도전층과 상기 잉여 도전층이 형성된 기판으로부터 분리하는 단계를 포함할 수 있다.
상기 액상 수지를 형광체를 함유한 투명 수지일 수 있다.
특정 실시형태에서, 상기 액상 수지를 적용하는 단계는, 상기 LED 칩의 측면의 적어도 일부를 둘러싸도록 제1 액상 수지를 적용하는 단계와, 상기 제1 액상 수지가 적용된 상기 LED 칩을 덮도록 제2 액상 수지를 적용하는 단계를 포함할 수 있다. 이 경우에, 상기 제1 액상 수지는 광반사성 분말을 함유하는 투명 수지이며, 상기 제2 액상 수지는 형광체를 함유한 투명 수지일 수 있다.
덧붙여 상기한 과제의 해결수단은, 본 발명의 특징을 모두 열거한 것은 아니다. 본 발명의 다양한 특징과 그에 따른 장점과 효과는 아래의 구체적인 실시형태를 참조하여 보다 상세하게 이해될 수 있을 것이다.
LED 패키지용 기판에 칩 실장영역과 일정한 간격으로 이격된 홈부를 설치함으로써 복수의 LED 칩을 위한 액상 수지의 도포영역을 용이하게 설정할 수 있으며, 각 LED 칩에 비교적 균일한 형태와 두께의 수지층을 간소화된 공정을 통해서 제공할 수 있다.
도1은 본 발명의 일 실시형태에 따른 LED 패키지용 기판(LED 칩 실장상태)을 나타내는 측단면도이다.
도2a 및 도2b는 본 발명의 다른 실시형태에 따른 LED 패키지용 기판을 나타내는 상부 평면도 및 측단면도이다.
도3 내지 도5는 도2a 및 도2b에 도시된 LED 패키지용 기판을 이용하는 LED 패키지 제조방법의 일 예를 설명하기 위한 주요 공정별 측단면도이다.
도6은 도3 내지 도5에 예시된 제조방법에 따라 제조된 LED 패키지를 나타내는 측단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 구체적인 실시형태를 설명하기로 한다.
도1은 본 발명의 일 실시형태에 따른 LED 패키지용 기판(LED 칩 실장상태)을 나타내는 측단면도이다.
본 실시형태에 따른 LED 패키지용 기판(10)은 복수의 LED 칩(15)을 위한 칩 실장영역(A)을 갖는 기판(11)과, 상기 기판(11) 상에 형성된 도전층을 포함한다.
상기 도전층은 상기 칩 실장영역(A)에 위치하면서 상기 복수의 LED 칩(15) 각각에 연결될 복수의 전극패턴(12a,12b)을 제공한다. 본 실시형태에서 상기 LED 칩(15)은 플립칩 구조로 예시되어 있으나, 이와 달리 에피택셜층이 상부로 향하는 에피업구조일 수 있으며, 전극패턴(12a,12b)중 적어도 하나와는 와이어로 연결된 LED 칩이 사용될 수 있다.
상기 기판(11)은 세라믹 기판일 수 있으며, 도1에는 도시되어 있지 않으나, 상기 기판(11)은 각각 전극패턴(12a,12b)와 연결되면서 상기 기판(11)을 관통하도록 형성된 도전성 비아와 그 도전성 비아와 연결된 기판의 하면에 형성된 외부단자를 추가적으로 구비할 수 있다(도6 참조).
상기 패키지 기판(10)은 상기 기판(11) 상에서 상기 칩 실장영역(A)을 둘러싸도록 형성된 댐용 홈부(g)를 포함할 수 있다. 상기 댐용 홈부(g)는 LED 패키지의 수지 포장부를 형성하기 위한 액상 수지(18)가 적용되는 영역을 정의할 수 있다.
즉, 댐용 홈부(g)를 이용하여 연속적인 표면을 단절시킴으로써 그 단절된 부분에서 LED 칩(15)에 적용된 액상 수지(18)가 표면장력에 의해 그 흐름이 정지되고, 이러한 작용을 이용하여 액상수지(18)가 적용되는 영역을 홈부(g)가 둘러싸는 영역으로 제한시킬 수 있다.
본 실시형태에서는, 상기 패키지 기판(10)의 칩 실장영역(A)에 복수의 LED 패키지를 탑재된다. 칩 실장영역(A)의 내부에 배열된 LED 칩(15)의 액상수지는 적절한 점도와 LED 칩의 배열간격에 의해 비교적 균일한 두께와 일정한 형상의 수지 포장부가 얻어질 수 있으나, 칩 실장영역(A)의 주변부에 형성된 수지포장부는 상기 홈부(g)까지 연결되는 경사면을 가지므로, 내부영역에 위치한 LED 칩에 제공될 수지포장부와 다른 형태의 수지포장부를 가질 수 있다.
이러한 문제를 완화시키기 위해서, 본 실시형태에 채용된 댐용 홈부(g)는 도1에 도시된 바와 같이, 상기 일정한 간격(d)으로 이격되도록 형성될 수 있다. 수지포장부의 외곽에 위치한 경사부분을 고려하여 미리 간격(d)을 설정함으로써 최외곽에 위치한 LED 칩(15)도 비교적 균일한 두께와 일정한 형상을 갖는 수지포장부를 얻을 수 있다.
앞선 실시형태에 채용된 댐용 홈부(도1의 g)가 상기 기판의 표면에 직접 가공하여 형성된 형태로서 예시되어 있으나, 본 발명은 이에 한정되는 것은 아니며, 다양하게 변형되어 실시될 수 있다. 예를 들어, 전극패턴을 형성하기 위해서 기판 상면에 전극패턴을 위해서 제공된 도전층의 여유부분을 이용하여 원하는 댐용 홈부를 형성할 수 있다. 이러한 실시형태는 도2a 및 도2b에 도시되어 있다.
도2a와 함께 도2b를 참조하면, 본 실시형태에 따른 LED 패키지용 기판(20)은 복수의 LED 칩을 위한 칩 실장영역(A)을 갖는 기판(21)과, 상기 기판(21) 상에 형성된 도전층(22)을 포함한다.
본 실시형태에 채용된 도전층(22)은 복수의 전극패턴(22a,22b)과 함께 칩 실장영역을 둘러싸는 잉여 도전층 영역(22c)을 제공한다. 상기 전극패턴(22a,22b)은 앞선 실시형태와 유사하게 상기 칩 실장영역(A)에 실장될 복수의 LED 칩에 대응되는 위치에 형성된다. 상기 잉여 도전층 영역(22c)에는 상기 칩 실장영역(A)을 둘러싸도록 형성된 댐용 홈부(g)가 형성된다.
상기 잉여 도전층 영역(22c)은 상기 댐용 홈부(g)에 의해 내부 도전층 영역(22c')과 외부 도전층 영역(22d)을 분할될 수 있다. 도2b에 도시된 바와 같이, 상기 댐용 홈부(g)의 깊이는 도전층(22)을 패터닝하여 얻어지므로, 도전층(22)의 두께에 해당될 수 있다. 하지만, 이에 한정되지 않으며, 상기 홈부(g)는 상기 기판(21)을 추가적으로 가공하여 상기 도전층(22)의 두께 이상의 깊이를 가질 수 있다. 표면장력을 이용하여 수지포장부가 형성되는 영역의 경계로 제공되기 위해서는, 상기 홈부(g)는 100㎛ 이상의 깊이로 형성하는 것이 바람직하다.
본 실시형태에 채용된 홈부(g)는 전극패턴(22a,22b)을 형성하기 위한 도전층(22)의 패터닝 공정과 함께 수행되어 얻어질 수 있다. 따라서, 상기 홈부(g)는 별도의 댐 형성공정을 수행하지 않고도 얻어지므로, 공정을 보다 간소화시킬 수 있는 장점을 제공한다.
본 실시형태에 채용된 댐용 홈부(g)는 도2a 및 도2b에 도시된 바와 같이, 상기 일정한 간격(d)으로 이격되도록 형성될 수 있다. 이와 같이, 수지포장부의 외곽에 위치한 경사부분을 고려하여 미리 간격(d)을 설정함으로써 최외곽에 위치한 LED 칩(15)도 비교적 균일한 두께와 일정한 형상을 갖는 수지포장부를 얻을 수 있다.
도3 내지 도5는 도2a 및 도2b에 도시된 LED 패키지용 기판을 이용하는 LED 패키지 제조방법의 일 예를 설명하기 위한 주요 공정별 측단면도이다.
우선, 도3에 도시된 바와 같이, 상기 복수의 전극패턴(22a,22b)에 각각 연결되도록 상기 칩 실장영역(A)에 상기 복수의 LED 칩(25)을 실장한다.
본 실시형태에서 상기 LED 칩(25)은 플립칩 구조로 예시되어 있으나, 이와 달리 에피택셜층이 상부로 향하는 에피업(epi-up) 구조일 수 있으며, 전극패턴(22a,22b)중 적어도 하나와는 와이어로 연결된 LED 칩이 사용될 수 있다.
이어, 상기 칩 실장영역에 실장된 복수의 LED 칩을 둘러싸도록 액상 수지를 적용한다. 이 경우에, 상기 액상 수지가 도포되는 영역은 상기 댐용 홈부(g)에 의해 정의될 수 있다. 이러한 액상 수지를 적용하는 공정은 디스펜싱(dispensing) 공정과 같은 공지된 공정에 의해 실행될 수 있다.
본 액상 수지를 적용하는 공정은 도4 및 도5에 도시된 바와 같이, 각각 다른 기능을 위해서 2층 이상의 구조로 형성될 수 있다.
먼저, 도4에 도시된 바와 같이, 상기 LED 칩(25)의 측면의 적어도 일부를 둘러싸도록 제1 액상 수지(27)를 적용하고, 이를 경화시킨다.
본 공정에서 사용되는 제1 액상 수지(27)는 통상의 포장부재로서 실리콘, 에폭시 또는 그 조합과 같은 투명 수지일 수 있다. 이러한 제1 액상 수지(27)는 복수의 LED 칩(25) 사이 공간에 충전되도록 제공될 수 있으며, 광반사성 분말을 함유할 수 있다. 이러한 고반사성 분말(미도시)로는 TiO2 또는 Al2O3와 같은 백색의 절연성 분말이 사용될 수 있다. 앞서 설명한 바와 같이, 제1 액상수지(27)의 형성영역은 댐용 홈부(g)에 의해 정의될 수 있다. 상기 댐용 홈부(g)를 이용하여 상기 제1 액상 수지(27)를 적절한 양으로 공급하여 제1 액상 수지(27)로부터 얻어진 수지포장영역을 원하는 높이까지 형성할 수 있다.
다음으로, 도5에 도시된 바와 같이, 상기 제1 액상 수지(27)가 적용된 상기 LED 칩(25)을 덮도록 제2 액상 수지(28)를 적용하고, 이를 경화시켜 원하는 최종 수지포장부를 얻을 수 있다.
상기 제2 액상 수지(28)는 통상의 포장부재로서 실리콘, 에폭시 또는 그 조합과 같은 투명 수지일 수 있으며, 앞서 적용된 제1 액상 수지(27)와 동일한 투명 수지일 수 있다. 상기 제2 액상 수지(28)는 LED 칩()으로부터 발생된 광을 변환하기 위한 형광체(P)를 함유할 수 있다.
상기 제1 액상 수지에 관련된 공정과 유사하게, 상기 제2 액상수지(28)의 형성영역은 댐용 홈부(g)에 의해 정의될 수 있다. 상기 댐용 홈부(g)를 이용하여 상기 제2 액상 수지(28)를 적절한 양으로 공급하여 제1 액상 수지(28)로부터 얻어진 수지포장영역을 원하는 높이까지 형성함으로써 형광체 함유 수지층을 원하는 두께로 형성할 수 있다.
이어, 도5에 도시된 점선을 따라, 상기 LED 칩(25)과 함께 상기 패키지용 기판(20)을 개별 LED 패키지 단위로 절단한다. 이러한 공정을 통해서 얻어진 LED 패키지는 도6에 예시되어 있다.
도6을 도시된 바와 같이, 상기 LED 패키지(30)는 각각 전극패턴(22a,22b)와 연결되면서 상기 기판(21)을 관통하도록 형성된 도전성 비아(23a,23b)와 그 도전성 비아(23a,23b)와 연결된 기판(21)의 하면에 형성된 외부단자(24a,24b)를 포함할 nt 있다. 이러한 도전성 비아와 외부단자를 포함한 구조는 도3a 및 도3b에 미리 설명되지 않았으나 세라믹 기판과 같은 기판을 마련할 때에 미리 형성된 구조로 이해될수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.

Claims (14)

  1. 복수의 LED 칩을 위한 칩 실장영역을 갖는 기판;
    상기 기판 상에 형성되며, 상기 칩 실장영역에 위치하여 상기 복수의 LED 칩 각각에 연결될 복수의 전극패턴을 제공하는 도전층;및
    상기 기판 상에서 상기 칩 실장영역으로부터 일정한 간격으로 이격되어 상기 칩 실장영역을 둘러싸도록 형성된 댐용 홈부를 포함하는 LED 패키지용 기판.
  2. 제1항에 있어서,
    상기 도전층을 상기 칩 실장영역을 둘러싸는 잉여 도전층 영역을 더 포함하는 LED 패키지용 기판.
  3. 제2항에 있어서,
    상기 잉여 도전층 영역은 상기 댐용 홈부에 의해 내부 도전층 영역과 외부 도전층 영역을 분할되는 것을 특징으로 하는 LED 패키지용 기판.
  4. 제1항에 있어서,
    상기 홈부의 깊이는 상기 도전층의 두께 이상인 것을 특징으로 하는 LED 패키지용 기판.
  5. 제1항에 있어서,
    상기 기판은 세라믹 기판인 것을 특징으로 하는 LED 패키지용 기판.
  6. 복수의 LED 칩을 위한 칩 실장영역을 갖는 기판과, 상기 기판 상에 형성되며, 상기 칩 실장영역에 위치하여 상기 복수의 LED 칩 각각에 연결될 복수의 전극패턴을 제공하는 도전층과, 상기 기판 상에서 상기 칩 실장영역으로부터 일정한 간격으로 이격되어 상기 칩 실장영역을 둘러싸도록 형성된 댐용 홈부를 포함하는 LED 패키지용 기판을 제공하는 단계;
    상기 복수의 전극패턴에 각각 연결되도록 상기 칩 실장영역에 상기 복수의 LED 칩을 실장하는 단계;
    상기 칩 실장영역에 실장된 복수의 LED 칩을 둘러싸도록 액상 수지를 적용하는 단계 - 상기 액상 수지가 도포되는 영역은 상기 댐용 홈부에 의해 정의됨 - ;
    상기 복수의 LED 칩을 둘러싼 상기 액상 수지를 경화시키는 단계; 및
    상기 복수의 LED 칩과 함께 상기 기판을 개별 LED 패키지 단위로 절단하는 단계;를 포함하는 LED 패키지 제조방법.
  7. 제6항에 있어서,
    상기 도전층을 상기 칩 실장영역을 둘러싸는 잉여 도전층 영역을 더 포함하는 LED 패키지 제조방법.
  8. 제7항에 있어서,
    상기 잉여 도전층 영역은 상기 댐용 홈부에 의해 내부 도전층 영역과 외부 도전층 영역을 분할되는 것을 특징으로 하는 LED 패키지 제조방법.
  9. 제6항에 있어서,
    상기 홈부의 깊이는 상기 도전층의 두께 이상인 것을 특징으로 하는 LED 패키지 제조방법.
  10. 제6항에 있어서,
    상기 기판은 세라믹 기판인 것을 특징으로 하는 LED 패키지 제조방법.
  11. 제7항에 있어서,
    상기 LED 패키지 단위로 절단하는 단계는,
    상기 칩 실장영역을 상기 잉여 도전층과 상기 잉여 도전층이 형성된 기판으로부터 분리하는 단계를 포함하는 것을 특징으로 하는 LED 패키지 제조방법.
  12. 제6항에 있어서,
    상기 액상 수지를 형광체를 함유한 투명 수지인 것을 특징으로 하는 LED 칩 패키지 제조방법.
  13. 제6항에 있어서,
    상기 액상 수지를 적용하는 단계는,
    상기 LED 칩의 측면의 적어도 일부를 둘러싸도록 제1 액상 수지를 적용하는 단계와, 상기 제1 액상 수지가 적용된 상기 LED 칩을 덮도록 제2 액상 수지를 적용하는 단계를 포함하는 것을 특징으로 하는 LED 칩 패키지 제조방법.
  14. 제13항에 있어서,
    상기 제1 액상 수지는 광반사성 분말을 함유하는 투명 수지이며, 상기 제2 액상 수지는 형광체를 함유한 투명 수지인 것을 특징으로 하는 LED 칩 패키지 제조방법.
KR1020120002534A 2012-01-09 2012-01-09 Ｌｅｄ 패키지용 기판 및 ｌｅｄ 패키지 제조방법 KR20130081515A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020120002534A KR20130081515A (ko) 2012-01-09 2012-01-09 Ｌｅｄ 패키지용 기판 및 ｌｅｄ 패키지 제조방법
CN2013100020388A CN103199176A (zh) 2012-01-09 2013-01-04 Led封装件衬底和制造led封装件的方法
DE102013100063A DE102013100063A1 (de) 2012-01-09 2013-01-07 LED-Gehäusesubstrat und Verfahren zum Herstellen des LED-Gehäusesubstrates
US13/737,280 US20130175554A1 (en) 2012-01-09 2013-01-09 Led package substrate and method of manufacturing led package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120002534A KR20130081515A (ko) 2012-01-09 2012-01-09 Ｌｅｄ 패키지용 기판 및 ｌｅｄ 패키지 제조방법

Publications (1)

Publication Number Publication Date
KR20130081515A true KR20130081515A (ko) 2013-07-17

Family

ID=48652724

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120002534A KR20130081515A (ko) 2012-01-09 2012-01-09 Ｌｅｄ 패키지용 기판 및 ｌｅｄ 패키지 제조방법

Country Status (4)

Country Link
US (1) US20130175554A1 (ko)
KR (1) KR20130081515A (ko)
CN (1) CN103199176A (ko)
DE (1) DE102013100063A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014135471A (ja) * 2012-12-10 2014-07-24 Nitto Denko Corp 発光装置、発光装置集合体および電極付基板
CN103413886A (zh) * 2013-08-28 2013-11-27 中国科学院半导体研究所 具有可调输出光色的发光二极管模组的制备方法
KR102122361B1 (ko) * 2013-12-27 2020-06-15 삼성전자주식회사 플립칩 엘이디 패키지 기판 및 플립칩 엘이디 패키지 구조
JP6065135B2 (ja) * 2015-04-02 2017-01-25 日亜化学工業株式会社 発光装置
JP6604786B2 (ja) * 2015-09-11 2019-11-13 三星電子株式会社 半導体発光装置およびその製造方法
US10170671B2 (en) * 2016-05-25 2019-01-01 Chen-Fu Chu Methods of filling a flowable material in a gap of an assembly module
CN112635644B (zh) * 2020-12-01 2022-02-15 泉州三安半导体科技有限公司 Led封装体
EP4068355A1 (en) * 2021-03-31 2022-10-05 Nichia Corporation Light emitting module and method of manufacturing light emitting module

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5812371A (ja) * 1981-07-15 1983-01-24 Nec Corp 半導体装置
JP4019284B2 (ja) * 2005-02-04 2007-12-12 セイコーエプソン株式会社 面発光型装置及びその製造方法
US7521728B2 (en) * 2006-01-20 2009-04-21 Cree, Inc. Packages for semiconductor light emitting devices utilizing dispensed reflectors and methods of forming the same
KR100947454B1 (ko) * 2006-12-19 2010-03-11 서울반도체 주식회사 다단 구조의 열전달 슬러그 및 이를 채용한 발광 다이오드패키지
JP2009117536A (ja) * 2007-11-05 2009-05-28 Towa Corp 樹脂封止発光体及びその製造方法
JP2012520663A (ja) 2009-03-17 2012-09-10 エムディーエックスヘルス エスエー 遺伝子発現の改良された検出
JP5355246B2 (ja) * 2009-06-25 2013-11-27 京セラ株式会社 多数個取り配線基板および配線基板ならびに電子装置

Also Published As

Publication number Publication date
DE102013100063A1 (de) 2013-07-11
US20130175554A1 (en) 2013-07-11
DE102013100063A8 (de) 2013-09-12
CN103199176A (zh) 2013-07-10

Similar Documents

Publication Publication Date Title
KR20130081515A (ko) Ｌｅｄ 패키지용 기판 및 ｌｅｄ 패키지 제조방법
KR100976607B1 (ko) 씨오엠(ｃｏｍ) 형 발광다이오드 패키지, 이를 이용한 발광다이오드 모듈 및 그 제조방법
JP6100778B2 (ja) スロット内に形成される反射壁部を備えるｌｅｄ混合チャンバ
JP2007324417A (ja) 半導体発光装置とその製造方法
KR20120050282A (ko) 발광 소자 패키지 및 그 제조 방법
CN108352434A (zh) 发光二极管装置与其制作方法
US20120126265A1 (en) Led package
JP5334123B2 (ja) 半導体発光装置、半導体発光装置アセンブリ、および半導体発光装置の製造方法
KR20140034496A (ko) 발광소자 패키지 및 그 제조방법
JP2013138206A (ja) 発光ダイオードパッケージ及び蛍光膜の製造方法
KR101867304B1 (ko) 반도체 발광장치 제조방법
US20130234184A1 (en) Light emitting diode package and method of manufacturing the same
KR20090073598A (ko) Ｌｅｄ 패키지
KR20090032758A (ko) 발광 장치
KR20090051508A (ko) 백색 발광소자 및 그 제조방법
KR20100052031A (ko) Ｌｅｄ모듈
KR101505432B1 (ko) 발광소자 패키지 및 이의 제조방법
KR20120000291A (ko) 파장변환형 발광다이오드 칩 및 그 제조방법
KR20130077058A (ko) 단차를 갖는 세라믹 ｌｅｄ 패키지 및 그 형성방법
KR101543724B1 (ko) 반도체 발광소자 및 이를 제조하는 방법
CN103840057A (zh) 发光二极管及其制造方法
KR20120114041A (ko) 글래스 커버를 갖는 ｌｅｄ 패키지 제조 방법
JP2009200273A (ja) 発光装置の製造方法および発光装置
KR20120014285A (ko) Ｌｅｄ 패키지 및 그의 제조 방법
US11437557B2 (en) Optoelectronic semiconductor device and method for forming an optoelectronic semiconductor device

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid