JP2008211017A - 台座付母基板および電子部品実装母基板の製造方法、ならびに電子装置 - Google Patents

台座付母基板および電子部品実装母基板の製造方法、ならびに電子装置 Download PDF

Info

Publication number
JP2008211017A
JP2008211017A JP2007046853A JP2007046853A JP2008211017A JP 2008211017 A JP2008211017 A JP 2008211017A JP 2007046853 A JP2007046853 A JP 2007046853A JP 2007046853 A JP2007046853 A JP 2007046853A JP 2008211017 A JP2008211017 A JP 2008211017A
Authority
JP
Japan
Prior art keywords
substrate
mother board
electronic component
board
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007046853A
Other languages
English (en)
Inventor
Takuji Okamura
拓治 岡村
Yosuke Moriyama
陽介 森山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2007046853A priority Critical patent/JP2008211017A/ja
Publication of JP2008211017A publication Critical patent/JP2008211017A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】母基板上に電子部品の実装する際等において、母基板にひびが発生することを抑制することができる台座付き母基板を提供する。また、台座付き母基板に電子部品が実装された電子部品実装母基板の製造方法、ならびにこれらから製作される信頼性に優れた電子装置を提供する。
【解決手段】台座付母基板は、基板上面に第１領域３、及び第１領域３に隣接する第２領域４、並びにこれら領域間に設けられる分割溝２を備え、分割溝２の一方側の端部が基板の一方側の縁部まで到達しており、且つ分割溝２の他方側の端部が基板の他方側の縁部まで到達していない母基板１と、平坦面上に母基板１を載置した場合に、母基板１の一方側の縁部が浮き、且つ母基板１の他方側の縁部が平坦面に接するように、母基板１の下面に取着された台座５とを備えている。
【選択図】図２

Description

従来、半導体素子や水晶振動子等の電子部品を搭載するための電子部品収納用パッケージは、例えば、酸化アルミニウム質焼結体等の電気絶縁材料からなる絶縁基体の表面に、タングステンやモリブデン等の金属粉末メタライズから成る配線導体を配設することにより構成されている。
そして、このような電子部品収納用パッケージ上に電子部品を搭載するするとともに、電子部品の各電極を半田やボンディングワイヤ等の電気的接続手段を介して対応する各配線導体に電気的に接続することにより電子装置が形成される。また、電子部品収納用パッケージ上に搭載された電子部品は、必要に応じて、金属やセラミックス、ガラス等からなる蓋体、あるいはポッティング樹脂で覆われて封止される。
また、このような電子部品収納用パッケージは、近年の電子装置の薄型化および小型化の要求に伴い、大きさが数ｍｍ角以下の極めて小さなものとなってきている。そして、薄く小さな電子部品収納用パッケージは、その取り扱いを容易なものとするために、また電子部品収納用パッケージやこれを使用した電子装置の製作の効率を向上させるために、電子部品収納用パッケージとなる多数の電子部品収納用パッケージ領域が広面積の母基板の中央部に縦横に配列形成されたいわゆる複数個取り基板の形態で製作されている。
このような複数個取り配線基板は、母基板用のセラミックグリーンシートを準備し、そのセラミックグリーンシートに配線導体用のメタライズペーストを所定の位置に印刷し、必要に応じて複数枚のセラミックグリーンシートを積層した後、高温で焼成することにより製作されている。
そして、電子部品が、複数個取り基板の各電子部品収納用パッケージ領域に搭載された後に、母基板を電子部品収納用パッケージ領域毎に分割することにより、多数の電子装置が同時集約的に製造される。なお、母基板上への電子部品の搭載や電子部品と配線導体とのボンディングワイヤ等による接続は、通常、母基板をヒーターブロックの平坦面に搭載し、母基板を加熱させて行われる。また、母基板を個々の電子部品収納用パッケージ領域に分割する方法としては、複数個取り配線基板の各電子部品収納用パッケージ領域の境界に分割溝を形成しておき、この分割溝に沿って撓折して分割する方法が用いられている。
このような分割溝は、母基板用のセラミックグリーンシート上の所定の位置に、予め分割溝用の切込みを入れておくことにより形成することができる。また、このような複数個取り配線基板においては、母基板の厚みや材質等の状態等を考慮して、分割溝の端部を母基板の縁部まで到達させたり、逆に母基板の縁部まで到達させなかったりする。
特開２００５−１０１２３１号公報 特開２００５−５０９３５号公報 特開２００４−２２１５１４号公報
しかしながら、母基板を分割する際の効率や方向性等を考慮して、分割溝の一方側の端部が、母基板の一方側の縁部まで到達しており、分割溝の他方側の端部が、母基板の他方側の縁部まで到達していない複数個取り配線基板においては、母基板をヒーターブロック上に搭載すると、母基板全体がヒーターブロックに接することから、急激な熱の伝達が起こり、これにより、一方側の端部が母基板の一方側の縁部まで到達している分割溝に熱応力が集中して、この分割溝を起点に母基板にひびが入ることが懸念される。
本発明は、上記懸念に鑑み案出されたもので、その目的は、母基板が加熱された際、母基板にひびが発生することを抑制することができる台座付き母基板を提供することにある。また、台座付き母基板に電子部品が搭載された電子部品実装母基板の製造方法、ならびにこれらから製作される信頼性に優れた電子装置を提供することにある。
本発明の台座付母基板は、基板上面に、第１領域、及び該第１領域に隣接する第２領域、並びにこれら領域間に設けられる分割溝を備え、前記分割溝の一方側の端部が前記基板の一方側の縁部まで到達しており、且つ前記分割溝の他方側の端部が前記基板の他方側の縁部まで到達していない母基板と、前記母基板の下面の前記一方側の縁部に取着された台座とを備えている。
また、好ましくは、前記第１領域は配線基板領域であり、前記第２領域は非配線基板領域であり、前記台座は、平面視で前記第２領域の下面に配置されている。
また、好ましくは、前記台座は、前記母基板よりも熱伝導率が低い。
本発明の電子部品実装母基板の製造方法は、本発明の台座付母基板の前記第１領域上に電子部品が搭載される第１の工程と、前記電子部品が搭載された前記台座付母基板を、前記台座と前記母基板の他方側の縁部とが前記平坦面に接するように、該平坦面上に載置する第２の工程と、該平坦面を加熱することにより、前記電子部品が前記台座付母基板の前記第１領域に実装される第３の工程と、を経る。
本発明の電子装置は、本発明の電子部品実装母基板の製造方法により得られた電子部品実装母基板の第１領域と第２領域とを、前記分割溝に沿って分割することにより得られる。
本発明の台座付母基板は、基板上面に、第１領域、及び第１領域に隣接する第２領域、並びにこれら領域間に設けられる分割溝を備え、分割溝の一方側の端部が基板の一方側の縁部まで到達しており、且つ分割溝の他方側の端部が基板の他方側の縁部まで到達していない母基板と、母基板の下面の一方側の縁部に取着された台座とを備えている。そしてヒーターブロックの平坦面上に母基板を載置して加熱した際、この台座により母基板の一方側の縁部が、ヒーターブロックの平坦面から離間し、且つ母基板の他方側の縁部が平坦面に接しているので、母基板の急激な温度上昇が抑制されるとともに、台座が形成されていない母基板の他方側の縁部はヒーターブロックに接しているために加熱されやすく、母基板の他方側から母基板の一方側に向かって母基板内を熱が徐々に伝達しやすくなる。従って加熱によって一方側の端部を母基板の一方側の縁部まで到達させている分割溝に大きな歪みが発生することが緩和される。これにより、一方側の端部を母基板の一方側の縁部まで到達させている分割溝に熱応力が大きく集中することが抑制され、母基板にひびが発生することを抑制することができる。従って、母基板上に良好に電子部品を搭載することができるようになる。
また、好ましくは、第１領域は配線基板領域であり、第２領域は非配線基板領域であり、台座は、平面視で第２領域の下面に配置されている。これにより、母基板を分割溝に沿って分割した際、台座は配線基板領域内には形成されていないこととなり、台座が配線基板から分離され、配線基板の平坦度を高めることができる。
また、好ましくは、台座は、母基板よりも熱伝導率が低い。これにより、台座側から母基板への熱の伝達が抑制され、台座側において母基板の急激な温度上昇が抑制されるので、母基板にひびが発生することをより良好に抑制することができる。
本発明の電子部品実装母基板の製造方法は、本発明の台座付母基板の第１領域上に電子部品が搭載される第１の工程と、電子部品が搭載された台座付母基板を、台座と母基板の他方側の縁部とが平坦面に接するように、平坦面上に載置する第２の工程と、平坦面を加熱することにより、電子部品が台座付母基板の第１領域に実装される第３の工程とを経る。そして、ヒーターブロックの平坦面上に母基板を載置して加熱した際、この台座により母基板の下面が、ヒーターブロックの平坦面から離間するので、母基板の急激な温度上昇が抑制されるとともに、台座が形成されていない側はヒーターブロックに接しているために加熱されやすく、母基板の他方側から母基板の一方側に向かって母基板内を熱が徐々に伝達させやすくなる。従って、加熱によって母基板の一方側の端部を母基板の一方側の縁部まで到達させている分割溝に大きな歪みが発生することが緩和される。これにより、一方側の端部を母基板の一方側の縁部まで到達させている分割溝に熱応力が大きく集中することが抑制され、母基板にひびが発生することを抑制することができる。従って、母基板上に良好に電子部品を搭載することができるようになる。
本発明の電子装置は、本発明の電子部品実装母基板の製造方法により得られた電子部品実装母基板の第１領域と第２領域とを、分割溝に沿って分割することにより得られる。このことにより、電子部品が良好に搭載された電子装置とすることができる。
以下に、添付の図面を参照して、本発明の複数個取り電子部品収納用パッケージの実施の形態について説明する。図１（ａ）は、本発明の台座付母基板の実施の形態の一例を示す平面図、図１（ｂ）は、図１（ａ）の下面図である。図２（ａ）は、図１（ａ）のＡ−Ａ’線における断面図、図２（ｂ）は、図１（ａ）のＢ−Ｂ’線における断面図である。これらの図において、１は母基板、２は分割溝、３は第１領域、４は第２領域、５は台座、６は配線導体である。
本発明の台座付母基板は、基板上面に形成された第１領域３、及び第１領域３に隣接する第２領域４、並びにこれら領域間に設けられる分割溝２を備え、分割溝２の一方側の端部が基板の一方側の縁部まで到達しており、且つ分割溝２の他方側の端部が基板の他方側の縁部まで到達していない母基板１と、平坦面上に母基板１を載置した場合に、母基板の一方側の縁部が浮き、且つ母基板１の他方側の縁部が平坦面に接するように、母基板の下面に取着された台座５とを備えている。
本発明の基板は、酸化アルミニウム質焼結体、ムライト質焼結体、窒化アルミニウム質焼結体、炭化珪素質焼結体等の電気絶縁材料から成り、例えば、酸化アルミニウム質焼結体から成る場合には、アルミナ（Ａｌ２Ｏ３）、シリカ（ＳｉＯ２）、カルシア（ＣａＯ）、マグネシア（ＭｇＯ）等の原料粉末に適当な有機溶剤、溶媒を添加混合して泥漿状となすとともにこれを従来周知のドクターブレード法やカレンダーロール法等を採用し、シート状に成形することによってセラミックグリーンシートを得、次にセラミックグリーンシートに適当な打ち抜き加工を施すとともに必要に応じて複数枚積層し、高温（約１５００〜１８００℃）で焼成することによって製作される。
そして、第１領域３が基板の中央部に形成されており、この第１領域３に隣接する第２領域４が基板の外周部に形成されている。また、この第１領域３には、１つあるいは複数の配線基板領域８が配設されている。なお、図１、図２においては、第１領域３に複数の配線基板領域８が配設されている場合を示している。また、第２領域４は、例えば、非配線基板領域として形成され、基板の製造や搬送を容易にするための領域として用いることができ、基板を加工もしくは搬送する際の位置決め用および固定用として用いることができる。また、この第２領域４には、必要に応じて、後述する配線導体６にめっき層を被着するためのめっき導通パターンや、配線基板の側面に外部回路基板に接続するための配線導体６を形成するための貫通穴が形成される。
なお、第１領域３に複数の配線基板領域８が形成されている場合においては、必要に応じて、各配線基板領域８間に非配線基板領域を配設しても構わない。この配線基板領域８間に配設された非配線基板領域は、配線導体６にめっき層を被着するためのめっき導通パターンや、配線基板の側面に外部回路基板に接続するための配線導体６を形成するための貫通穴が形成される。
分割溝２は、第１領域３と第２領域４との間を両者の境界に沿って延在して形成されている。また、分割溝２は、その一方側の端部が基板の一方側の縁部まで到達しており、且つ他方側の端部が基板の他方側の縁部まで到達しないように形成されている。また、図１のように、第１領域３に複数の配線基板領域８が配設されている場合においては、分割溝２は、各配線基板領域８の外縁に沿ってそれぞれ形成されている。そして、分割溝２は、母基板１を撓折して、第１領域３と第２領域４とを分割する際、或いは複数の配線基板領域８同士を分割する際、その撓折を容易かつ正確なものとする作用を為す。この母基板１の表面に現れる分割溝２の開口部分の幅は０．０５〜１ｍｍ程度であり、その深さは０．０５〜２ｍｍ程度である。なお、図１において、分割溝２は、上面側に配設しており、図１（ｂ）において、分割溝２により分割される分割予定線７を点線により示している。 なお、このような分割溝２は、断面がＶ字状の刃先を有するカッター刃や金型を基板用のセラミックグリーンシートに押し付けて切込みを入れておくことによって基板用のセラミックグリーンシートの主面に格子状に形成される。なお、基板がセラミックグリーンシートを複数枚積層して作製される場合は、切込みはセラミックグリーンシートを複数枚積層した積層体を作製した後に入れられる。そして、母基板１の配線基板領域８に電子部品を実装した後に、母基板１を分割溝２に沿って撓折することにより、１つ或いは複数の配線基板が分割されて形成される。
また、配線導体６は、配線基板領域８に実装される電子部品を外部電気回路基板に電気的に接続するための導電路として機能する。配線導体６は、タングステンやモリブデン、銅、銀等の金属粉末メタライズから成り、基板用のセラミックグリーンシートにスクリーン印刷法等により配線導体６用のメタライズペーストを印刷塗布し、そのメタライズペーストを基板用のセラミックグリーンシートとともに焼成することによって所定の領域に被着形成される。或いは、例えばCVD装置やスパッタリング装置等を用いて、所定のパターンに金属薄膜から成る配線導体を形成しても良い。
配線導体６用のメタライズペーストは、主成分の金属粉末に有機バインダー、有機溶剤、必要に応じて分散剤等を加えてボールミル、三本ロールミル、プラネタリーミキサー等の混練手段により混合および混練することで製作される。セラミックグリーンシートの焼結挙動に合わせたり、焼結後の母基板１との接合強度を高めたりするためにガラスやセラミックスの粉末を添加しても良い。
また、母基板１の表面および内部に形成された配線導体６は、必要に応じて母基板１を貫通する貫通導体により電気的に接続されている。このような貫通導体は、配線導体６を形成するためのメタライズペーストの印刷塗布に先立って基板用のセラミックグリーンシートに金型やパンチングによる打ち抜き方法またはレーザ加工等の加工方法により貫通導体用の貫通孔を形成し、この貫通孔に貫通導体用のメタライズペーストをスクリーン印刷法等の印刷手段により充填しておき、これを基板用のセラミックグリーンシートとともに焼成することによって各領域に形成される。貫通導体用のメタライズペーストは配線導体６用のメタライズペーストと同様にして作製されるが、有機バインダーや有機溶剤の量により充填に適した粘度に調製される。
また、配線導体６の表面が露出する部分は、ニッケル（Ｎｉ）、金（Ａｕ）等の耐蝕性に優れる金属を被着させておくと、配線導体６が酸化腐食するのを有効に防止できるとともに、配線導体６と電子部品との接合、および配線導体６とＡｕワイヤや半田バンプ等の電気的接続、および配線導体６と外部の回路基板との接合を強固なものとすることができる。従って、配線導体６の表面が露出する部分には、厚み１〜１０μｍ程度のＮｉめっき層と厚み０．１〜３μｍ程度の金（Ａｕ）めっき層とが電解めっき法や無電解めっき法により順次被着されている。
そして、本発明において、平坦面上に母基板１を載置した場合に、母基板１の一方側の縁部が浮き、且つ母基板１の他方側の縁部が平坦面に接するように、台座５が母基板１の下面に配設されている。そして、ヒーターブロックの平坦面上に母基板１を載置して加熱した際、この台座５により母基板１の一方側の縁部が平坦面から離間するので、母基板１の急激な温度上昇が抑制されるとともに、台座５が形成されていない母基板１の他方側の縁部はヒーターブロックに接しているために加熱されやすくなる。従って、母基板１の他方側から母基板１の一方側に向かって母基板１内を熱が徐々に伝達させやすくなり、加熱によって一方側の端部を母基板１の一方側の縁部まで到達させている分割溝２に大きな歪みが発生することが緩和される。これにより、一方側を母基板１の縁部まで到達させている分割溝２に熱応力が大きく集中することが抑制され、母基板１にひびが発生することを抑制することができる。従って、母基板１上に良好に電子部品を実装することができるようになる。
なお、このような台座５は、セラミックスや樹脂、ガラス等からなる。台座５がセラミックスからなる場合は、基板用のセラミックグリーンシートにスクリーン印刷法等により台座５用のセラミックペーストを印刷塗布し、そのセラミックペーストを基板用のセラミックグリーンシートとともに焼成することによって所定の領域に被着形成される。
台座５用のセラミックペーストは、主成分のセラミック粉末に有機バインダー、有機溶剤、必要に応じて分散剤等を加えてボールミル、三本ロールミル、プラネタリーミキサー等の混練手段により混合および混練することで製作される。セラミックグリーンシートの焼結挙動に合わせたり、焼結後の母基板との接合強度を高めたりするためにガラスやセラミックスの粉末を添加しても良い。
また、台座５用のセラミックグリーンシートを、基板用のセラミックグリーンシートに積層し、基板用のセラミックグリーンシートとともに焼成することによって形成しても構わない。
また、台座５が樹脂やガラスからなる場合は、母基板１にスクリーン印刷法等により台座５用の樹脂ペーストやガラスペーストを印刷塗布し、これらのペーストを硬化或いは固着することによって所定の領域に被着形成される。また、台座５用の樹脂フィルム等を母基板１に貼付したものであっても構わない。
また、台座５は、母基板１の大きさやその厚み、材料等によって適宜決定されるが、その厚みは、母基板１の表面より突出した配線導体６の厚みよりも厚くなるように形成される。また、母基板１を平坦面に載置した際、台座５側と台座５が形成されていない側とにおける母基板１の傾きが１度以下になることが好ましい。母基板１の傾きを１度以下になすことで、母基板１に電子部品を実装する際やボンディングワイヤを配線導体６に接続する際に、作業が良好に行える。例えば、母基板１が６０ｍｍ×６０ｍｍの矩形状である場合、台座５の厚みは０．１７ｍｍ以下程度にすれば良い。なお、母基板１の傾きとは、母基板１を平坦面上に載置した際、平坦面と、母基板１の下面との成す角をいう。
また、例えば第１領域３は配線基板領域であり、第２領域４は非配線基板領域であり、台座５は、平面視で第２領域４の下面に配置されている。これにより、母基板１を分割溝２に沿って分割した際、台座１は配線基板領域８内には形成されていないこととなり、台座５が配線基板から分離され、平坦度を高めることができる。
また、複数の配線基板領域８が形成されており、これらの配線基板領域８の外縁に沿って分割溝２がそれぞれ形成されている場合、母基板１には、一方側の端部が基板の一方側の縁部まで到達しており、且つ他方側の端部が基板の他方側の縁部まで到達していない分割溝２が複数形成されることとなる。この際、台座５は、第２領域４に沿って帯状に形成されていることが好ましい。これにより、各分割溝２における熱伝導のばらつきを低減し、実装時に母基板１を加熱したとしても、母基板１にひびが発生することを抑制することができる。
また、台座５は、母基板１よりも熱伝導率が低いことが好ましい。これにより、台座５側から母基板１への熱の伝達が抑制され、台座５側において母基板１の急激な温度上昇が抑制されるので、母基板１にひびが発生することをより良好に抑制することができる。例えば、台座５が母基板１よりも空孔率が大きくなるようにしておくことにより、台座５の熱伝導率が母基板１よりも熱伝導率を低くなるようにすることができる。このような母基板１よりも空孔率が大きい台座５は、例えば、台座５がセラミックスからなる場合、基板用のセラミックグリーンシートよりも有機溶剤等や有機バインダー等の含有率を高くしたセラミックグリーンシートやセラミックペーストを台座５に用いればよい。基板用のセラミックグリーンシートよりも焼結助剤（酸化アルミニウム質焼結体から成る場合のＳｉＯ２、ＣａＯ、ＭｇＯ等）の含有率を低くしたり、セラミック粉末（酸化アルミニウム質焼結体から成る場合のＡｌ２Ｏ３粉末）の粒径を大きくしたりしたセラミックグリーンシートやセラミックペーストを用いてもよい。
また、台座５の熱伝導率が母基板１よりも熱伝導率を低くなるようにするため、台座５は、母基板１よりも熱伝導率の低い材質により形成されても良い。母基板１よりも熱伝導率の低い材質は、基板用セラミックグリーンシートの原料粉末に用いられるセラミックスよりも熱伝導率の低いセラミックスやガラスの粉末を加えたり、基板よりも焼結助剤（酸化アルミニウム質焼結体から成る場合のＳｉＯ２、ＣａＯ、ＭｇＯ等）の含有率を多くしたりすることで得られる。このような材料を用いて熱伝導率の低い材質のセラミックグリーンシートを形成し、熱伝導率の低い材質が所定の位置に配設されるように、基板用のセラミックグリーンシートとともに積層し、焼成すればよい。
本発明の電子部品実装母基板の製造方法は、本発明の台座付母基板の第１領域上に電子部品が搭載される第１の工程と、電子部品が搭載された台座付母基板を、台座５と母基板１の他方側の縁部とが平坦面に接するように、平坦面上に載置する第２の工程と、平坦面を加熱することにより、電子部品９が台座付母基板の第１領域３に実装される第３の工程とを経る。そして、ヒーターブロックの平坦面上に母基板１を載置して加熱した際、この台座５により母基板１の一方側の縁部が、ヒーターブロックの平坦面から離間するので、母基板１の急激な温度上昇が抑制されるとともに、台座５が形成されていない母基板１の他方側の縁部はヒーターブロックに接しているために加熱されやすく、母基板１の他方側から母基板１の一方側に向かって母基板１内を、熱が徐々に伝達するようになすことができ、加熱によって母基板１に大きな歪みが発生することが緩和される。これにより、一方側の端部を基板の一方側の縁部まで到達させている分割溝２に熱応力が大きく集中することが抑制され、母基板１にひびが発生することを抑制することができる。従って、母基板１上に良好に電子部品を搭載することができるようになる。
なお、上述の台座付母基板の配線基板領域８上に、ＩＣチップやＬＳＩチップ等の半導体素子、水晶振動子や圧電振動子等の圧電素子、各種センサ等の電子部品を実装することにより電子部品実装母基板となる。また図３、図４は、台座付母基板に電子部品９を実装した電子部品実装母基板を示す一例であり、第１領域３に複数の配線基板領域８が配設され、これらの配線基板領域８毎に電子部品９が実装された場合を示している。なお、図３は、（ａ）は、本発明の電子部品実装母基板の実施の形態の一例を示す平面図であり、（ｂ）は、（ａ）における台座付母基板の下面図である。また、図４は、図３（ａ）のＣ−Ｃ’線における断面図である。そして、この電子部品実装母基板を分割溝２に沿って分割することによって、複数の電子装置を効率良く形成することができる。
電子部品の実装は、電子部品がフリップチップ型の半導体素子である場合には、はんだバンプや金バンプ、または導電性樹脂（異方性導電樹脂等）を介して、半導体素子の電極と配線導体６とを電気的に接続することにより行なわれ、また、電子部品がワイヤボンディング型の半導体素子である場合には、ガラス、樹脂、ろう材等の接合材により固定した後、ボンディングワイヤを介して半導体素子の電極と配線導体６とを電気的に接続することにより行なわれる。また、電子部品が水晶振動子等の圧電素子である場合には、導電性樹脂により圧電素子の固定と圧電素子の電極と配線導体６の電気的な接続を行なう。
そして、電子部品は、エポキシ樹脂等の封止樹脂により電子部品を覆うことにより封止されたり、電子部品を覆うようにして載置した樹脂や金属、セラミックス等からなる蓋体をガラス、樹脂、ろう材等の接着剤により電子部品収納用パッケージに取着することにより封止されたりする。
なお、本発明は上述の実施の形態に限定されず、本発明の要旨を逸脱しない範囲内で種々の変更を施すことは何ら差し支えない。例えば、母基板１の両主面に分割溝２を形成したものであっても構わない。また、図５、図６に示すように、母基板１の配線基板領域８に電子部品が収容される凹部１０を形成したものであっても構わない。このような凹部１０は、基板用のセラミックグリーンシートのいくつかに金型やパンチングによる打ち抜き方法またはレーザ加工等の加工方法により凹部１０用の貫通穴を形成し、他のセラミックグリーンシートと積層することにより形成することができる。また、母基板１の両主面に電子部品をそれぞれ実装するような場合においては、母基板１の両主面に台座５を設けておいても構わない。この場合、上述と同様な方法により、母基板１の両主面に台座５を形成しておき、これらの台座５をそれぞれ用いて母基板１のそれぞれの主面に電子部品を実装すればよい。また、図７、図８に示すように、上述のような台座付母基板が連結された大型の連結台座付母基板としても構わない。図７、図８に示すように、長鎖線により示される分割線１１を跨いで分割線２が形成されている場合、この分割線１１に沿って台座５を形成しておくことにより、この連結台座付母基板を分割線１１に沿って分割した際、複数の台座付母基板を形成することができる。なお、複数の台座付母基板への分割を容易とするために、この分割線１１上に分割溝を形成しておいても構わない。
（ａ）は、本発明の台座付母基板の実施の形態の一例を示す平面図であり、（ｂ）は、（ａ）における台座付母基板の下面図である。 （ａ）は、図１（ａ）のＡ−Ａ’線における断面図であり、（ｂ）は、図１（ａ）のＢ−Ｂ’線における断面図である。 （ａ）は、本発明の電子部品実装母基板の実施の形態の一例を示す平面図であり、（ｂ）は、（ａ）における電子部品実装母基板の下面図である。 図３（ａ）のＣ−Ｃ’線における断面図である。 （ａ）は、本発明の台座付母基板の実施の形態の一例を示す平面図であり、（ｂ）は、（ａ）における台座付母基板の下面図である。 （ａ）は、図５（ａ）のＤ−Ｄ’線における断面図であり、（ｂ）は、図５（ａ）のＥ−Ｅ’線における断面図である。 （ａ）は、本発明の台座付母基板の実施の形態の一例を示す平面図であり、（ｂ）は、（ａ）における台座付母基板の下面図である。 （ａ）は、図７（ａ）のＦ−Ｆ’線における断面図であり、（ｂ）は、図７（ａ）のＧ−Ｇ’線における断面図である。
符号の説明
１・・・母基板
２・・・分割溝
３・・・第１領域
４・・・第２領域
５・・・台座
６・・・配線導体
７・・・分割予定線
８・・・配線基板領域
９・・・電子部品
１０・・・凹部

Claims (5)

  1. 基板上面に、第１領域、及び該第１領域に隣接する第２領域、並びにこれら領域間に設けられる分割溝を備え、
    前記分割溝の一方側の端部が前記基板の一方側の縁部まで到達しており、且つ前記分割溝の他方側の端部が前記基板の他方側の縁部まで到達していない母基板と、
    前記母基板の下面の前記一方側の縁部に取着された台座と、を備えた台座付母基板。
  2. 前記第１領域は配線基板領域であり、前記第２領域は非配線基板領域であり、
    前記台座は、平面視で前記第２領域の下面に配置されている請求項１に記載の台座付母基板。
  3. 前記台座は、前記母基板よりも熱伝導率が低い請求項１または請求項２に記載の台座付母基板。
  4. 請求項１乃至請求項３のいずれかに記載の台座付母基板の前記第１領域上に電子部品が搭載される第１の工程と、
    前記電子部品が搭載された前記台座付母基板を、前記台座と前記母基板の他方側の縁部とが前記平坦面に接するように、該平坦面上に載置する第２の工程と、
    該平坦面を加熱することにより、前記電子部品が前記台座付母基板の前記第１領域に実装される第３の工程と、を経る電子部品実装母基板の製造方法。
  5. 請求項４の電子部品実装母基板の製造方法により得られた電子部品実装母基板の第１領域と第２領域とを、前記分割溝に沿って分割することにより得られた電子装置。
JP2007046853A 2007-02-27 2007-02-27 台座付母基板および電子部品実装母基板の製造方法、ならびに電子装置 Pending JP2008211017A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007046853A JP2008211017A (ja) 2007-02-27 2007-02-27 台座付母基板および電子部品実装母基板の製造方法、ならびに電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007046853A JP2008211017A (ja) 2007-02-27 2007-02-27 台座付母基板および電子部品実装母基板の製造方法、ならびに電子装置

Publications (1)

Publication Number Publication Date
JP2008211017A true JP2008211017A (ja) 2008-09-11

Family

ID=39787062

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007046853A Pending JP2008211017A (ja) 2007-02-27 2007-02-27 台座付母基板および電子部品実装母基板の製造方法、ならびに電子装置

Country Status (1)

Country Link
JP (1) JP2008211017A (ja)

Similar Documents

Publication Publication Date Title
EP3136430B1 (en) Wiring board, electronic device, and electronic module
JPWO2011078349A1 (ja) 多数個取り配線基板および配線基板ならびに電子装置
JP6791719B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP6767204B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP6626735B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP6780996B2 (ja) 配線基板、電子装置および電子モジュール
JP2013207204A (ja) 配線母基板
JP4458974B2 (ja) 多数個取り配線基板
JP5956185B2 (ja) 多数個取り配線基板
JP4812516B2 (ja) 複数個取り配線基板
JP2015225963A (ja) 配線基板、電子装置および電子モジュール
JP2008211017A (ja) 台座付母基板および電子部品実装母基板の製造方法、ならびに電子装置
JP4991190B2 (ja) 配線基板、多数個取り配線基板、電子部品収納用パッケージおよび電子装置
JP2005217099A (ja) 多数個取り配線基板
JP4772730B2 (ja) 複数個取り配線基板および配線基板、ならびに電子装置
JP4733061B2 (ja) 複数個取り配線基台、配線基台および電子装置、ならびに複数個取り配線基台の分割方法
JP3894841B2 (ja) 多数個取り配線基板
JP5460002B2 (ja) 多数個取り配線基板および配線基板ならびに電子装置
JP2017228730A (ja) 配線基板、電子装置および電子モジュール
JP6818457B2 (ja) 配線基板、電子装置および電子モジュール
JP3798992B2 (ja) 多数個取りセラミック配線基板
JP2005340562A (ja) 多数個取り配線基板
JP6595308B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP6042773B2 (ja) 入出力端子および入出力端子の製造方法、ならびにこれを用いた半導体素子収納用パッケージおよび半導体装置
JP6514036B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール