JPWO2011078349A1 - 多数個取り配線基板および配線基板ならびに電子装置 - Google Patents

多数個取り配線基板および配線基板ならびに電子装置 Download PDF

Info

Publication number
JPWO2011078349A1
JPWO2011078349A1 JP2011547660A JP2011547660A JPWO2011078349A1 JP WO2011078349 A1 JPWO2011078349 A1 JP WO2011078349A1 JP 2011547660 A JP2011547660 A JP 2011547660A JP 2011547660 A JP2011547660 A JP 2011547660A JP WO2011078349 A1 JPWO2011078349 A1 JP WO2011078349A1
Authority
JP
Japan
Prior art keywords
main surface
wiring board
groove
split groove
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011547660A
Other languages
English (en)
Other versions
JP5731404B2 (ja
Inventor
和人 今村
和人 今村
陽介 森山
陽介 森山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2011547660A priority Critical patent/JP5731404B2/ja
Publication of JPWO2011078349A1 publication Critical patent/JPWO2011078349A1/ja
Application granted granted Critical
Publication of JP5731404B2 publication Critical patent/JP5731404B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/0909—Preformed cutting or breaking line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09154—Bevelled, chamferred or tapered edge
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0008—Apparatus or processes for manufacturing printed circuits for aligning or positioning of tools relative to the circuit board

Abstract

【課題】 配線基板に精度良く電子部品を搭載することができる配線基板を製作できる多数個取り配線基板、これによって得られる配線基板、および外部電気回路基板に精度良く搭載できる電子装置を提供する。【解決手段】 複数の配線基板領域１ａが縦横の並びに配置された母基板１の両主面に、配線基板領域１ａの境界に分割溝が形成された多数個取り配線基板において、平面透視で、一方主面の分割溝２と他方主面の分割溝３とが縦方向または横方向のそれぞれで一方方向にずれて形成されており、一方主面の分割溝２の底部と他方主面の分割溝３の底部との間の距離Ｌ１が、一方主面の分割溝２の底部と他方主面との間の距離Ｌ２および他方主面の分割溝３の底部と一方主面との間の距離Ｌ３よりも小さい。側面にバリが発生しても一方主面の分割溝２の底部であった部分よりも外側に突出することを減少させた配線基板１ｅを得ることができる。【選択図】 図１

Description

本発明は、母基板の中央部に、各々が電子部品を搭載するための配線基板となる複数の配線基板領域が縦横に配列形成され、配線基板領域の境界に分割溝が形成された多数個取り配線基板、および配線基板、ならびにこの配線基板に電子部品が搭載された電子装置に関するものである。
従来、半導体素子や水晶振動子等の電子部品を搭載するための配線基板は、例えば、酸化アルミニウム質焼結体等の電気絶縁材料から成る絶縁基体の表面に、タングステンやモリブデン等の金属粉末メタライズから成る配線導体が配設されることによって形成されている。
このような配線基板には、通常、電子部品に接続するために表面に導出された配線導体を備える電子部品搭載領域を備えている。そして、このような配線基板の電子部品搭載領域に電子部品を搭載するとともに、電子部品の各電極を半田やボンディングワイヤ等の電気的接続手段を介して対応する各配線導体に電気的に接続することによって、電子装置が作製される。また、電子装置は、必要に応じて、金属，セラミックス，ガラスまたは樹脂等からなる蓋体、あるいはレンズ鏡筒で電子部品を覆うように接合することによって電子部品を封止する（特許文献１を参照。）。
電子部品は、例えば、位置合わせ治具に、四角形状の配線基板の外周の４辺のうちの２辺を押し当てた後、配線基板の２辺を基準にして電子部品搭載領域に搭載される。また、電子装置に蓋体やレンズ鏡筒を接合して搭載する際、あるいは電子装置を外部電気回路基板に搭載する際にも、同様に、配線基板の２辺を基準にして行なわれている。
また、配線基板は、近年の電子装置の小型化の要求に伴い、その大きさが小さくなってきている。複数の配線基板を効率良く製作するために、多数個取り配線基板を分割することによって製作するということが行なわれている。多数個取り配線基板は、広い面積の母基板の中央部に複数の配線基板領域が縦横に配列形成され、各配線基板領域を区分する分割溝が縦横に形成されたものである。そして、母基板を撓ませて分割溝に沿って分割することによって複数の配線基板が得られる。
特開2004−200615号公報
しかしながら、多数個取り配線基板では、母基板を撓ませて分割溝に沿って分割しようとすると、分割後の配線基板の側面にバリが発生することがあるという問題を有していた。このように、配線基板の側面にバリが生じたときに、このバリの生じた側面を基準として位置合わせすると、配線基板の側面を基準にして配線基板に電子部品を搭載したり、配線基板に電子部品を搭載した電子装置の側面を基準にして蓋体やレンズ鏡筒を接合して搭載したり、配線基板に電子部品を搭載した電子装置の側面を基準にして外部電気回路基板に電子装置を搭載したりする際に、精度良く搭載できないという問題点があった。特に、電子部品として撮像素子が搭載される場合に、撮像装置の小型化および高機能化に伴い、位置合わせのための基準となる配線基板の側面を精度よく形成することへの要求が高まってきている。
本発明は、上記従来技術の問題点に鑑み案出されたもので、その目的は、配線基板の電子部品搭載領域に精度良く電子部品を搭載可能な配線基板を製作できる多数個取り配線基板を提供することにある。また、電子部品を精度良く搭載できる配線基板および蓋体やレンズ鏡筒を精度良く接合して、外部電気回路基板に搭載できる電子装置を提供することにある。
本発明の多数個取り配線基板は、中央部に電子部品搭載領域を有する複数の配線基板領域が縦横の並びに配置された母基板の両主面に、前記配線基板領域の境界に沿って分割溝が形成された多数個取り配線基板において、平面透視で、一方主面の分割溝と他方主面の分割溝とが縦方向または横方向のそれぞれで一方方向にずれて形成されており、前記一方主面の分割溝の底部と前記他方主面の分割溝の底部との間の距離が、前記一方主面の分割溝の底部と他方主面との間の距離および前記他方主面の分割溝の底部と一方主面との間の距離よりも小さいことを特徴とするものである。
また、本発明の多数個取り配線基板は、上記構成において、前記配線基板領域のそれぞれ１つの角部に位置合わせ用のマークが設けられていることを特徴とするものである。
また、本発明の配線基板は、平面視で矩形状の基板の隣り合う２つの側面に、主面に垂直な方向に対して傾いた破断面を有することを特徴とするものである。
また、本発明の電子装置は、上記構成の配線基板に電子部品が搭載されていることを特徴とするものである。
本発明の多数個取り配線基板によれば、平面透視で、一方主面の分割溝と他方主面の分割溝とが縦方向または横方向のそれぞれで一方方向にずれて形成されており、一方主面の分割溝の底部と他方主面の分割溝の底部との間の距離が、一方主面の分割溝の底部と他方主面との間の距離および他方主面の分割溝の底部と一方主面との間の距離よりも小さいことから、母基板を撓ませて分割溝に沿って分割した際に、母基板は一方主面の分割溝の底部と他方主面の分割溝の底部との間で割れるので、配線基板の側面が一方主面の分割溝の底部と他方主面の分割溝の底部との間の破断面が傾斜面となる。このような破断面は、４つの側面のそれぞれに形成されており、２つの破断面が一方主面側に向いていて、残る２つの破断面が他方主面側に向いている。従って、例えば、一方主面を配線基板の実装面としたときに、他方主面側に向いている破断面にバリが発生したとしても、バリが一方主面の分割溝の底部であった部分よりも外側に突出することを減少させることができるので、一方主面の分割溝の底部であった部分を配線基板の位置合わせのための基準とすることができる。そして、この部分を基準とすることによって、電子部品搭載領域に電子部品を精度良く搭載できるようになる。なお、他方主面を配線基板の実装面とした場合には、他方主面側に向いている破断面にバリが発生したとしても、バリが他方主面の分割溝の底部であった部分よりも外側に突出することを減少させることができるので、他方主面の分割溝の底部であった部分を配線基板の位置合わせのための基準とできる。
また、本発明の多数個取り配線基板は、上記構成において、配線基板領域のそれぞれ１つの角部に位置合わせ用のマークが設けられているときには、位置合わせ用のマークの位置と平面視で配線基板の基準となる辺の位置との位置関係を決めておくことによって、平面視で配線基板の基準となる辺を判別しやすくなるので、電子部品搭載領域に電子部品を効率よく搭載するのに有効である。
本発明の配線基板によれば、平面視で矩形状の基板の隣り合う２つの側面に、主面に垂直な方向に対して傾いた破断面を有することから、破断面にバリが発生していたとしても、バリが平面視で配線基板の外縁よりも外側に突出することを低減できるので、配線基板の外縁を電子部品の位置合わせのための基準として、配線基板に電子部品を精度良く搭載できる。
本発明の電子装置は、上記構成の配線基板の電子部品搭載領域に電子部品が搭載されていることから、電子部品搭載領域に電子部品が精度良く搭載された電子装置とするとともに、電子装置の２つの辺の外縁を画像認識装置等によって良好に認識できるので、電子装置の２つの辺の外縁を基準として、電子装置への蓋体またはレンズ鏡筒の接合や電子装置の外部電気回路基板への搭載を精度良く行なうことができる。
（ａ）は本発明の多数個取り配線基板の実施の形態の一例を示す平面図であり、（ｂ）は（ａ）のＡ−Ａ線断面を示す断面図であり、（ｃ）は（ａ）のＢ−Ｂ線断面を示す断面図である。 図１（ａ）における多数個取り配線基板の実施の形態の一例を示す下面図である。 図１（ｂ）におけるＡ部を拡大して示す断面図である。 （ａ）は本発明の多数個取り配線基板の実施の形態の他の例を示す平面図であり、（ｂ）は（ａ）のＡ−Ａ線断面を示す断面図である。 （ａ）は本発明の多数個取り配線基板の実施の形態の他の例を示す部分拡大下面図であり、（ｂ）は（ａ）のＡ−Ａ線断面を示す断面図である。 本発明の多数個取り配線基板を分割溝に沿って分割した配線基板の実施の形態の一例を示す斜視図である。 （ａ）は本発明の配線基板の実施の形態の一例を示す平面図であり、（ｂ）は（ａ）のＡ−Ａ線断面を示す断面図である。 （ａ）および（ｂ）は図７（ｂ）の実施の形態の他の例を示す断面図である。
本発明の多数個取り配線基板および配線基板について、添付の図面を参照しつつ説明する。図１〜図８において、１は母基板、１ａは配線基板領域、１ｂはダミー領域、１ｃは切り欠き部、１ｄは破断面、１ｅは配線基板、２（２ｘ，２ｙ）は一方主面の分割溝、３（３ｘ，３ｙ）は他方主面の分割溝、４は配線導体、５は位置合わせ用のマーク、６は凹部、７はダミー凹部である。また、図１（ａ），図３（ａ）および図４（ａ）において、他方主面の分割溝３の底部の位置を、図２において、一方主面の分割溝２の底部の位置を、図７（ａ）において、配線基板１ｅの他方主面の外縁を破線で示している。
図１〜図５に示す例の多数個取り配線基板は、母基板１の中央部に複数の配線基板領域１ａが縦横の並びに配列されており、それら複数の配線基板領域１ａの周囲（母基板１の外周部）にダミー領域１ｂが設けられている。このような中央部に配線基板領域１ａが複数配列された多数個取り配線基板は、配線基板領域１ａを個々に分割することによって、図６に示す例のような複数の小型の配線基板１ｅを良好に作製することが可能となる。なお、図１（ａ），図２および図４（ａ）に示す例においては、母基板１に縦方向および横方向に４列ずつの計16個の配線基板領域１ａが配列されている。母基板１の一方主面の各配線基板領域１ａ同士の境界には、横方向の分割溝２ｘと縦方向の分割溝２ｙとからなる一方主面の分割溝２が形成されており、母基板１の他方主面の各配線基板領域１ａ同士の境界には、横方向の分割溝３ｘと縦方向の分割溝３ｙとからなる他方主面の分割溝３が形成されている。また、配線基板領域１ａとダミー領域１ｂとの境界にも配線基板領域１ａ同士の境界と同様に、一方主面に分割溝２が、他方主面に分割溝３がそれぞれ形成されている。
本発明の多数個取り配線基板は、図１〜図５に示す例のように、中央部に電子部品搭載領域を有する複数の配線基板領域１ａが縦横の並びに配置された母基板１の両主面に、配線基板領域１ａの境界に分割溝が形成された多数個取り配線基板において、平面透視で、一方主面の分割溝２と他方主面の分割溝３とが縦方向または横方向のそれぞれで一方方向にずれて形成されており、一方主面の分割溝２の底部と他方主面の分割溝３の底部との間の距離Ｌ１が、一方主面の分割溝２の底部と他方主面との間の距離Ｌ２および他方主面の分割溝３の底部と一方主面との間の距離Ｌ３よりも小さい。
このような本発明の多数個取り配線基板によれば、母基板１を撓ませて分割溝に沿って分割した際に、一方主面の分割溝２の底部と他方主面の分割溝３の底部との間で割れるので、配線基板１ｅの側面が一方主面の分割溝２の底部と他方主面の分割溝３の底部との間の破断面１ｄが傾斜面となっている。このような破断面１ｄは、配線基板１ｅの４つの側面のそれぞれに形成されており、２つの破断面１ｄが一方主面側に向いていて、残る２つの破断面１ｄが他方主面側に向いている。従って、例えば、一方主面を配線基板１ｅの実装面としたときに、他方主面側に向いている破断面１ｄにバリが発生したとしても、バリが一方主面の分割溝２の底部であった部分よりも外側に突出することを減少させることができるので、一方主面の分割溝２の底部であった部分を配線基板１ｅの位置合わせのための基準とできる。そして、この部分を基準とすることにより、電子部品搭載領域に、電子部品（図示せず）を精度良く搭載できるようになる。なお、他方主面を配線基板１ｅの実装面とした場合には、他方主面側に向いている破断面１ｄにバリが発生したとしても、バリが他方主面の分割溝３の底部であった部分よりも外側に突出することを減少させることができるので、他方主面の分割溝３の底部であった部分を配線基板１ｅの位置合わせのための基準とすることができる。
また、図４に示す例のように、配線基板領域１ａのそれぞれ１つの角部に位置合わせ用のマーク５が設けられていると、位置合わせ用のマーク５の位置と平面視で配線基板１ｅの基準となる辺の位置との位置関係を決めておくことによって、平面視で配線基板１ｅの基準となる辺を判別しやすくなるので、電子部品搭載領域に電子部品を効率よく搭載するのに有効である。
母基板１は、例えば酸化アルミニウム質焼結体，ムライト質焼結体，窒化アルミニウム質焼結体，炭化珪素質焼結体，窒化珪素質焼結体，ガラスセラミックス等のセラミック材料から成る単数の絶縁層または複数の絶縁層が積層されて成るものである。この母基板１の中央部に、タングステン，モリブデン，銅，銀等の金属粉末メタライズから成る配線導体４が形成された、図１〜図５に示す配線基板領域１ａ（破線で囲まれた領域）が縦横の並びに配置されている。母基板１の破線で囲まれた領域のそれぞれが配線基板１ｅとなる配線基板領域１ａに相当する。
母基板１は、絶縁層が例えば酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウム，酸化珪素，酸化マグネシウムおよび酸化カルシウム等のセラミック原料粉末に適当な有機バインダー，溶剤，可塑剤および分散剤等を添加混合して得たセラミックスラリーを従来周知のドクターブレード法等のシート成形方法を採用してシート状に成形してセラミックグリーンシートを得て、しかる後、セラミックグリーンシートに適当な打ち抜き加工を施すとともに必要に応じてこれを複数枚積層して、母基板１となる生成形体を作製して、約1500〜1800℃の温度で焼成することで、単数あるいは複数の絶縁層からなるものが製作される。
また、母基板１は、複数の配線基板領域１ａが縦横に配列された中央部の外周部に、ダミー領域１ｂを有していることが好ましい。ダミー領域１ｂは、多数個取り配線基板の製造や搬送を容易とするための領域であり、このダミー領域１ｂを用いて母基板１となる生成形体や多数個取り配線基板の加工時や搬送時の位置決め、固定等を行なうことができる。また、分割溝２の両端部が、最外周に配列される配線基板領域１ａと母基板１となる生成形体の外周部との間のダミー領域１ｂに位置するように形成しておくと、母基板１の搬送時等に外部から加わる力によって母基板１が不用意に割れてしまうことを防止できるので好ましい。また、ダミー領域１ｂを有する場合、一方主面の分割溝２と他方主面の分割溝３は、配線基板領域１ａとダミー領域１ｂとの境界にも形成される。
配線導体４には、絶縁基体の表面や絶縁層間に配置される配線導体層と、絶縁層を貫通して上下に位置する配線導体層同士を電気的に接続する貫通導体とがある。配線導体層は、母基板１用のセラミックグリーンシートにスクリーン印刷法等の印刷手段によって配線導体層用のメタライズペーストを印刷塗布し、母基板１用の生成形体とともに焼成することによって形成する。貫通導体は、配線導体４を形成するためのメタライズペーストの印刷塗布に先立って母基板１用のセラミックグリーンシートに金型やパンチングによる打ち抜き加工またはレーザ加工等の加工方法によって貫通導体用の貫通孔を形成し、この貫通孔に貫通導体用のメタライズペーストをスクリーン印刷法等の印刷手段によって充填しておき、母基板１となる生成形体とともに焼成することによって形成する。メタライズペーストは、主成分の金属粉末に有機バインダーおよび有機溶剤、また必要に応じて分散剤等を加えてボールミル，三本ロールミルまたはプラネタリーミキサー等の混練手段によって混合および混練することで作製する。また、セラミックグリーンシートの焼結挙動に合わせたり、焼成後の母基板１との接合強度を高めたりするために、ガラスやセラミックスの粉末を添加してもよい。貫通導体用のメタライズペーストは、有機バインダーや有機溶剤の種類や添加量によって、充填に適した、一般的に配線導体層用のメタライズペーストよりも高い粘度に調整される。
なお、配線導体４の露出する表面には、必要に応じて、ニッケルおよび金等の耐蝕性に優れる金属が被着される。これによって、配線導体４が腐食することを効果的に抑制できるとともに、配線導体４と電子部品との接合、配線導体４とボンディングワイヤとの接合、および配線導体４と外部電気回路基板の配線導体との接合等を強固にすることができる。また、例えば、配線導体４の露出する表面には、厚さ１〜10μｍ程度のニッケルめっき層と厚さ0.1〜３μｍ程度の金めっき層とが、電解めっき法もしくは無電解めっき法によって順次被着される。
一方主面の分割溝２および他方主面の分割溝３は、母基板１の両主面の各配線基板領域１ａの境界およびと配線基板領域１ａとダミー領域１ｂとの境界に形成されている。これらの一方主面の分割溝２および他方主面の分割溝３は、母基板１となる生成形体にカッター刃や金型を押し当てることによって、あるいは母基板１となる生成形体または焼成後の母基板１にレーザ加工やダイシング加工を施すことによって形成できる。一方主面の分割溝２の縦断面形状は、Ｖ字状やＵ字状あるいは凹形状であってもよいが、図１〜図５に示す例のように、Ｖ字状にすると母基板１を撓ませて分割溝に沿って破断する際に、分割溝の底部により応力が集中しやすいので、Ｕ字状または凹形状の場合に比べて小さい力で、正確に分割できるので好ましい。
一方主面の分割溝２および他方主面の分割溝３の深さは、絶縁基体の材料等によって適宜設定され、それぞれの深さの合計が、母基板１の厚みの50〜70％程度に形成されることが好ましい。一方主面の分割溝２および他方主面の分割溝３の深さの合計が母基板１の厚みの50％未満であると、母基板１の厚みに対して機械的強度が強くなりすぎる傾向にあり、一方主面の分割溝２および他方主面の分割溝３の深さの合計が70％を超えると、母基板１の厚みに対して母基板１の機械的強度が低くなる傾向にある。一方主面の分割溝２および他方主面の分割溝３の深さの合計をこのように設定することで、母基板１が良好に分割されるとともに不用意に割れることのない多数個取り配線基板となる。
母基板１の一方主面の分割溝２および他方主面の分割溝３の開口幅は、0.01〜1.0ｍｍ程度であると、母基板１を良好に分割でき、各配線基板領域１ａが分割溝２の占める面積の影響で小さくならず、一方主面の分割溝２および他方主面の分割溝３の形成時に配線基板領域１ａが大きく変形することがないので好ましい。これは、一方主面の分割溝２および他方主面の分割溝３の開口幅が0.01ｍｍよりも小さいと、母基板１を撓ませた際に、一方主面の分割溝２または他方主面の分割溝３の底部にかかる力が弱くなり、一方主面の分割溝２および他方主面の分割溝３の開口幅が1.0ｍｍよりも大きいと、配線基板１ｅの一方主面または他方主面の面積が小さくなってしまうからである。また、開口幅が0.01ｍｍよりも小さいと、母基板１となる生成形体にカッター刃や金型を押し当てることによって一方主面の分割溝２または他方主面の分割溝３を形成し、母基板１となる生成形体を焼成した際に、分割溝が閉じてしまったり、分割溝の深さが浅くなってしまったりしやすくなる。
また、一方主面の分割溝２の底部と他方主面の分割溝３の底部との間の距離Ｌ１が、一方主面の分割溝２の底部と他方主面との間の距離Ｌ２および他方主面の分割溝３の底部と一方主面との間の距離Ｌ３よりも小さくなるようにしている。ここで、距離Ｌ１を距離Ｌ２の70％以下とするとともに、距離Ｌ３の70％以下としておくと、一方主面の分割溝２の底部と他方主面の分割溝３の底部との間での分割をより確実に行ないやすくなる。
また、図３に示す例のような一方主面の分割溝２の底部と他方主面の分割溝３の底部との間隔Ｗが0.05〜0.5ｍｍ程度であると、母基板１を撓ませて分割溝に沿って分割した際に、一方主面の分割溝２の底部と他方主面の分割溝３の底部との間に形成される破断面１ｄにバリが発生したとしても、上記したように母基板１が酸化アルミニウム質焼結体から成り、バリの横方向の長さが20〜30μｍである場合には、配線基板１ｅに分割したときの２つの辺において、一方主面の分割溝２の底部であった部分よりも外側に突出することを抑制するのにより効果的である。
位置合わせ用のマーク５は、配線基板領域１ａのそれぞれ１つの角部に設けられ、配線導体４と同様な材料および方法によって形成できる。例えば、母基板１用のセラミックグリーンシートにスクリーン印刷法等の印刷手段によって位置合わせ用マーク５用のメタライズペーストを印刷塗布し、母基板１用の生成形体とともに焼成することによって形成できる。
また、位置合わせ用のマーク５の露出する表面にも、配線導体４と同様に、必要に応じて、ニッケルおよび金等の耐蝕性に優れる金属が被着される。これによって、位置合わせ用マーク５が腐食することを効果的に抑制するとともに、例えばカメラ等を用いて配線基板１ｅの方向性を認識させる際に、配線基板１ｅの色と位置合わせ用マーク５の色とを変えて、位置合わせ用マーク５を認識させやすくできる。
位置合わせ用マーク５の形状は、円形状に限られるものではなく、多角形状，十字形状およびくの字形状等の配線基板１ｅの方向性や位置を容易に認識できるようなものとすることが好ましい。また、位置合わせ用マーク５は、上記したメタライズからなるものではなく、配線基板領域１ａのそれぞれ１つの角部に貫通孔または穴を形成しておき、この貫通孔または穴を位置合わせ用マーク５として用いても構わない。貫通孔または穴を形成する場合には、貫通孔または穴の破損を抑制するために円形状であることが好ましい。また、穴の底面にメタライズによって導体をさらに形成しておいても構わない。
また、図４に示す例のように、母基板１の一方主面の各配線基板領域１ａに電子部品を収納するための凹部６を備えているとともに、ダミー領域１ｂに一方主面の分割溝２を対称軸として凹部６と線対称に配置されるダミー凹部７を備えていても構わない。凹部６を備えていることによって、凹部６内に電子部品を良好に収納でき、信頼性に優れた配線基板１ｅとすることができる。また、ダミー凹部７を形成していると、配線基板領域１ａとダミー領域１ｂとの境界に、母基板１となる生成形体にカッター刃や金型を押し当てることによって一方主面の分割溝２を形成する際に、母基板１となる生成形体にかかる応力を凹部６側とダミー凹部７側とに均等に分散して、凹部６の変形を小さくできる。
凹部６およびダミー凹部７は、母基板１用のセラミックグリーンシートのいくつかに金型やパンチングによる打ち抜き方法によって凹部６またはダミー凹部７用の貫通孔を形成して、凹部６およびダミー凹部７の底面となる貫通孔を形成していないセラミックグリーンシートと積層することによって形成できる。
また、一方主面の分割溝２は、凹部６の深さよりも深く形成するとともに、一方主面の分割溝２の底部と他方主面の分割溝３の底部との間の距離Ｌ１を、一方主面の分割溝２の底部と凹部６との間の距離よりも小さくしておくと、母基板１を撓ませて、一方主面の分割溝２の底部および他方主面の分割溝３の底部に沿って分割する際に、一方主面の分割溝２の底部から凹部６の方向に向かって亀裂が入ることを抑制できる。
また、他方主面の分割溝３は、凹部６と平面視で重ならない位置に配置されているとともに、一方主面の分割溝２の底部と他方主面の分割溝３の底部との間の距離Ｌ１を、他方主面の分割溝３の底部と凹部６との間の距離よりも小さくしておくと、凹部６の底面と他方主面の分割溝３の底部との間に亀裂が入ることを抑制できる。
また、図５に示す例のように、他方主面の分割溝３を挟んで隣接する配線導体４同士の間に、内面に配線導体４が形成された切り欠き部１ｃを備えていても構わない。このような母基板１を分割した際には、切り欠き部１ｃが分割されることによって、配線基板の側面に内面に配線導体４が形成された溝を形成して、いわゆるキャスタレーション導体とすることができる。そして、切り欠き部１ｃは、例えば、平面視で横方向が長辺となる長方形状または楕円形状として、切り欠き部１ｃの横方向の長さを一方主面の分割溝２と他方主面の分割溝３との間隔Ｗよりも長くなるように形成しておくと、分割した後に、キャスタレーション導体を備えた配線基板とすることができる。
また、他方主面の分割溝３の深さを切り欠き部１ｃの深さよりも深くしておくと、母基板１を撓ませて、一方主面の分割溝２および他方主面の分割溝３に沿って分割する際に、切り欠き部１ｃの底面ではなく他方主面の分割溝３の底部に応力が集中しやすくなるので好ましい。
上記構成の多数個取り配線基板が、一方主面の分割溝２および他方主面の分割溝３に沿って分割されることによって、図６〜図８に示す例のような、平面視で矩形状の基板の隣り合う２つの側面に、主面に垂直な方向に対して傾いた破断面１ｄを有する配線基板１ｅを複数得ることができる。
本発明の配線基板１ｅは、平面視で矩形状の基板の隣り合う２つの側面に、主面に垂直な方向に対して傾いた破断面１ｄを有することから、破断面１ｄにバリが発生していたとしても、バリが平面視で配線基板１ｅの外縁よりも外側に突出することを低減できるので、配線基板１ｅの外縁を配線基板１ｅの位置合わせのための基準として、配線基板１ｅに電子部品を精度良く搭載できる。例えば、図７（ａ）に示す例のように、多数個取り配線基板を分割したことによって得られた配線基板１ｅの隣り合う２つの側面では、一方主面の分割溝２の底部であった部分が外縁（配線基板１ｅの左側の外縁および上側の外縁）となっているので、この外縁を位置合わせのための基準として用いることができる。なお、図７（ａ）に示す例の外縁のうち、一方主面の分割溝２の底部であった部分と他方主面の分割溝３の底部であった部分とを位置合わせのための基準としてもよいし、他方主面の分割溝３の底部であった部分を位置合わせのための基準としてもよい。
隣り合う２つの側面の一方主面の分割溝２の底部であった部分同士、あるいは隣り合う２つの側面の他方主面の分割溝３の底部であった部分同士を、電子部品の位置合わせのための基準として用いると、画像認識によって配線基板１ｅを位置合わせする際に、位置合わせのための配線基板１ｅの外縁が、配線基板１ｅの厚さ方向の同じ高さに位置するので、配線基板１ｅの外縁に焦点を合わせることが容易である。このことによって配線基板１ｅに電子部品をより精度よく搭載できる。
また、配線基板１ｅの一方主面に電子部品搭載領域を設けている場合であれば、配線導体４の一方主面に形成された電極部分と一方主面の分割溝２とは、一方主面に配置されたマークを基準に形成されている。このことから、他方主面に配置されたマークを基準に形成された他方主面の分割溝３に比べて、一方主面の分割溝２の方が、一方主面の電極部分に対して精度良く配置されている。従って、一方主面の分割溝２の底部であった部分を電子部品の位置合わせのための基準として用いると、他方主面の分割溝３の底部を位置合わせのための基準として用いた場合と比較して、電子部品を搭載する際の位置ずれを小さくでき、配線基板１ｅに電子部品をより精度良く搭載できる。
また、配線基板１ｅは、図８（ａ）および図８（ｂ）に示す例のように、４つの側面の全ての破断面１ｄが、配線基板１ｅの一方主面側または他方主面側を向いて、主面に垂直な方向に対して傾いていると、平面視で配線基板１ｅの外縁が、配線基板１ｅの厚さ方向の同じ高さに位置する。このことから、画像認識によって配線基板１ｅを位置合わせする際に、配線基板１ｅの外縁のどの部分にも焦点を合わせることが容易である。従って、配線基板１ｅに電子部品をより精度良く搭載できる。また、図８（ａ）に示す例のように、４つの側面の破断面１ｄのそれぞれが、配線基板１ｅの他方主面側を向いて主面に垂直な方向に対して傾いており、配線基板１ｅの一方主面側に電子部品搭載領域を設けている場合には、一方主面を他方主面に比べて大きくできる。従って、図８（ｂ）に示す例のように、４つの側面の破断面１ｄのそれぞれが配線基板１ｅの一方主面側を向いて、主面に垂直な方向に対して傾いている場合に比べて、配線基板１ｅを小型化するのに有効である。
本発明の電子装置は、上記構成の配線基板１ｅの電子部品搭載領域に電子部品が搭載されていることから、電子部品搭載領域に電子部品が精度良く搭載された電子装置とするとともに、電子装置の２つの辺の外縁を画像認識装置等によって良好に認識できるので、電子装置の２つの辺の外縁を基準として、電子装置への蓋体またはレンズ鏡筒の接合や電子装置の外部電気回路基板への搭載を精度良く行なうことができる。
電子部品は、ＩＣチップやＬＳＩチップ等の半導体素子，水晶振動子や圧電振動子等の圧電素子および各種センサ等である。
電子部品の搭載は、例えば、電子部品がフリップチップ型の半導体素子である場合には、はんだバンプや金バンプまたは導電性樹脂（異方性導電樹脂等）等の接合材を介して、半導体素子の電極と配線導体４とを電気的および機械的に接続することによって行なわれる。また、接合材によって電子部品を電子部品搭載領域に接合した後に、電子部品と配線基板１ｅとの間にアンダーフィルを注入してもよい。あるいは、例えば、電子部品がワイヤボンディング型の半導体素子である場合には、電子部品を接合材によって電子部品搭載領域に固定した後、ボンディングワイヤを介して半導体素子の電極と配線導体４とを電気的に接続することによって行なわれる。また、例えば、電子部品が水晶振動子等の圧電素子である場合には、導電性樹脂等の接合材によって圧電素子の固定と圧電素子の電極と配線導体４との電気的な接続を行なう。また、必要に応じて、電子部品の周囲に抵抗素子や容量素子等の第２の電子部品を搭載してもよい。また、凹部６を備えている場合であれば、凹部６内に第２の電子部品を搭載して、凹部６の開口を覆うように電子部品を搭載してもよい。この場合には、電子部品と第２の電子部品とを同一平面上に搭載した場合に比べて、平面視で電子装置を小型化できる。
また、電子部品は、必要に応じて、蓋体や樹脂によって封止される。蓋体は、金属やセラミックス，ガラスおよび樹脂等からなるキャップ状のものである。配線基板１ｅの絶縁基体の熱膨張係数に近い熱膨張係数を有するものが好ましく、例えば絶縁基体が酸化アルミニウム質焼結体から成り、金属から成る蓋体を用いる場合であれば、Ｆｅ−Ｎｉ（鉄−ニッケル）合金やＦｅ−Ｎｉ−Ｃｏ（鉄−ニッケル−コバルト）合金等から成るものを用いればよい。電子部品が固体撮像素子や発光素子である場合には、蓋体として、ガラスや樹脂等からなる透光性の板材から成るものだけでなく、ガラスや樹脂等からなる透光性のレンズ、あるいはレンズが取り付けられた蓋体を用いてもよい。
また、樹脂によって封止する場合には、エポキシ樹脂やシリコーン樹脂等の樹脂によって電子部品を被覆しても構わない。また、電子部品が発光素子である場合には、蛍光体を含有した樹脂を用いて被覆して、発光素子から発光される光を被覆した樹脂中の蛍光体によって波長変換させるようにしてもよい。
なお、本発明は、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば、凹部６は母基板１の両方主面に形成されていても構わない。
次に、本発明の多数個取り配線基板の具体例について説明する。
まず、縦85ｍｍ×横68ｍｍ×厚み1.0ｍｍの酸化アルミニウム質焼結体からなる母基板１に、8.20ｍｍ×8.80ｍｍの配線基板領域１ａを縦方向に８列および横方向に７列配置し、母基板１の外周部に、上下にそれぞれ幅9.7ｍｍおよび左右にそれぞれ幅3.2ｍｍの四角形の枠状のダミー領域１ｂを設けた多数個取り配線基板を準備した。
ここで、本発明の実施例１〜３および比較例の多数個取り配線基板は、一方主面の分割溝２の深さを0.5ｍｍに、他方主面の分割溝３の深さを0.2ｍｍにそれぞれ形成した。
実施例１では、平面視で一方主面の分割溝２の底部と他方主面の分割溝３の底部との間隔Ｗを50μｍ（Ｌ１を0.3ｍｍ，Ｌ２を0.5ｍｍ，Ｌ３を0.8ｍｍ）に設定して形成した。
次に、実施例２では、平面視で一方主面の分割溝２の底部と他方主面の分割溝３の底部との間隔Ｗを100μｍ（Ｌ１を0.32ｍｍ，Ｌ２を0.5ｍｍ，Ｌ３を0.8ｍｍ）に設定して形成した。
また、実施例３では、平面視で一方主面の分割溝２の底部と他方主面の分割溝３の底部との間隔Ｗを0.2ｍｍ（Ｌ１を0.36ｍｍ，Ｌ２を0.5ｍｍ，Ｌ３を0.8ｍｍ）に設定して形成した。
そして、比較例では、平面視で一方主面の分割溝２の底部と他方主面の分割溝３の底部との間隔Ｗを0ｍｍ（Ｌ１＝0.3ｍｍ，Ｌ２＝0.5ｍｍ，Ｌ３＝0.8ｍｍ）、すなわち平面透視で一方主面の分割溝２の底部と他方主面の分割溝３の底部とが重なるように設定して形成した。
そして、上記の実施例１〜３および比較例の多数個取り配線基板を、一方主面の分割溝および他方主面の分割溝に沿って分割し、それぞれ56個の配線基板を得た。その後、それぞれの配線基板に対して、一方主面の分割溝の底部であった部分よりも外側に突出したバリの有無および破断面１ｄのバリの有無について顕微鏡による観察を行なった。
その結果、実施例１〜実施例３の多数個取り配線基板を分割して得た配線基板１ｅでは、破断面１ｄに10〜30μｍ程度突出したバリがあるものが、実施例１で56個中２個、実施例２で56個中５個、実施例３で56個中３個確認できたが、平面視で一方主面の分割溝２の底部であった部分よりも外側に突出するバリが確認できたものは、実施例１〜３のそれぞれで１つも無かった。また、比較例においては、一方主面の分割溝２の底部であった部分よりも10〜30μｍ程度突出したバリがあるものが56個中３個確認できた。従って、比較例におけて、突出したバリのある配線基板が5.3％程度あったのに対して、本発明の実施例１〜３において突出したバリのある配線基板１ｅが０％となり、配線基板からバリが突出することを従来に比べて抑えることができた。
以上の結果から、本発明の多数個取り配線基板によれば、平面透視で、一方主面の分割溝２と他方主面の分割溝３とが縦方向または横方向のそれぞれで一方方向にずれて形成されており、一方主面の分割溝２の底部と他方主面の分割溝３の底部との間の距離Ｌ１が、一方主面の分割溝２の底部と他方主面との間の距離Ｌ２および他方主面の分割溝３の底部と一方主面との間の距離Ｌ３よりも小さいことから、母基板１を撓ませて分割溝に沿って分割した際に、一方主面の分割溝２の底部と他方主面の分割溝３の底部との間で割れて、配線基板１ｅの側面が一方主面の分割溝２の底部と他方主面の分割溝３の底部との間の破断面１ｄが傾斜面となっているので、一方主面を配線基板１ｅの実装面としたときに、他方主面側に向いている破断面１ｄにバリが発生したとしても、バリが一方主面の分割溝２の底部であった部分よりも外側に突出することを減少させることができることが確認できた。
１・・・・母基板
１ａ・・・・配線基板領域
１ｂ・・・・ダミー領域
１ｃ・・・・切り欠き部
１ｄ・・・・破断面
１ｅ・・・・配線基板
２・・・・一方主面の分割溝
３・・・・他方主面の分割溝
４・・・・配線導体
５・・・・位置合わせ用のマーク
６・・・・凹部
７・・・・ダミー凹部
また、本発明の配線基板は、平面視で矩形状を有する基板を備えており、前記基板の側面が、前記基板の主面に垂直な方向に対して傾いた破断面を有しており、前記破断面が、前記主面から離れた位置に設けられていることを特徴とするものである。
本発明の配線基板によれば、平面視で矩形状を有する基板を備えており、前記基板の側面が、前記基板の主面に垂直な方向に対して傾いた破断面を有しており、前記破断面が、前記主面から離れた位置に設けられていることから、破断面にバリが発生していたとしても、バリが平面視で配線基板の外縁よりも外側に突出することを低減できるので、配線基板の外縁を電子部品の位置合わせのための基準として、配線基板に電子部品を精度良く搭載できる。

Claims (4)

  1. 中央部に電子部品搭載領域を有する複数の配線基板領域が縦横の並びに配置された母基板の両主面に、前記配線基板領域の境界に沿って分割溝が形成された多数個取り配線基板において、平面透視で、一方主面の分割溝と他方主面の分割溝とが縦方向または横方向のそれぞれで一方方向にずれて形成されており、前記一方主面の分割溝の底部と前記他方主面の分割溝の底部との間の距離が、前記一方主面の分割溝の底部と他方主面との間の距離および前記他方主面の分割溝の底部と一方主面との間の距離よりも小さいことを特徴とする多数個取り配線基板。
  2. 前記配線基板領域のそれぞれ１つの角部に位置合わせ用のマークが設けられていることを特徴とする請求項１記載の多数個取り配線基板。
  3. 平面視で矩形状の基板の隣り合う２つの側面に、主面に垂直な方向に対して傾いた破断面を有することを特徴とする配線基板。
  4. 請求項３に記載の配線基板に電子部品が搭載されていることを特徴とする電子装置。
JP2011547660A 2009-12-24 2010-12-24 多数個取り配線基板および配線基板ならびに電子装置 Active JP5731404B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011547660A JP5731404B2 (ja) 2009-12-24 2010-12-24 多数個取り配線基板および配線基板ならびに電子装置

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2009292013 2009-12-24
JP2009292013 2009-12-24
JP2010283289 2010-12-20
JP2010283289 2010-12-20
PCT/JP2010/073403 WO2011078349A1 (ja) 2009-12-24 2010-12-24 多数個取り配線基板および配線基板ならびに電子装置
JP2011547660A JP5731404B2 (ja) 2009-12-24 2010-12-24 多数個取り配線基板および配線基板ならびに電子装置

Publications (2)

Publication Number Publication Date
JPWO2011078349A1 true JPWO2011078349A1 (ja) 2013-05-09
JP5731404B2 JP5731404B2 (ja) 2015-06-10

Family

ID=44195874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011547660A Active JP5731404B2 (ja) 2009-12-24 2010-12-24 多数個取り配線基板および配線基板ならびに電子装置

Country Status (5)

Country Link
US (1) US8975535B2 (ja)
EP (1) EP2519085B1 (ja)
JP (1) JP5731404B2 (ja)
CN (1) CN102484943B (ja)
WO (1) WO2011078349A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101548816B1 (ko) * 2013-11-11 2015-08-31 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP6276040B2 (ja) * 2014-01-20 2018-02-07 日本特殊陶業株式会社 部品搭載用パッケージの製造方法
WO2015182229A1 (ja) * 2014-05-27 2015-12-03 株式会社村田製作所 マザーセラミック基板、セラミック基板、マザーモジュール部品、モジュール部品およびマザーセラミック基板の製造方法
KR101650076B1 (ko) * 2014-06-10 2016-08-22 한국미쯔보시다이아몬드공업(주) 취성 재료 기판의 가공방법
KR102521372B1 (ko) * 2016-02-12 2023-04-14 삼성전자주식회사 마크 위치 예측 방법
CN108781502B (zh) 2016-04-22 2021-11-30 京瓷株式会社 多连片布线基板、布线基板
CN111684673B (zh) * 2018-02-16 2023-04-18 京瓷株式会社 多连片式元件收纳用封装件以及多连片式光半导体装置
WO2019240000A1 (ja) * 2018-06-11 2019-12-19 株式会社村田製作所 電気素子の製造方法、電気素子、および電気素子の実装構造
WO2020203738A1 (ja) * 2019-03-29 2020-10-08 株式会社オートネットワーク技術研究所 配線モジュール

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5497766U (ja) * 1977-12-21 1979-07-10
JP3395620B2 (ja) 1997-12-16 2003-04-14 日亜化学工業株式会社 半導体発光素子及びその製造方法
JPH11346038A (ja) * 1998-06-01 1999-12-14 Mitsubishi Plastics Ind Ltd 溝付き金属ベース回路基板
TW562737B (en) * 2000-11-27 2003-11-21 Murata Manufacturing Co Method of manufacturing ceramic multi-layer substrate, and unbaked composite laminated body
US7250352B2 (en) * 2002-04-24 2007-07-31 Sanyo Electric Co., Ltd. Methods for manufacturing a hybrid integrated circuit device
JP2004200615A (ja) 2002-12-20 2004-07-15 Kyocera Corp 多数個取り配線基板
JP4186746B2 (ja) * 2003-08-04 2008-11-26 松下電器産業株式会社 セラミック基板とその製造方法
US7232957B2 (en) * 2003-09-25 2007-06-19 Sanyo Electric Co., Ltd. Hybrid integrated circuit device and method of manufacturing the same
JP2005136129A (ja) * 2003-10-30 2005-05-26 Kyocera Corp 多数個取り配線基板
JP4488733B2 (ja) * 2003-12-24 2010-06-23 三洋電機株式会社 回路基板の製造方法および混成集積回路装置の製造方法。
JP4511311B2 (ja) * 2004-10-28 2010-07-28 京セラ株式会社 多数個取り配線基板および電子装置
JP4929893B2 (ja) * 2006-07-20 2012-05-09 株式会社デンソー セラミック基板の製造方法
JP5108496B2 (ja) * 2007-12-26 2012-12-26 三洋電機株式会社 回路基板およびその製造方法、回路装置およびその製造方法
CN101488486B (zh) * 2008-01-15 2010-06-02 力成科技股份有限公司 可开槽式线路基板

Also Published As

Publication number Publication date
CN102484943A (zh) 2012-05-30
US8975535B2 (en) 2015-03-10
EP2519085B1 (en) 2019-02-27
WO2011078349A1 (ja) 2011-06-30
CN102484943B (zh) 2016-03-16
EP2519085A4 (en) 2013-05-08
EP2519085A1 (en) 2012-10-31
JP5731404B2 (ja) 2015-06-10
US20120222895A1 (en) 2012-09-06

Similar Documents

Publication Publication Date Title
JP5355246B2 (ja) 多数個取り配線基板および配線基板ならびに電子装置
JP5731404B2 (ja) 多数個取り配線基板および配線基板ならびに電子装置
WO2019207884A1 (ja) 電子素子実装用基板、電子装置、および電子モジュール
JP2018032773A (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP5052470B2 (ja) 多数個取り配線基板および配線基板ならびに電子装置
WO2017188253A1 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP5247415B2 (ja) 多数個取り配線基板および配線基板ならびに電子装置
KR20130057461A (ko) 멀티파트 배선 기판, 배선 기판, 및 전자 장치
CN107615477B (zh) 电子元件安装用基板以及电子装置
JP6780996B2 (ja) 配線基板、電子装置および電子モジュール
JP5312250B2 (ja) 電子部品収納用パッケージおよび電子装置
JP2011049354A (ja) 電子装置
JP2012156382A (ja) 多数個取り配線基板
JP4812516B2 (ja) 複数個取り配線基板
JP6737646B2 (ja) 配線基板、電子装置および電子モジュール
JP5574848B2 (ja) 多数個取り配線基板
JP5460002B2 (ja) 多数個取り配線基板および配線基板ならびに電子装置
JP4733061B2 (ja) 複数個取り配線基台、配線基台および電子装置、ならびに複数個取り配線基台の分割方法
JP6595308B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP6633381B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP6258768B2 (ja) 配線基板および電子装置
JP5791450B2 (ja) 多数個取り配線基板および配線基板
JP4646825B2 (ja) 多数個取り配線基板
JP2008211017A (ja) 台座付母基板および電子部品実装母基板の製造方法、ならびに電子装置
JP2014063892A (ja) 多数個取り配線基板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130219

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131204

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20131227

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20140228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150409

R150 Certificate of patent or registration of utility model

Ref document number: 5731404

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150