JP4186746B2 - セラミック基板とその製造方法 - Google Patents

セラミック基板とその製造方法 Download PDF

Info

Publication number
JP4186746B2
JP4186746B2 JP2003285648A JP2003285648A JP4186746B2 JP 4186746 B2 JP4186746 B2 JP 4186746B2 JP 2003285648 A JP2003285648 A JP 2003285648A JP 2003285648 A JP2003285648 A JP 2003285648A JP 4186746 B2 JP4186746 B2 JP 4186746B2
Authority
JP
Japan
Prior art keywords
ceramic substrate
substrate
break
manufacturing
break lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003285648A
Other languages
English (en)
Other versions
JP2005057031A (ja
Inventor
淳 重見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2003285648A priority Critical patent/JP4186746B2/ja
Publication of JP2005057031A publication Critical patent/JP2005057031A/ja
Application granted granted Critical
Publication of JP4186746B2 publication Critical patent/JP4186746B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)

Description

本発明は、小型電子機器等に使用するセラミック基板とその製造方法に関するものである。
以下、従来のセラミック基板について説明する。従来のセラミック基板は図8に示すように、セラミック基板1の表面にブレークライン(V溝)2を縦と横に夫々平行に且つ複数本形成していた。図9はその断面図である。しかし、このように基板1の表面だけにブレークライン2を形成すると、基板1に反りが生ずるという問題があった。そこでこの問題を解決するべく図10に示すように、基板1の裏面にもブレークライン2に対向する位置にブレークライン3を形成したものもあった。
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献1が知られている。
特開平7−290438号公報
しかしながらこのような従来のセラミック基板1は、セラミック基板1の表面にだけにブレークライン2を設けたものではセラミック基板1が反ってしまう。かといってセラミック基板1裏面の対向した位置にもブレークライン3を入れると、今度は薄厚のセラミック基板1においては、このブレークライン2と3によってセラミック基板1の強度が低下し、製造工程において基板割れ不良が発生するという問題があった。
そこで本発明は、この問題を解決したもので、基板の反りが生じないとともに製造工程における基板割れが生じないセラミック基板を提供することを目的としたものである。
この目的を達成するために本発明のセラミック基板は、ブレークラインを基板の表面と裏面で互い違いで且つ非対称に形成したものである。
これにより、基板の反りが生じないとともに製造工程における基板割れが生じないセラミック基板を得ることができる。
本発明の請求項1に記載の発明は、略四角形をした薄厚セラミック基板の表面と裏面にブレークラインが平行に縦と横に形成されるとともに、前記ブレークラインは前記表面と前記裏面で互い違いで且つ非対向に形成されたセラミック基板であり、ブレークラインがセラミック基板の表面と裏面に形成されているので、表面と裏面では条件が同じとなり、セラミック基板の反りは発生しない。また、表面と裏面では互い違いで且つ非対向に形成されているので、表面と裏面の同じ位置における基板厚を小さくするところはなく、製造工程における基板割れは無い。従って、セラミック基板を分割して子基板にする前の親基板の状態で、全ての子基板に親基板の単位で部品実装をすることができ、製造工数の低減を図ることができる。
請求項2に記載の発明は、セラミック基板を無収縮低温焼成ガラスセラミック多層基板とした請求項1に記載のセラミック基板であり、無収縮であるので、基板の中央部と端部での寸法誤差が少なくなり、ブレークラインで子基板に分割する前の親基板の状態での部品実装精度が増すとともに、子基板に分割したときの子基板の寸法精度が増す。
また、多層基板としているので、この基板内に回路パターンや電子部品等を実装することができ小型化に貢献できる。
請求項3に記載の発明は、略四角形をした薄厚セラミック基板の表面と裏面にブレークラインが平行に縦と横に形成されるセラミック基板の製造方法において、グリーンシートを焼成する第1の工程と、この第1の工程の後で、前記焼成された基板の表面と裏面で互い違いで且つ非対向にブレークラインを形成する第2の工程と、この第2の工程の後で、前記グレークラインに沿って分割する第3の工程を有するセラミック基板の製造方法であり、焼成工程で焼成させた後でブレークラインを形成するので、基板が後から収縮するようなことは無くブレークラインの寸法精度が良い。
また、ブレークラインがセラミック基板の表面と裏面に形成されているので、表面と裏面では条件が同じとなり、セラミック基板の反りは発生しない。また、表面と裏面では互い違いで且つ非対向に形成されているので、表面と裏面の同じ位置で基板厚を小さくするところはなく、製造工程における基板割れは無い。
請求項4に記載の発明は、ブレークラインを形成する第2の工程と、ブレークラインに沿って分割する第3の工程との間に、基板に部品を実装する部品実装工程を設けた請求項3に記載のセラミック基板の製造方法であり、基板を分割して子基板する前の親基板の状態で、親基板全体に部品実装をすることができ、製造工数の低減を図ることができる。
請求項5に記載の発明は、略四角形をした薄厚セラミック基板の表面と裏面にブレークラインが平行に縦と横に形成されるセラミック基板の製造方法において、前記基板の表面と裏面で互い違いで且つ非対向にブレークラインを金型で形成する第1の工程と、この第1の工程の後で、前記ブレークラインが形成された基板を焼成する第2の工程と、この第2の工程の後で、前記グレークラインに沿って分割する第3の工程を有するセラミック基板の製造方法であり、基板を焼成する前にブレークラインを金型で一括して形成することができるので、低価格の基板が実現できる。
以上のように本発明によれば、ブレークラインがセラミック基板の表面と裏面に形成されているので、基板の表面と裏面では条件が等しくなり、セラミック基板の反りは発生しない。また、表面と裏面では互い違いで且つ非対向に形成されているので、表面と裏面の同じ位置における基板厚を小さくするところはなく、製造工程における基板割れは無い。従って、セラミック基板を分割して子基板にする前の親基板の状態で、全ての子基板に親基板の単位で部品実装をすることができ、製造工数の低減を図ることができる。
以下、本発明の実施の形態について図面を用いて説明する。
(実施の形態1)
図1は、本発明の実施の形態1におけるセラミック基板11の平面図である。このセラミック基板11は、アルミナ約50重量%とガラス約50重量%とそれに少量の他の元素を加えて、略900度の温度で焼成したもので、一般に低温焼成セラミック基板と呼ばれる基板である。このセラミック基板11は、縦4インチ(約10cm)、横4インチの正方形であり、その厚さは0.4mmである。
実線で示した12は、このセラミック基板11の表面(上面)に複数本平行に設けられたブレークライン(V溝)である。また、点線で示した13は、セラミック基板11の裏面に複数本平行に設けられたブレークラインである。このブレークライン12と13は、図2に示すようにセラミック基板11の表と裏に夫々互い違いに形成されている。即ち、一のブレークライン12と他のブレークライン12の丁度中間にブレークライン13を形成している。
従って、表面と裏面では条件が同じとなり、セラミック基板11の反りは発生しないことになる。また、表面と裏面で互い違いで且つ非対向に形成されているので、表面と裏面の同じ位置で基板厚を小さくするところはなく、製造工程における基板割れは無い。従って、セラミック基板11を分割して子基板14にする前の親基板の状態で、セラミック基板11全体に一括して部品実装を装着することができ、製造工数の低減ができる。
また、本実施の形態では、ブレークライン12をセラミック基板11の表に、縦に3本、横に3本形成している。また、セラミック基板11の裏にはブレークライン13を縦に3本、横に3本形成し、分割後は全部で49個の子基板14が形成されるようにしている。
従って、セラミック基板11を分割して子基板14にする前の親基板であるセラミック基板11の状態で、子基板14全部に一括して部品実装をすることができ、製造工数の低減を図ることができる。
(実施の形態2)
図3は、実施の形態2におけるセラミック基板11の製造方法の製造工程図である。図3において、15はグリーンシートを約900度で焼成するグリーンシート焼成工程である。このグリーンシート焼成工程では、50分かけて常温から900度に温度を上げる。そして、この900度の状態を20分間保ち、その後50分かけて常温に戻している。この温度条件は、一例で有り、セラミック基板11の大きさや形状により、最適な条件を選択する。
次に、ブレークライン形成工程16で、ダイヤモンドスクライバー或いはレーザー等を用いてセラミック基板11の表にブレークライン12を形成し、裏にブレークライン13を形成する。このブレークライン12,13の相互の関係やセラミック基板11との関係は実施の形態1と同様である。
このブレークライン形成工程16は、グリーンシート焼成工程15で焼成させた後にブレークライン12,13を形成するので、基板が後から収縮するようなことは無くブレークライン12,13の寸法精度が良い。
次に、部品実装工程17で、セラミック基板11の表面或いは裏面に電子部品を実装する。ここでは、セラミック基板11を分割して子基板14にする前の親基板であるセラミック基板11の状態で、セラミック基板11全体に一括して電子部品実装を実装することができ、製造工数の低減を図ることができる。そして、次の分割工程18で、電子部品が実装された状態で子基板14に分割して完成するわけである。
この製造方法によって製造されたセラミック基板11は、ブレークライン12,13がセラミック基板11の表面と裏面に形成されているので、表面と裏面では条件が等しくなり、セラミック基板11の反りは発生しない。また、表面と裏面では互い違いで且つ非対向に形成されているので、表面と裏面の同じ位置における基板厚を小さくするところはなく、部品実装工程におけてセラミック基板11が割れることはないので電子部品を一括して実装できる。
(実施の形態3)
図4は、実施の形態3におけるセラミック基板11aの製造方法の製造工程図である。図4において、20は、ブレークライン形成工程であり、金型を用いてグリーンシート状のセラミック基板11aの表と裏にブレークライン12と13とを同時に形成する。このブレークライン12,13の相互の関係やセラミック基板11aとの関係は実施の形態1と同様である。
このブレークライン形成工程20は、グリーンシート焼成工程21で焼成する前に金型を用いて同時にブレークライン12,13を形成するので、低価格のセラミック基板11aを提供することができる。また、金型を用いているので、一括してブレークライン12,13を形成することができ、作業効率が向上する。
次に、21は、グリーンシート状のセラミック基板11aを約900度で焼成するグリーンシート焼成工程である。このグリーンシート焼成工程21では、50分かけて常温から900度に温度を上げる。そして、この900度の状態を20分間保ち、その後50分かけて常温に戻している。
次に、部品実装工程22で、セラミック基板11aの表面或いは裏面に電子部品を実装する。ここでは、セラミック基板11aを分割して子基板14aにする前の親基板であるセラミック基板11aの状態で、セラミック基板11a全体に一括して電子部品実装を実装することができ、製造工数の低減を図ることができる。そして、次の分割工程23で、電子部品が実装された状態で子基板14aに分割するわけである。
この製造方法によって製造されたセラミック基板11aは、ブレークライン12,13がセラミック基板11aの表面と裏面に形成されているので、表面と裏面では条件が同じとなり、セラミック基板11aの反りは発生しない。また、表面と裏面では互い違いで且つ非対向に形成されているので、表面と裏面の同じ位置における基板厚を小さくするところはなく、部品実装工程におけてセラミック基板11aが割れることは無いので、電子部品を一括して実装することができる。
(実施の形態4)
図5は、実施の形態4におけるセラミック基板11bの断面図である。セラミック基板11bは、無収縮低温焼成ガラスセラミック多層基板である。このセラミック基板11bは、本実施の形態においては、アルミナ約50重量%とガラス約50重量%から成る粉末に有機バインダーを加えて、ドクターブレード法にて形成されたグリーンシート30a、30b、30cを積層している。そして、このグリーンシート30a、30b、30cには内層導体31が敷設され、この内層導体31はインナービア32で他の層に電気的に接続されている。従って、内層のグリーンシートで配線や、インダクタや、キャパシタを形成することができるので、セラミック基板11bの小型化が実現できる。
また、最外層のグリーンシート30a、30cの外側に収縮拘束層33を当接させて、900度Cで20分間焼成する。このように、収縮拘束層33を当接させているので、セラミック基板11bは矢印34で示す横方向の収縮を抑制することができる。従って、寸法精度の高いセラミック基板11bを得ることができる。
従って、無収縮であるので、セラミック基板11bの中央部と端部での寸法誤差が少なくなり、ブレークライン12,13で子基板14に分割する前の親基板の状態での部品実装精度が増すとともに、子基板14に分割したときの子基板14の寸法精度が増す。
なお、その後、図6に示すように、最外層のグリーンシート30a、30cにAgを主成分とする導電ペースト35を印刷する。そして、850度Cで10分間焼成する。その後、抵抗を印刷して850度Cで焼成し、次にオーバーガラスコートを印刷して500度Cから600度Cで焼成する。そして、次に実施の形態2で述べたブレークライン12、13を形成する。
以上、実施の形態1から4で述べたセラミック基板11は、図7に示すように分割して子基板14にしたとき、ブレークライン12或いは13がセラミック基板11の表か裏のどちらか一方にのみ形成され他方には形成されない。従って、この痕跡が明確に残る。即ち、ブレークラインの形成された面14aは滑らかな面となり、その反対側の面14bは粗面を形成する。
また、(表1)に示すように、本発明のブレークライン12,13を形成することにより、セラミック基板11(縦4インチ、横4インチ、厚み0.4mm)の反りは、(表1)に示すように、非常に小さくなる。
Figure 0004186746
即ち、本発明のブレークライン12,13形成前では、反りが100μmのものが本発明のブレークライン12,13を形成することにより、120μmと非常に小さいことが解かる。これに対して、従来の片面にブレークライン2を形成したものは400μmと本発明のものに比べて3倍以上大きい。また、両面にブレークライン2,3を対向する位置に設けた従来のものは破損してしまった。
本発明にかかるセラミック基板は、基板の反りと工程における割れを防止するので、親基板上に電子部品を一括して実装し、その後、子基板に分割して使用する小型電子機器等の用途に適用できる。
本発明の実施の形態1におけるセラミック基板の平面図 本発明の実施の形態1におけるセラミック基板の断面図 本発明の実施の形態2におけるセラミック基板の製造工程図 本発明の実施の形態3におけるセラミック基板の製造工程図 本発明の実施の形態4におけるセラミック基板の第1の要部断面図 同、第2の要部断面図 本実施の形態1〜4におけるセラミック基板の要部断面図 従来のセラミック基板の平面図 従来のセラミック基板の断面図 従来のセラミック基板の第2の断面図
符号の説明
1 基板
2 ブレークライン
3 ブレークライン
11 セラミック基板
11b セラミック基板
12 表面に形成されたブレークライン
13 裏面に形成されたブレークライン
14 子基板
30a グリーンシート
30b グリーンシート
30c グリーンシート
31 内層導体
32 インナービア
33 収縮拘束層
34 矢印
35 導電ペースト

Claims (5)

  1. 略四角形をした薄厚セラミック基板の表面と裏面にブレークラインが平行に縦と横に形成されるとともに、前記ブレークラインは前記表面と前記裏面で互い違いで且つ非対向に形成されたセラミック基板。
  2. セラミック基板は、無収縮低温焼成ガラスセラミック多層基板とした請求項1に記載のセラミック基板。
  3. 略四角形をした薄厚セラミック基板の表面と裏面にブレークラインが平行に縦と横に形成されるセラミック基板の製造方法において、グリーンシートを焼成する第1の工程と、この第1の工程の後で、前記焼成された基板の表面と裏面で互い違いで且つ非対向にブレークラインを形成する第2の工程と、この第2の工程の後で、前記ブレークラインに沿って分割する第3の工程を有するセラミック基板の製造方法。
  4. ブレークラインを形成する第2の工程と、ブレークラインに沿って分割する第3の工程との間に、基板に部品を実装する部品実装工程を設けた請求項3に記載のセラミック基板の製造方法。
  5. 略四角形をした薄厚セラミック基板の表面と裏面にブレークラインが平行に縦と横に形成されるセラミック基板の製造方法において、前記基板の表面と裏面で互い違いで且つ非対向にブレークラインを金型で形成する第1の工程と、この第1の工程の後で、前記ブレークラインが形成された基板を焼成する第2の工程と、この第2の工程の後で、前記ブレークラインに沿って分割する第3の工程を有するセラミック基板の製造方法。
JP2003285648A 2003-08-04 2003-08-04 セラミック基板とその製造方法 Expired - Fee Related JP4186746B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003285648A JP4186746B2 (ja) 2003-08-04 2003-08-04 セラミック基板とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003285648A JP4186746B2 (ja) 2003-08-04 2003-08-04 セラミック基板とその製造方法

Publications (2)

Publication Number Publication Date
JP2005057031A JP2005057031A (ja) 2005-03-03
JP4186746B2 true JP4186746B2 (ja) 2008-11-26

Family

ID=34365217

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003285648A Expired - Fee Related JP4186746B2 (ja) 2003-08-04 2003-08-04 セラミック基板とその製造方法

Country Status (1)

Country Link
JP (1) JP4186746B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009252971A (ja) * 2008-04-04 2009-10-29 Dowa Metaltech Kk 金属セラミックス接合基板及びその製造方法及び金属セラミックス接合体
US8975535B2 (en) * 2009-12-24 2015-03-10 Kyocera Corporation Many-up wiring substrate, wiring substrate, and electronic device
JP5574901B2 (ja) * 2010-09-29 2014-08-20 京セラ株式会社 多数個取り配線基板
JP2019009333A (ja) 2017-06-27 2019-01-17 三菱マテリアル株式会社 セラミックス−金属接合体の製造方法、セラミックス回路基板の製造方法及びセラミックス−金属接合体

Also Published As

Publication number Publication date
JP2005057031A (ja) 2005-03-03

Similar Documents

Publication Publication Date Title
US7569177B2 (en) Method of producing ceramic multilayer substrates, and green composite laminate
JP4788544B2 (ja) 多層セラミック基板およびその製造方法
JP2014220478A (ja) 積層セラミック電子部品及びその実装基板
JP2004296936A (ja) セラミック電子部品
JP2004047536A (ja) 積層セラミックコンデンサ及びその製造方法
JP4186746B2 (ja) セラミック基板とその製造方法
JP2004235377A (ja) セラミック電子部品
JP4082610B2 (ja) セラミック基板及びその製造方法
JP2006108529A (ja) セラミックス多層基板およびその製造方法
JP2007053294A (ja) 積層型セラミック電子部品の製造方法
KR101538594B1 (ko) 세라믹 전자 부품 및 그 실장 구조체
JP4767001B2 (ja) 電子部品および回路モジュール
JP4595199B2 (ja) 多層セラミック基板の製造方法
JP2007281108A (ja) 多層セラミック基板
JP4196093B2 (ja) セラミック基板の製造方法
JPH0786739A (ja) 多層セラミック基板の製造方法
JP2007305886A (ja) 多数個取り基板
JP5472653B2 (ja) チップ状電子部品の製造方法およびセラミック基板
JP4529637B2 (ja) 多層配線基板の製造方法およびそれに用いる多層配線基板焼成用荷重体
JPH10294561A (ja) 高脱バインダ性多層配線基板およびその製法
JP4485142B2 (ja) チップ部品の製造方法
JP2005217128A (ja) セラミック電子部品
JP2023151388A (ja) 多数個取りセラミック基板、及びその製造方法
JP3967951B2 (ja) 配線基板
JP2004072015A (ja) チップ型積層セラミックコンデンサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060626

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060712

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080627

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080819

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080901

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110919

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120919

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130919

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees