KR102123252B1 - 회로모듈 및 그 제조 방법 - Google Patents

회로모듈 및 그 제조 방법 Download PDF

Info

Publication number
KR102123252B1
KR102123252B1 KR1020197005518A KR20197005518A KR102123252B1 KR 102123252 B1 KR102123252 B1 KR 102123252B1 KR 1020197005518 A KR1020197005518 A KR 1020197005518A KR 20197005518 A KR20197005518 A KR 20197005518A KR 102123252 B1 KR102123252 B1 KR 102123252B1
Authority
KR
South Korea
Prior art keywords
connection electrode
circuit module
sealing member
connection
substrate
Prior art date
Application number
KR1020197005518A
Other languages
English (en)
Other versions
KR20190032536A (ko
Inventor
신고 후나카와
노부미츠 아마치
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20190032536A publication Critical patent/KR20190032536A/ko
Application granted granted Critical
Publication of KR102123252B1 publication Critical patent/KR102123252B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11009—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for protecting parts during manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H01L2924/1715—Shape
    • H01L2924/17151—Frame comprising an aperture, e.g. for pressure control, encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

회로모듈(100)은 평판상 기판(10)과 프레임상 기판(20)과 제 1 전자부품(17)과 제 1 밀봉부재(30)를 구비하고 있다. 평판상 기판(10)의 한쪽 주면(10F)의 주연부에는 제 1 접속전극(14)이 배치되어 있다. 프레임상 기판(20)의 한쪽 주면(20S)의 제 1 접속전극(14)의 대응하는 위치에는 제 2 접속전극(24)이 배치되어 있다. 제 1 접속전극(14)과 제 2 접속전극(24)은 제 1 접속부재(J1)를 통해 접속되어 있다. 제 1 전자부품(17)은 제 1 밀봉부재(30)에 의해 밀봉되어 있다. 제 1 전자부품(17) 및 제 1 밀봉부재(30)는 평판상 기판(10)의 한쪽 주면(10F)과 프레임상 기판(20)의 내측면(20I)을 포함해서 구성되는 캐비티(C) 내에 배치되어 있다. 제 1 밀봉부재(30)는 프레임상 기판(20)의 내측면(20I)으로부터 격리되어 있다.

Description

회로모듈 및 그 제조 방법
본 발명은, 회로모듈 및 그 제조 방법에 관한 것이며, 특히 평판상 기판과 프레임상 기판이 접속되어 이루어지는 회로모듈 및 그 제조 방법에 관한 것이다.
휴대전화 등의 이동체 통신기기에 사용되는 전자부품은 전자기기의 회로기판 상의 실장밀도를 높이기 위해서 소형화가 진행되고 있다. 전자부품의 소형화에 대해서는, 복수의 전자부품을 미리 회로모듈화해서 1개의 전자부품으로 하는 것이 유효하다. 그 일례로서, 일본 특허공개 평 6-216314호 공보(특허문헌 1)에 기재된 회로모듈을 들 수 있다.
도 17은, 특허문헌 1에 기재된 회로모듈(200)의 단면도이다. 회로모듈(200)은 평판상 기판(210)과, 프레임상 기판(220)과, 전자부품(217,218)을 포함하고 있다. 프레임상 기판(220)의 단자전극(229)은 평판상 기판(210)의 한쪽 주면(도면 상의 하면)측에 형성되어 있는 접속전극(214)과 접속되어 있다. 전자부품(218)은 평판상 기판(210)의 다른쪽 주면(도면 상의 상면)측에 접속되어 있다.
전자부품(217)은 평판상 기판(210)의 한쪽 주면과 프레임상 기판(220)의 내측면으로 구성되는 캐비티 내에 배치되어 있고, 밀봉부재(230)로 밀봉되어 있다. 밀봉부재(230)는 상기 캐비티 내에 충전되어 있다. 전자부품(217)이 밀봉부재(230)에 의해 밀봉되어 있기 때문에, 회로모듈(200)이 회로기판에 리플로우 접속될 때에, 전자부품(217)에의 땜납볼 및 플럭스 잔사의 부착 등이 억제된다. 즉, 회로기판에의 접속 후의 회로모듈(200)의 단락 불량이 억제되고, 또 장기신뢰성을 높일 수 있다.
일본 특허공개 평 6-216314호 공보
회로모듈(200)에서는 평판상 기판(210)과 프레임상 기판(220)을 접속한 후, 밀봉부재(230)가 캐비티 내에 충전되므로, 밀봉부재(230)는 프레임상 기판(220)의 내측면에 반드시 접촉하게 된다. 일반적으로, 액상의 밀봉부재는 고화될 때에 체적이 수축된다. 그 때문에, 회로모듈(200)의 제조 공정에 있어서, 액상의 밀봉부재(230)가 고화될 때에, 프레임상 기판(220)의 내측면은 밀봉부재(230)의 수축에 의해 내측으로 잡아 당겨진다. 즉, 평판상 기판(210)과 프레임상 기판(220) 사이에 전단응력이 발생한다. 그 결과, 평판상 기판(210)의 접속전극(214)과 프레임상 기판(220)의 단자전극(229) 사이의 접속부재가 파단될 우려가 있다.
또한, 프레임상 기판(220)과 밀봉부재(230)가 접촉하고 있는 상태에서, 프레임상 기판(220)의 열팽창계수와 밀봉부재(230)의 열팽창계수가 다른 경우를 고려한다. 예를 들면, 밀봉부재(230)의 열팽창계수의 쪽이 큰 경우, 회로모듈(200)이 전자기기의 회로기판에 리플로우 접속될 때에, 프레임상 기판(220)의 내측면은 밀봉부재(230)의 체적팽창에 의해 외측으로 넓혀진다. 이 경우, 평판상 기판(210)과 프레임상 기판(220) 사이에, 상기와는 역방향의 전단응력이 발생한다. 그 결과, 상기와 마찬가지로, 평판상 기판(210)의 접속전극(214)과 프레임상 기판(220)의 단자전극(229) 사이의 접속부재가 파단될 우려가 있다.
그래서, 본 발명의 목적은 평판상 기판과 프레임상 기판의 접속 신뢰성이 높은 회로모듈과, 그 제조 방법을 제공하는 것이다.
본 발명에서는, 평판상 기판, 프레임상 기판 및 밀봉부재를 구비한 회로모듈과 그 제조 방법에 있어서, 밀봉부재의 형상 및 형성 방법에 대한 개량이 꾀해진다.
본 발명은, 우선 회로모듈에 지향된다.
본 발명에 따른 회로모듈은, 이하의 특징을 갖는 평판상 기판과, 프레임상 기판과, 제 1 전자부품과, 제 1 밀봉부재를 구비하고 있다. 평판상 기판의 한쪽 주면의 주연부에는 복수의 제 1 접속전극이 배치되어 있다. 프레임상 기판의 한쪽 주면의 제 1 접속전극에 대응하는 위치에는 복수의 제 2 접속전극이 배치되어 있다. 제 1 접속전극과 제 2 접속전극은 제 1 접속부재를 통해 접속되어 있다. 제 1 전자부품은 제 1 밀봉부재에 의해 밀봉되어 있다.
제 1 전자부품 및 제 1 밀봉부재는 평판상 기판의 한쪽 주면과 프레임상 기판의 내측면을 포함해서 구성되는 캐비티 내에 배치되어 있다. 그리고, 제 1 밀봉부재는 프레임상 기판의 내측면으로부터 격리되어 있다.
상기 구성을 갖고 있는 회로모듈에서는 프레임상 기판과 제 1 밀봉부재가 접촉하고 있지 않다. 그 때문에 제 1 밀봉부재의 경화시 및 회로모듈의 전자기기의 회로기판에의 리플로우 접속시에, 평판상 기판과 프레임상 기판 사이에 상술의 작용에 의한 전단응력이 발생하지 않는다. 따라서, 평판상 기판과 프레임상 기판 사이의 제 1 접속부재가 파단되지 않아 평판상 기판과 프레임상 기판 사이의 전기적 및 기계적인 접속 신뢰성이 높아지고 있다.
본 발명에 따른 회로모듈은 이하의 특징을 구비하는 것이 바람직하다. 즉, 제 1 밀봉부재는 광경화성 수지재료를 포함해서 이루어진다.
상기 구성을 갖고 있는 회로모듈에서는, 제 1 밀봉부재의 형상이 노광을 위한 마스크 패턴의 정밀도에 따라 고정밀도로 프레임상 기판의 내측면으로부터 격리된 것으로 되어 있다.
본 발명에 따른 회로모듈과 그 바람직한 형태는 이하의 특징을 구비하는 것이 바람직하다. 즉, 제 1 접속부재는 융점이 900℃ 이상인 금속재료를 포함해서 이루어진다.
상기 구성을 갖고 있는 회로모듈에서는 회로모듈을 전자기기의 회로기판 상에 접속할 때의 리플로우 온도에 비해 제 1 접속부재의 융점이 충분히 높다. 따라서, 리플로우시에 제 1 접속부재는 재용융이 발생하지 않고, 또 제 1 접속부재의 파단강도도 높기 때문에, 평판상 기판과 프레임상 기판 사이의 전기적 및 기계적인 접속 신뢰성이 높아지고 있다.
본 발명에 따른 회로모듈과 그 바람직한 형태는 이하의 특징을 구비하는 것도 바람직하다. 즉, 제 1 접속부재는 이방 도전성 수지재료를 포함해서 이루어지고, 또한 제 1 접속전극과 제 2 접속전극을 밀봉하고 있다.
상기 구성을 갖고 있는 회로모듈에서는, 제 1 접속부재는 제 1 접속전극과 제 2 접속전극을 밀봉하도록 배치됨으로써, 평판상 기판의 한쪽 주면과 프레임상 기판의 한쪽 주면 사이의 언더필로서도 기능하고 있다. 즉, 제 1 접속부재는 제 1 접속전극과 제 2 접속전극 사이를 전기적으로 접속할 뿐만 아니라, 평판상 기판과 프레임상 기판을 기계적으로도 접속하고 있다. 따라서, 평판상 기판과 프레임상 기판 사이의 전기적 및 기계적인 접속 신뢰성이 더욱 높아지고 있다.
본 발명에 따른 회로모듈과 그 바람직한 형태는 이하의 특징을 구비하는 것도 바람직하다. 즉, 제 1 접속부재는 Sn을 포함하는 금속재료를 포함해서 이루어지고, 또한 제 1 접속전극과 제 2 접속전극과 제 1 접속부재는 절연성 수지부재로 밀봉되어 있다.
상기 구성을 갖고 있는 회로모듈에서는, 제 1 접속전극과 제 2 접속전극 사이의 전기적인 접속은 Sn을 포함하는 금속재료를 포함하는 제 1 접속부재가 담당하고 있다. Sn을 포함하는 금속재료로서는, 예를 들면, Sn-Ag-Cu계의 Pb프리 땜납재료 등을 들 수 있다. 그리고, 절연성 수지부재가 제 1 접속전극과 제 2 접속전극과 제 1 접속부재를 밀봉하도록 배치됨으로써 평판상 기판의 한쪽 주면과 프레임상 기판의 한쪽 주면 사이의 언더필로서 기능하고 있다. 따라서, 평판상 기판과 프레임상 기판 사이의 전기적 및 기계적인 접속 신뢰성이 더욱 높아지고 있다.
본 발명에 따른 회로모듈과 그 바람직한 형태와 더욱 바람직한 형태는 이하의 특징을 구비하는 것이 바람직하다. 즉, 제 1 밀봉부재의, 평판상 기판의 한쪽 주면측의 표면과 대향하는 측의 표면에는 금속막이 배치되어 있다.
상기 구성을 갖고 있는 회로모듈에서는, 회로모듈의 전자기기의 회로기판에의 리플로우 접속시에 회로모듈의 입출력전극 및 접지전극에 추가해서, 금속막도 전자기기의 회로기판 상의 접속전극과 접속된다. 즉, 회로모듈과 전자기기의 회로기판 사이의 접속 개소가 많아진다. 따라서, 기계적인 접속 신뢰성이 높아지고 있다.
또한 회로모듈의 동작시에 있어서 제 1 전자부품으로부터 발생하는 열을 금속막을 통해서 전자기기의 회로기판에 효율적으로 배출할 수 있다. 즉, 제 1 전자부품의 자기발열에 의한 데미지가 억제되어 있다. 따라서, 회로모듈의 수명 신뢰성이 높아지고 있다.
또한 본 발명은, 회로모듈의 제조 방법에도 지향된다.
본 발명에 따른 회로모듈의 제조 방법은, 평판상 기판과, 프레임상 기판과, 제 1 전자부품과, 제 1 밀봉부재를 구비한 회로모듈을 제조하기 위한 것이다. 회로모듈은 이하의 특징을 갖고 있다. 평판상 기판의 한쪽 주면의 주연부에는 복수의 제 1 접속전극이 배치되어 있다. 프레임상 기판의 한쪽 주면의 제 1 접속전극에 대응하는 위치에는 복수의 제 2 접속전극이 배치되어 있다. 제 1 접속전극과 제 2 접속전극은 제 1 접속부재를 통해 접속되어 있다. 제 1 전자부품은 제 1 밀봉부재에 의해 밀봉되어 있다. 그리고, 본 발명에 따른 회로모듈의 제조 방법은 이하의 4개의 공정을 구비하고 있다.
제 1 공정은 평판상 기판 및 프레임상 기판을 준비하는 공정이다. 제 2 공정은 제 1 전자부품을 평판상 기판의 한쪽 주면 상에 접속하는 공정이다. 제 3 공정은 제 1 밀봉부재를 평판상 기판의 한쪽 주면 상에 형성하는 공정이다. 하기 제 4 공정에서 제 1 접속전극과 제 2 접속전극을 접속함으로써, 평판상 기판의 한쪽 주면과 프레임상 기판의 내측면을 포함하는 캐비티가 구성된다. 제 3 공정에서는, 그 때, 제 1 밀봉부재가 제 1 전자부품을 밀봉하고, 또한 프레임상 기판의 내측면으로부터 격리된 소정 형상이 되도록 형성된다. 제 4 공정은 제 1 접속전극과 제 2 접속전극을 제 1 접속부재를 통해 접속하는 공정이다.
상기 각 공정을 갖고 있는 회로모듈의 제조 방법에서는 먼저 소정 형상의 제 1 밀봉부재가 형성된다. 그 후, 제 1 접속전극과 제 2 접속전극이 제 1 접속부재를 통해 접속된다. 따라서, 제 1 밀봉부재를 프레임상 기판의 내측면으로부터 확실하게 격리된 상태로 할 수 있고, 나아가서는 평판상 기판과 프레임상 기판의 접속 신뢰성을 높게 할 수 있다.
본 발명에 따른 회로모듈의 제조 방법은 이하의 특징을 구비하는 것이 바람직하다. 즉, 제 1 밀봉부재는 광경화성 수지재료를 포함해서 이루어진다. 그리고, 제 3 공정은 이하의 2개의 부공정을 구비하고 있다.
첫번째의 부공정은 한쪽 주면 상에 제 1 밀봉부재의 광경화성 전구체를 배치하는 공정이다. 두번째의 부공정은 제 1 밀봉부재의 광경화성 전구체를 노광해서 소정 형상의 제 1 밀봉부재로 하는 공정이다.
상기 각 공정을 갖고 있는 회로모듈의 제조 방법에서는 제 1 밀봉부재의 경화를 가열하지 않거나, 또는 낮은 온도에서의 가열에 의해 행할 수 있다. 따라서, 제 1 밀봉부재에 의해 밀봉되어 있는 제 1 전자부품에 대한 열적인 데미지를 억제할 수 있다. 또한 상기 공정을 갖고 있는 회로모듈의 제조 방법에서는 제 1 밀봉부재의 형상을, 노광을 위한 마스크 패턴의 정밀도에 따라 고정밀도로 프레임상 기판의 내측면으로부터 격리된 것으로 할 수도 있다.
본 발명에 따른 회로모듈의 제조 방법은 이하의 특징을 구비하는 것도 바람직하다. 즉, 제 1 밀봉부재는 열경화성 수지재료를 포함해서 이루어진다. 그리고, 제 3 공정은 이하의 5개의 부공정을 구비하고 있다.
첫번째의 부공정은 한쪽 주면 상에 레지스트 부재의 광경화성 전구체를 배치하는 공정이다. 두번째의 부공정은 레지스트 부재의 광경화성 전구체를 노광해서 소정 형상의 네거티브 패턴인 형상의 레지스트 부재로 하는 공정이다. 세번째의 부공정은 레지스트 부재가 형성된 한쪽 주면 상에 제 1 밀봉부재의 열경화성 전구체를 배치하는 공정이다. 네번째의 부공정은 제 1 밀봉부재의 열경화성 전구체를 가열해서 소정 형상의 제 1 밀봉부재로 하는 공정이다. 다섯번째의 부공정은 레지스트 부재를 한쪽 주면으로부터 박리하는 공정이다.
상기 각 공정을 갖고 있는 회로모듈의 제조 방법에서는 제 1 밀봉부재로서 저렴한 열경화성 수지재료를 사용할 수 있다. 따라서, 회로모듈의 제조 비용을 낮게 억게할 수 있다.
본 발명에 따른 회로모듈의 제조 방법과 그 바람직한 형태는 이하의 특징을 구비하는 것이 바람직하다. 즉, 제 3 공정은 제 1 밀봉부재의 평판상 기판의 한쪽 주면측의 표면과 대향하는 측의 표면에 금속막을 배치하는 부공정을 더 포함하고 있다.
상기 공정을 갖고 있는 회로모듈의 제조 방법에서는 전자기기의 회로기판과의 접속 개소가 많아 기계적인 접속 신뢰성이 높은 회로모듈을 제조할 수 있다.
본 발명에 따른 회로모듈의 제조 방법과 그 바람직한 형태는 이하의 특징을 구비하는 것이 바람직하다. 즉, 제 4 공정은 이하의 3개의 부공정을 구비하고 있다.
첫번째의 부공정은 융점이 900℃ 이상인 금속재료의 나노 입자를 포함해서 이루어지는 금속재료 페이스트를 제 1 접속전극 및 제 2 접속전극 중 적어도 한쪽 상에 배치하는 공정이다. 두번째의 부공정은 제 1 접속전극과 제 2 접속전극을 금속재료 페이스트를 통해 대향시키는 공정이다. 세번째의 부공정은 금속재료 페이스트를 가열해서 소결시킴으로써, 융점이 900℃ 이상인 금속재료를 포함하고, 또한 제 1 접속전극과 제 2 접속전극을 전기적으로 접속하는 제 1 접속부재로 하는 공정이다.
상기 각 공정을 갖고 있는 회로모듈의 제조 방법에서는 융점이 900℃ 이상인 금속재료의 나노 입자를 포함해서 이루어지는 금속재료 페이스트를 이용하여 제 1 접속전극과 제 2 접속전극을 전기적으로 접속한다. 상기 금속재료 페이스트로서는, 예를 들면, Ag(융점: 약 962℃) 나노 입자 페이스트 등을 들 수 있지만, 이것에 한정되지 않는다.
상기 금속재료 페이스트는, 예를 들면, Ag 나노 입자 페이스트의 경우, 소결 온도가 180℃ 정도이며, 통상 여러가지 접속에 사용되는 땜납 페이스트에 비해서 50℃ 이상 낮다. 따라서, 상기 공정을 갖고 있는 회로모듈의 제조 방법에서는 제 1 전자부품에 대한 열적인 데미지를 억제할 수 있다.
또한 소결 후의 제 1 접속부재의 융점은 900℃ 이상이 되므로, 땜납 페이스트를 이용하여 회로모듈과 전자기기의 회로기판을 리플로우 접속할 때에, 제 1 접속부재는 재용융이 발생하지 않는다. 따라서, 상기 공정을 갖고 있는 회로모듈의 제조 방법에서는 평판상 기판과 프레임상 기판 사이의 전기적 및 기계적인 접속 신뢰성을 높게 할 수 있다.
본 발명에 따른 회로모듈의 제조 방법과 그 바람직한 형태는 이하의 특징을 구비하는 것도 바람직하다. 즉, 제 4 공정은 이하의 3개의 부공정을 구비하고 있다.
첫번째의 부공정은 미경화의 이방 도전성 수지재료를 포함해서 이루어지는 액상수지를 제 1 접속전극 및 제 2 접속전극 중 적어도 한쪽 상에 배치하는 공정이다. 두번째의 부공정은 제 1 접속전극과 제 2 접속전극을 액상수지를 통해 대향시키고, 또한 제 1 접속전극과 제 2 접속전극을 서로 접근하는 방향으로 상대적으로 변위시켜서 제 1 접속전극과 제 2 접속전극 사이의 액상수지를 가압하고, 또한 제 1 접속전극과 제 2 접속전극을 액상수지 중에 매입하는 공정이다.
세번째의 부공정은 액상수지를 가열해서 경화시킴으로써, 제 1 접속전극과 제 2 접속전극을 전기적으로 접속하고, 또한 제 1 접속전극과 제 2 접속전극을 밀봉하는 제 1 접속부재로 하는 공정이다.
상기 각 공정을 갖고 있는 회로모듈의 제조 방법에서는 제 1 접속전극과 제 2 접속전극 사이의 영역에서는 미경화의 이방 도전성 수지재료를 포함해서 이루어지는 액상수지를 가압함으로써 도전성을 얻을 수 있다. 한편, 압력이 인가되어 있지 않는 제 1 접속전극과 제 2 접속전극을 둘러싸는 영역에서는 절연성을 얻을 수 있다. 즉, 상기 공정을 갖고 있는 회로모듈의 제조 방법에서는 제 1 접속전극과 제 2 접속전극과 전기적으로 접속하는 영역과, 언더필로서 기능하는 영역을 1개의 액상수지로 형성할 수 있다.
따라서, 상기 공정을 갖고 있는 회로모듈의 제조 방법에서는 평판상 기판과 프레임상 기판 사이의 전기적 및 기계적인 접속 신뢰성이 높은 회로모듈을 용이하게 또한 저비용으로 제조할 수 있다.
본 발명에 따른 회로모듈의 제조 방법과 그 바람직한 형태는 이하의 특징을 구비하는 것도 바람직하다. 즉, 제 4 공정은 이하의 3개의 부공정을 구비하고 있다.
첫번째의 부공정은 Sn을 포함하는 금속재료를 포함해서 이루어지는 금속재료 범프를 제 1 접속전극 또는 제 2 접속전극의 한쪽 상에 배치하고, 또한 미경화의 절연성 수지재료를 포함해서 이루어지는 액상수지를 제 1 접속전극 또는 제 2 접속전극의 다른쪽 상에 배치하는 공정이다. 두번째의 부공정은 금속재료 범프를 액상수지가 배치되어 있는 제 1 접속전극 또는 제 2 접속전극의 다른쪽에 접촉시키고, 또한 제 1 접속전극과 제 2 접속전극과 금속재료 범프를 액상수지 중에 매입하는 공정이다.
세번째의 부공정은 금속재료 범프에 초음파 진동을 가해서, 제 1 접속전극과 제 2 접속전극을 전기적으로 접속하는 제 1 접속부재로 하고, 또한 액상수지를 가열해서 경화시킴으로써, 제 1 접속전극과 제 2 접속전극과 제 1 접속부재를 밀봉하는 절연성 수지부재로 하는 공정이다.
상기 각 공정을 갖고 있는 회로모듈의 제조 방법에서는 제 1 접속부재의 형성에 가열을 수반하지 않는다. 따라서, 제 1 전자부품에 대한 열적인 데미지를 억제할 수 있다. 또한 제 1 접속전극과 제 2 접속전극과 제 1 접속부재를 절연성 수지부재 중에 매입하여 절연성 수지부재를 언더필로서 기능시키고 있다. 따라서, 상기 각 공정을 갖고 있는 회로모듈의 제조 방법에서는 평판상 기판과 프레임상 기판 사이의 기계적인 접속 신뢰성이 높은 회로모듈을 제조할 수 있다.
(발명의 효과)
본 발명에 따른 회로모듈에서는 평판상 기판과 프레임상 기판 사이의 접속부재가 파단되지 않아 평판상 기판과 프레임상 기판의 접속 신뢰성이 높아지고 있다. 또한 본 발명에 따른 회로모듈의 제조 방법에서는 제 1 밀봉부재를 프레임상 기판의 내측면으로부터 확실하게 격리된 상태로 할 수 있고, 나아가서는 평판상 기판과 프레임상 기판의 접속 신뢰성을 높게 할 수 있다.
도 1은 본 발명에 따른 회로모듈의 제 1 실시형태인 회로모듈(100)의 외관 사시도이다.
도 2는 회로모듈(100)을 도 1에 나타낸 화살표 방향으로부터 본 외관도이다.
도 3은 회로모듈(100)의 도 2에 나타낸 III-III에서 본 단면도이다.
도 4a는 회로모듈(100)의 제조 방법의 일례를 설명하기 위한 도면이며, 평판상 기판(10) 및 프레임상 기판(20)의 제작 또는 준비 공정(제 1 공정)을 모식적으로 나타내는 단면도이다.
도 4b는 회로모듈(100)의 제조 방법의 일례를 설명하기 위한 도면이며, 제 2 전자부품(18)의 접속 공정을 모식적으로 나타내는 단면도이다.
도 4c는 회로모듈(100)의 제조 방법의 일례를 설명하기 위한 도면이며, 제 2 밀봉부재(40)의 형성 공정을 모식적으로 나타내는 단면도이다.
도 4d는 회로모듈(100)의 제조 방법의 일례를 설명하기 위한 도면이며, 제 2 밀봉부재(40)의 형성 공정을 모식적으로 나타내는 단면도이다.
도 5a는 회로모듈(100)의 제조 방법의 일례를 설명하기 위한 도면이며, 제 1 전자부품(17)의 접속 공정(제 2 공정)을 모식적으로 나타내는 단면도이다.
도 5b는 회로모듈(100)의 제조 방법의 일례를 설명하기 위한 도면이며, 제 1 밀봉부재(30)의 형성 공정(제 3 공정)을 모식적으로 나타내는 단면도이다.
도 5c는 회로모듈(100)의 제조 방법의 일례를 설명하기 위한 도면이며, 제 1 밀봉부재(30)의 형성 공정(제 3 공정)을 모식적으로 나타내는 단면도이다.
도 5d는 회로모듈(100)의 제조 방법의 일례를 설명하기 위한 도면이며, 제 1 밀봉부재(30)의 형성 공정(제 3 공정)을 모식적으로 나타내는 단면도이다.
도 6a는 회로모듈(100)의 제조 방법의 일례를 설명하기 위한 도면이며, 프레임상 기판(20)의 접속 공정(제 4 공정)을 모식적으로 나타내는 단면도이다.
도 6b는 회로모듈(100)의 제조 방법의 일례를 설명하기 위한 도면이며, 완성된 회로모듈(100)을 모식적으로 나타내는 단면도이다.
도 7a는 회로모듈(100)의 제조 방법의 다른 일례를 설명하기 위한 도면이며, 집합상태의 평판상 기판(10M)을 사용한 제 2 밀봉부재(40M)의 형성 공정을 모식적으로 나타내는 단면도이다.
도 7b는 회로모듈(100)의 제조 방법의 다른 일례를 설명하기 위한 도면이며, 제 1 밀봉부재(30)의 형성 공정(제 3 공정)을 모식적으로 나타내는 단면도이다.
도 7c는 회로모듈(100)의 제조 방법의 다른 일례를 설명하기 위한 도면이며, 프레임상 기판(20)의 접속 공정(제 4 공정)을 모식적으로 나타내는 단면도이다.
도 7d는 회로모듈(100)의 제조 방법의 다른 일례를 설명하기 위한 도면이며, 집합상태의 회로모듈(100M)의 개편화 공정을 모식적으로 나타내는 단면도이다.
도 7e는 회로모듈(100)의 제조 방법의 다른 일례를 설명하기 위한 도면이며, 완성된 회로모듈(100)을 모식적으로 나타내는 단면도이다.
도 8은 본 발명에 따른 회로모듈의 제 2 실시형태인 회로모듈(100A)의 단면도이다.
도 9a는 회로모듈(100A)의 제조 방법의 일례를 설명하기 위한 도면이며, 제 1 전자부품(17)의 접속 공정(제 2 공정)을 모식적으로 나타내는 단면도이다.
도 9b는 회로모듈(100A)의 제조 방법의 일례를 설명하기 위한 도면이며, 제 1 밀봉부재(30)의 형성 공정(제 3 공정)의 일부를 모식적으로 나타내는 단면도이다.
도 9c는 회로모듈(100A)의 제조 방법의 일례를 설명하기 위한 도면이며, 제 1 밀봉부재(30)의 형성 공정(제 3 공정)의 일부를 모식적으로 나타내는 단면도이다.
도 9d는 회로모듈(100A)의 제조 방법의 일례를 설명하기 위한 도면이며, 제 1 밀봉부재(30)의 형성 공정(제 3 공정)의 일부를 모식적으로 나타내는 단면도이다.
도 10a는 회로모듈(100A)의 제조 방법의 일례를 설명하기 위한 도면이며, 제 1 밀봉부재(30)의 형성 공정(제 3 공정)의 다른 일부를 모식적으로 나타내는 단면도이다.
도 10b는 회로모듈(100A)의 제조 방법의 일례를 설명하기 위한 도면이며, 제 1 밀봉부재(30)의 형성 공정(제 3 공정)의 다른 일부를 모식적으로 나타내는 단면도이다.
도 10c는 회로모듈(100A)의 제조 방법의 일례를 설명하기 위한 도면이며, 제 1 밀봉부재(30)의 형성 공정(제 3 공정)의 다른 일부를 모식적으로 나타내는 단면도이다.
도 11은 본 발명에 따른 회로모듈의 제 3 실시형태인 회로모듈(100B)의 단면도이다.
도 12a는 회로모듈(100B)의 제조 방법의 일례를 설명하기 위한 도면이며, 프레임상 기판(20)의 접속 공정(제 4 공정)을 모식적으로 나타내는 단면도이다.
도 12b는 회로모듈(100B)의 제조 방법의 일례를 설명하기 위한 도면이며, 프레임상 기판(20)의 접속 공정(제 4 공정)을 모식적으로 나타내는 단면도이다.
도 12c는 회로모듈(100B)의 제조 방법의 일례를 설명하기 위한 도면이며, 프레임상 기판(20)의 접속 공정(제 4 공정)을 모식적으로 나타내는 단면도이다.
도 12d는 회로모듈(100B)의 제조 방법의 일례를 설명하기 위한 도면이며, 완성된 회로모듈(100B)을 모식적으로 나타내는 단면도이다.
도 13은 본 발명에 따른 회로모듈의 제 4 실시형태인 회로모듈(100C)의 단면도이다.
도 14a는 회로모듈(100C)의 제조 방법의 일례를 설명하기 위한 도면이며, 프레임상 기판(20)의 접속 공정(제 4 공정)을 모식적으로 나타내는 단면도이다.
도 14b는 회로모듈(100C)의 제조 방법의 일례를 설명하기 위한 도면이며, 프레임상 기판(20)의 접속 공정(제 4 공정)을 모식적으로 나타내는 단면도이다.
도 14c는 회로모듈(100C)의 제조 방법의 일례를 설명하기 위한 도면이며, 프레임상 기판(20)의 접속 공정(제 4 공정)을 모식적으로 나타내는 단면도이다.
도 14d는 회로모듈(100C)의 제조 방법의 일례를 설명하기 위한 도면이며, 완성된 회로모듈(100C)을 모식적으로 나타내는 단면도이다.
도 15는 본 발명에 따른 회로모듈의 제 5 실시형태인 회로모듈(100D)의 단면도이다.
도 16a는 회로모듈(100D)의 제조 방법의 일례를 설명하기 위한 도면이며, 제 1 밀봉부재(30)의 형성 공정(제 3 공정)에 있어서, 제 1 밀봉부재(30)의 표면에 금속막(31)이 배치되는 경우를 모식적으로 나타내는 단면도이다.
도 16b는 회로모듈(100D)의 제조 방법의 일례를 설명하기 위한 도면이며, 제 1 밀봉부재(30)의 형성 공정(제 3 공정)에 있어서, 제 1 밀봉부재(30)의 표면에 금속막(31)이 배치되는 경우를 모식적으로 나타내는 단면도이다.
도 16c는 회로모듈(100D)의 제조 방법의 일례를 설명하기 위한 도면이며, 제 1 밀봉부재(30)의 형성 공정(제 3 공정)에 있어서, 제 1 밀봉부재(30)의 표면에 금속막(31)이 배치되는 경우를 모식적으로 나타내는 단면도이다.
도 17은 배경기술의 회로모듈(200)의 단면도이다.
이하에 본 발명의 실시형태를 나타내어 본 발명의 특징으로 하는 바를 더욱 상세하게 설명한다. 본 발명이 적용되는 회로모듈로서는 휴대전화 등의 이동체 통신기기에 사용되는 하이브리드 IC 등을 들 수 있지만, 이것에 한정되는 것은 아니다.
-회로모듈의 제 1 실시형태-
≪회로모듈의 구조≫
본 발명에 따른 회로모듈의 제 1 실시형태인 회로모듈(100)의 구조에 대해서, 도 1 내지 도 3을 사용하여 설명한다. 각 도면은 모식도이며, 실제의 제품의 치수는 반드시 반영되어 있는 것은 아니다. 또한 제조 공정 상에서 발생하는 각 구성요소의 형상의 편차 등도 각 도면에 반드시 반영되어 있는 것은 아니다. 즉, 이후에서 사용하는 도면은 가령 실제의 제품과 다른 부분이 있었다 해도 본질적인 면에서 실제의 제품을 나타내는 것이라고 할 수 있다.
도 1은 회로모듈(100)의 외관 사시도이다. 도 2는 회로모듈(100)을 도 1에 나타낸 화살표 방향으로부터 본 외관도(소위 저면도)이다. 도 3은 도 2에 나타낸 회로모듈(100)의 III-III에서 본 단면도이다.
회로모듈(100)은 평판상 기판(10)과, 제 1 전자부품(17)과, 제 2 전자부품(18)과, 프레임상 기판(20)과, 제 1 밀봉부재(30)와, 제 2 밀봉부재(40)를 구비하고 있다.
평판상 기판(10)은 절연체층(11)과, 패턴 도체(12)와, 비아 도체(13)를 포함해서 구성되어 있다. 절연체층(11)은, 예를 들면, Ba-Al-Si계 산화물인 세라믹 재료나, 예를 들면, 유리나 실리카 등의 직포 또는 부직포와, 에폭시 수지 등의 절연성 수지를 포함해서 이루어지는 복합재료 등 중에서 선택되는 절연체재료를 포함해서 이루어진다. 패턴 도체(12) 및 비아 도체(13)는 Cu 등의 금속재료를 포함해서 이루어진다.
평판상 기판(10)의 한쪽 주면(10F)(도 3에서는 하면측)의 주연부에는 복수의 제 1 접속전극(14)이 배치되어 있다. 평판상 기판(10)의 한쪽 주면(10F)의 중앙부 근방에는 복수의 제 3 접속전극(15)이 배치되어 있다. 제 3 접속전극(15)에는 제 2 접속부재(J2)를 통해 제 1 전자부품(17)이 접속되어 있다. 제 1 전자부품(17)은 평판상 기판(10)의 한쪽 주면(10F) 상에 형성된 제 1 밀봉부재(30)의 내부에 밀봉되어 있다.
제 1 접속전극(14) 및 제 3 접속전극(15)은 Cu 등의 금속재료를 포함해서 이루어진다. 제 1 전자부품(17)은 콘덴서와 같은 수동부품 및 IC와 같은 능동부품 중에서 필요에 따라 선택된다. 제 1 밀봉부재(30)는 후술하는 절연성의 광경화성 수지재료를 포함해서 이루어진다. 광경화성 수지재료가 사용됨으로써, 제 1 밀봉부재(30)의 형상이 고정밀도로 제어된다. 또, 제 1 밀봉부재(30) 중에는 필러로서 예를 들면, 유리재료의 미립자나 Si 산화물의 미립자 등이 분산되어 있어도 좋다. 제 2 접속부재(J2)는, 예를 들면, Sn-Ag-Cu계의 Pb프리 땜납재료 등이 사용된다.
평판상 기판(10)의 다른쪽 주면(10S)(도 3에서는 상면측)의 중앙부 근방에는 복수의 제 4 접속전극(16)이 배치되어 있다. 제 4 접속전극(16)에는 제 3 접속부재(J3)를 통해 제 2 전자부품(18)이 접속되어 있다. 제 2 전자부품(18)은 평판상 기판(10)의 다른쪽 주면(10S) 상에 형성된 제 2 밀봉부재(40)의 내부에 밀봉되어 있다.
제 4 접속전극(16)은 Cu 등의 금속재료를 포함해서 이루어진다. 제 2 전자부품(18)도 제 1 전자부품(17)과 마찬가지로, 필요에 따라서 여러가지 전자부품 중에서 선택된다. 제 2 밀봉부재(40)는 절연성의 열경화성 수지재료를 포함해서 이루어진다. 또, 제 2 밀봉부재(40)는 절연성의 광경화성 수지재료를 포함해서 이루어지도록 해도 좋다. 또, 제 2 밀봉부재(40) 중에도 필러로서 예를 들면, 유리재료의 미립자나 Si 산화물의 미립자 등이 분산되어 있어도 좋다.
제 3 접속부재(J3)는 제 2 접속부재(J2)와 동일한 땜납재료 등이 사용된다. 제 2 접속부재(J2)와 제 3 접속부재(J3)는 같은 땜납재료가 사용되어도, 다른 땜납재료가 사용되어도 좋다.
프레임상 기판(20)은 절연체층(21)과, 비아 도체(23)를 포함해서 구성되어 있다. 절연체층(21)은 평판상 기판(10)의 절연체층(11)과 동일한 절연체재료를 포함해서 이루어진다. 비아 도체(23)는 Cu 등의 금속재료를 포함해서 이루어진다. 프레임상 기판(20)은 회로모듈(100)에서는 환상으로 연결된 1매의 창틀상으로 되어 있지만, 예를 들면, 2매의 L자상의 기판이 조합된 것이어도 좋고, 2매의 네모진 C자상의 기판이 조합된 것이어도 좋다.
프레임상 기판(20)의 한쪽 주면(20F)(도 3에서는 상면측)의 제 1 접속전극(14)에 대응하는 위치에는 복수의 제 2 접속전극(24)이 배치되어 있다. 프레임상 기판(20)의 다른쪽 주면(20S)(도 3에서는 하면측)에는 복수의 제 5 접속전극(29)이 배치되어 있다. 제 5 접속전극(29)은 전자기기의 회로기판(도시생략)의 입출력전극 및 접지전극과의 접속전극으로 되어 있다. 제 2 접속전극(24) 및 제 5 접속전극(29)은 Cu 등의 금속재료를 포함해서 이루어진다.
제 1 접속전극(14)과 제 2 접속전극(24)은 제 1 접속부재(J1)를 통해 접속되어 있다. 제 1 전자부품(17) 및 제 1 밀봉부재(30)는 평판상 기판(10)의 한쪽 주면(10F)과 프레임상 기판(20)의 내측면(20I)을 포함해서 구성되는 캐비티(C) 내에 배치되어 있다. 그리고, 제 1 밀봉부재(30)는 프레임상 기판(20)의 내측면(20I)으로부터 격리되어 있다.
제 1 접속부재(J1)는, 예를 들면, Ag 나노 입자 페이스트의 소결체인 융점이 900℃ 이상인 금속재료를 포함해서 이루어진다. 이러한 제 1 접속부재(J1)는 리플로우시에 재용융이 발생하지 않고, 또 파단강도도 높기 때문에, 평판상 기판(10)과 프레임상 기판(20) 사이의 전기적 및 기계적인 접속 신뢰성이 높아지고 있다.
회로모듈(100)에서는 프레임상 기판(20)과 제 1 밀봉부재(30)가 접촉하고 있지 않다. 그 때문에 제 1 밀봉부재(30)의 경화시 및 회로모듈(100)의 전자기기의 회로기판에의 리플로우 접속시에 평판상 기판(10)과 프레임상 기판(20) 사이에 발명의 내용의 항목에서 설명한 작용에 의한 전단응력이 발생하지 않는다. 따라서, 평판상 기판(10)과 프레임상 기판(20) 사이의 제 1 접속부재(J1)가 파단되지 않아 평판상 기판(10)과 프레임상 기판(20) 사이의 전기적 및 기계적인 접속 신뢰성이 높아지고 있다.
≪회로모듈의 제조 방법≫
본 발명에 따른 회로모듈의 제 1 실시형태인 회로모듈(100)의 제조 방법의 일례에 대해서, 도 4a 내지 도 6b를 사용하여 설명한다. 도 4a 내지 도 6b는 회로모듈(100)의 제조 방법의 일례에 있어서 순차 행해지는 각 공정의 요부를 각각 모식적으로 나타내는 단면도이다. 또, 도 4a 내지 도 6b의 각 도면은 도 2에 있어서의 회로모듈(100)의 III-III에서 본 단면도(도 3 참조)에 상당한다(이하의 단면도에 대해서도 동일).
<평판상 기판 및 프레임상 기판의 제작 또는 준비 공정(제 1 공정)>
도 4a는 평판상 기판(10) 및 프레임상 기판(20)의 제작 또는 준비 공정(제 1 공정)을 모식적으로 나타내는 단면도이다. 제 1 공정에서는 소망의 형상 및 구성을 갖는 평판상 기판(10) 및 프레임상 기판(20)을 제작한다. 또는, 평판상 기판(10) 및 프레임상 기판(20) 중 적어도 한쪽이 이미 존재하는 경우에는, 그것을 유용해서 준비하도록 해도 좋다. 평판상 기판(10) 및 프레임상 기판(20)의 구조의 설명은 회로모듈(100)의 구조의 항목에서 이미 행해지고 있으므로, 여기에서는 생략된다.
<제 2 전자부품의 접속 공정>
도 4b는 제 2 전자부품(18)의 접속 공정을 모식적으로 나타내는 단면도이다. 이 공정에서 평판상 기판(10)의 다른쪽 주면(10S)(도 4b에서는 상면측)에 배치되어 있는 제 4 접속전극(16)에 제 3 접속부재(J3)를 통해 제 2 전자부품(18)이 접속된다. 또, 제 2 전자부품(18)이 불필요한 경우에는 이 공정은 실시되지 않는다.
<제 2 밀봉부재의 형성 공정>
도 4c 및 도 4d는 제 2 밀봉부재(40)의 형성 공정을 모식적으로 나타내는 단면도이다. 이 공정에서 제 4 접속전극(16)에 접속된 제 2 전자부품(18)이 제 2 밀봉부재(40)에 의해 밀봉된다. 또, 제 2 전자부품(18)이 평판상 기판(10)에 접속되어 있지 않는 경우에는 이 공정은 실시되지 않는다. 또한 제 2 전자부품(18)이 평판상 기판(10)에 접속되어 있는 경우이어도, 이 공정은 실시되지 않는 일이 있다.
도 4c는 평판상 기판(10)의 다른쪽 주면(10S) 상에 제 2 전자부품(18)이 그 내부에 매입되도록 제 2 밀봉부재(40)의 전구체(40p)가 배치된 상태를 나타낸다. 전구체(40p)는 광경화성 및 열경화성 중 어느 것이어도 좋고, 경화성은 특별히 문제되지 않는다. 도 4d는 전구체(40p)가 소정의 파장을 갖는 광의 노광 또는 가열에 의해 경화되어 제 2 전자부품(18)을 밀봉하는 제 2 밀봉부재(40)로 된 상태를 나타낸다.
<제 1 전자부품의 접속 공정(제 2 공정)>
도 5a는 제 1 전자부품(17)의 접속 공정(제 2 공정)을 모식적으로 나타내는 단면도이다. 이 공정에서 제 2 밀봉부재(40)가 형성된 평판상 기판(10)의 상하가 반전되어서 평판상 기판(10)의 한쪽 주면(10F)(도 5a에서는 상면측)에 배치되어 있는 제 3 접속전극(15)에 제 2 접속부재(J2)를 통해 제 1 전자부품(17)이 접속된다.
<제 1 밀봉부재의 형성 공정(제 3 공정)>
도 5b 내지 도 5d는 제 1 밀봉부재(30)의 형성 공정을 모식적으로 나타내는 단면도이다. 이 공정에서 제 3 접속전극(15)에 접속된 제 1 전자부품(17)이 제 1 밀봉부재(30)에 의해 밀봉된다.
도 5b는 제 1 밀봉부재(30)의 광경화성 전구체(30p)를, 제 1 전자부품(17)이 그 내부에 매입되도록 평판상 기판(10)의 한쪽 주면(10F) 상에 배치하는 부공정을 나타낸다. 도 5c 및 도 5d는 제 1 밀봉부재(30)의 광경화성 전구체(30p)를 노광해서 소정 형상의 제 1 밀봉부재(30)로 하는 부공정을 나타낸다.
여기에서, 도 5c는 소정의 개구부를 갖는 마스크 패턴(도시생략)을 통과한 소정의 파장을 갖는 광의 노광에 의해, 광경화성 전구체(30p)의 제 1 전자부품(17)의 주변영역이 경화되어 현상 전의 제 1 밀봉부재(30)로 된 상태를 나타낸다. 도 5d는 미경화의 광경화성 전구체(30p)를 제거함으로써 현상해서 소정 형상을 갖고, 제 1 전자부품(17)을 밀봉한 제 1 밀봉부재(30)가 형성된 상태를 나타낸다.
또, 광경화성 전구체(30p)는 네거티브형(현상 후에 노광부분이 남는다) 및 포지티브형(현상 후에 비노광 부분이 남는다) 중 어느 것이어도 좋다. 광경화성 전구체(30p)의 경화성에 따라, 네거티브형의 마스크 패턴 또는 포지티브형의 마스크 패턴 중 어느 하나가 선택됨으로써, 소정 형상의 제 1 밀봉부재(30)가 형성된다. 이 소정 형상이란 프레임상 기판(20)이 평판상 기판(10)의 한쪽 주면(10F)에 접속되었을 때에, 제 1 밀봉부재(30)가 프레임상 기판(20)의 내측면(20I)으로부터 격리된 상태가 되는 형상인 것을 말한다.
<프레임상 기판의 접속 공정(제 4 공정)>
도 6a는 프레임상 기판(20)의 접속 공정(제 4 공정)을 모식적으로 나타내는 단면도이다. 이 공정에서 평판상 기판(10)의 한쪽 주면(10F)(도 6a에서는 상면측)의 주연부에 배치되어 있는 제 1 접속전극(14)과, 프레임상 기판(20)의 한쪽 주면(20F)(도 6a에서는 하면측)에 배치된 제 2 접속전극(24)이 제 1 접속부재(J1)를 통해 접속된다. 제 1 접속부재(J1)는 상술한 바와 같이, 예를 들면, Ag 나노 입자 페이스트의 소결체이다. 이것에 의해, 평판상 기판(10)의 한쪽 주면(10F)과 프레임상 기판(20)의 내측면(20I)을 포함하는 캐비티(C)가 구성된다.
도 6b는 이상에서 설명한 각 공정의 종료 후, 상하를 반전해서 회로모듈(100)이 완성된 상태를 모식적으로 나타내는 단면도이다. 제 1 전자부품(17)을 밀봉한 제 1 밀봉부재(30)는 캐비티(C) 내에서 프레임상 기판(20)의 내측면(20I)으로부터 격리된 상태로 되어 있다.
≪회로모듈의 다른 제조 방법≫
이상에서 설명한 회로모듈(100)의 제조 방법에서는 개편화된 평판상 기판(10)에 제 1 전자부품(17) 및 제 2 전자부품(18)이 접속되고, 제 1 밀봉부재(30) 및 제 2 밀봉부재(40)가 형성되어 프레임상 기판(20)이 접속되어 있다. 한편, 집합상태의 평판상 기판(10M)을 이용하여 각 공정이 실시되도록 해도 좋다.
본 발명에 따른 회로모듈의 제 1 실시형태인 회로모듈(100)의 제조 방법의 다른 일례, 즉 집합상태의 평판상 기판(10M)을 사용한 경우에 대해서 도 7a 내지 도 7e를 사용하여 설명한다. 도 7a 내지 도 7e는 회로모듈(100)의 제조 방법의 다른 일례에 있어서 순차 행해지는 각 공정의 요부를 각각 모식적으로 나타내는 단면도이다.
<제 2 밀봉부재의 형성 공정>
집합상태의 평판상 기판(10M) 및 프레임상 기판(20)의 제작 또는 준비 공정(제 1 공정) 및 제 2 전자부품(18)의 접속 공정의 설명은 생략된다. 도 7a는 집합상태의 평판상 기판(10M)을 사용한 제 2 밀봉부재(40M)의 형성 공정을 모식적으로 나타내는 단면도이다. 이 공정에서 제 2 전자부품(18)이 접속된 집합상태의 평판상 기판(10M)의 다른쪽 주면(10MS)에 제 2 전자부품(18)을 밀봉하도록 제 2 밀봉부재(40M)가 형성된다.
제 2 밀봉부재(40M)의 형성 방법은 상술의 회로모듈(100)의 제조 방법에 있어서의 제 2 밀봉부재(40)의 형성 공정(도 4c 및 도 4d)과 동일하다. 또한 이 공정의 필요 유무는 상술의 회로모듈(100)의 제조 방법과 동일하다.
<제 1 밀봉부재의 형성 공정(제 3 공정)>
제 1 전자부품(17)의 접속 공정(제 2 공정)의 설명은 생략된다. 도 7b는 제 1 밀봉부재(30)의 형성 공정(제 3 공정)을 모식적으로 나타내는 단면도이다. 이 공정에서 제 1 전자부품(17)이 접속된 집합상태의 평판상 기판(10M)의 한쪽 주면(10MF)에 제 1 전자부품(17)을 밀봉하도록 복수의 제 1 밀봉부재(30)가 형성된다.
제 1 밀봉부재(30)의 형성 방법은 상술의 회로모듈(100)의 제조 방법에 있어서의 제 1 밀봉부재(30)의 형성 공정(도 5b 내지 도 5d)과 동일하다.
<프레임상 기판의 접속 공정(제 4 공정)>
도 7c는 프레임상 기판(20)의 접속 공정(제 4 공정)을 모식적으로 나타내는 단면도이다. 이 공정에서 집합상태의 평판상 기판(10M)의 한쪽 주면(10MF)에 복수의 프레임상 기판(20)이 접속되어 집합상태의 회로모듈(100M)이 제조된다. 프레임상 기판(20)의 집합상태의 평판상 기판(10M)에의 접속 방법은 상술의 회로모듈(100)의 제조 방법에 있어서의 프레임상 기판의 접속 공정(도 6a)과 동일하다.
<집합상태의 회로모듈의 개편화 공정>
도 7d는 집합상태의 회로모듈(100M)의 개편화 공정을 모식적으로 나타내는 단면도이다. 이 공정에서, 상기에서 설명한 공정에 의해 제조된 집합상태의 회로모듈(100M)이 개편화되어 개개의 회로모듈(100)로 된다. 집합상태의 회로모듈(100M)의 개편화는 다이싱 소어에 의한 절단 등 주지의 방법으로 실시된다. 도 7e는 이상에서 설명한 각 공정의 종료 후, 상하를 반전해서 회로모듈(100)이 완성된 상태를 모식적으로 나타내는 단면도이다.
-회로모듈의 제 2 실시형태-
≪회로모듈의 구조≫
본 발명에 따른 회로모듈의 제 2 실시형태인 회로모듈(100A)의 구조에 대해서 도 8을 사용하여 설명한다. 회로모듈(100A)은 제 1 밀봉부재(30A)의 재질 및 형성 방법이 회로모듈(100)과 다르다. 그 이외의 구성요소는 회로모듈(100)과 공통이므로 공통되는 구성요소에 대해서는 설명이 생략되는 일이 있다.
도 8은 회로모듈(100A)의 단면도이다. 회로모듈(100A)은 평판상 기판(10)과, 제 1 전자부품(17)과, 제 2 전자부품(18)과, 프레임상 기판(20)과, 제 1 밀봉부재(30A)와, 제 2 밀봉부재(40)를 구비하고 있다.
회로모듈(100A)에 있어서, 제 1 밀봉부재(30A)는 절연성의 열경화성 수지재료를 포함해서 이루어진다. 절연성의 열경화성 수지재료는 광경화성 수지재료에 비해서 종류가 많고, 또 일반적으로 저렴하기 때문에, 회로모듈(100A)은 회로모듈의 제조 비용이 낮게 억제되어 있다. 또, 회로모듈(100)과 마찬가지로, 제 1 밀봉부재(30) 중에는 필러로서 예를 들면, 유리재료의 미립자나 Si 산화물의 미립자 등이 분산되어 있어도 좋다.
≪회로모듈의 제조 방법≫
본 발명에 따른 회로모듈의 제 2 실시형태인 회로모듈(100A)의 제조 방법의 일례에 대해서 도 9a 내지 도 10c를 이용하여 설명한다. 도 9a 내지 도 10c는 회로모듈(100A)의 제조 방법의 일례에 있어서 순차 행해지는 각 공정의 요부를 각각 모식적으로 나타내는 단면도이다.
<제 1 전자부품의 접속 공정(제 2 공정)>
평판상 기판(10) 및 프레임상 기판(20)의 제작 또는 준비 공정(제 1 공정), 제 2 전자부품(18)의 접속 공정, 및 제 2 밀봉부재(40)의 설명은 생략된다. 도 9a는 제 1 전자부품(17)의 접속 공정(제 2 공정)을 모식적으로 나타내는 단면도이다. 이 공정에서 평판상 기판(10)의 한쪽 주면(10F)(도 9a에서는 상면측)에 배치되어 있는 제 3 접속전극(15)에 제 2 접속부재(J2)를 통해 제 1 전자부품(17)이 접속된다.
<제 1 밀봉부재의 형성 공정(제 3 공정)>
도 9b 내지 도 10c는 제 1 밀봉부재(30A)의 형성 공정(제 3 공정)을 모식적으로 나타내는 단면도이다. 이 공정에서 제 3 접속전극(15)에 접속된 제 1 전자부품(17)이 제 1 밀봉부재(30A)에 의해 밀봉된다.
도 9b는 평판상 기판(10)의 한쪽 주면(10F) 상에 레지스트 부재(50)의 광경화성 전구체(50p)를 배치하는 부공정을 나타낸다. 광경화성 전구체(50p)는 주지의 재질의 것을 사용할 수 있다. 도 9c는 소정의 개구부를 갖는 마스크 패턴(도시생략)을 통과한 소정의 파장을 갖는 광의 노광 및 미경화의 광경화성 전구체(50p)의 제거에 의해, 제 1 전자부품(17)이 노출된 소정의 개구부(50a)를 갖는 레지스트 부재(50)가 형성되는 부공정을 나타낸다.
또, 광경화성 전구체(50p)는 네거티브형 및 포지티브형 중 어느 것이어도 좋다. 광경화성 전구체(50p)의 경화성에 따라, 네거티브형의 마스크 패턴 또는 포지티브형의 마스크 패턴 중 어느 하나가 선택됨으로써, 소정 형상의 개구부가 형성된다. 이 소정 형상이란 개구부(50a)에 충전되어서 형성되는 제 1 밀봉부재(30A)가 프레임상 기판(20)이 평판상 기판(10)의 한쪽 주면(10F)에 접속되었을 때에, 프레임상 기판(20)의 내측면(20I)으로부터 격리된 상태로 되는 형상인 것을 말한다.
도 9d는 레지스트 부재(50)가 형성된 평판상 기판(10)의 한쪽 주면(10F) 상에 제 1 밀봉부재(30A)의 열경화성 전구체(30Ap)를 배치하는 부공정을 나타낸다. 이 부공정에서 열경화성 전구체(30Ap)는 개구부(50a)에 충전된다. 나중에 제 1 밀봉부재(30A)의 두께 조정이 행해지는 경우, 열경화성 전구체(30Ap)는 레지스트 부재(50)를 덮도록 배치된다. 한편, 제 1 밀봉부재(30A)의 두께 조정이 행해지지 않는 경우, 열경화성 전구체(30Ap)는 레지스트 부재(50)와 수평면이 되도록 배치된다.
도 10a 및 도 10b는 열경화성 전구체(30Ap)를 가열해서 소정 형상의 제 1 밀봉부재(30A)로 하는 부공정을 나타낸다. 여기에서, 도 10a는 열경화성 전구체(30Ap)가 가열에 의해 경화되어 제 1 밀봉부재(30A)로 된 상태를 나타낸다. 도 10b는, 예를 들면, 연마에 의해 제 1 밀봉부재(30A)의 두께 조정이 행해지며, 소정의 두께이며, 또한 외표면이 평탄한 제 1 밀봉부재(30A)가 얻어진 상태를 나타낸다. 또, 상술한 바와 같이, 제 1 밀봉부재(30A)의 두께 조정은 필요에 따라 행해지는 공정으로서, 필수인 것은 아니다.
도 10c는 레지스트 부재(50)를 평판상 기판(10)의 한쪽 주면(10A)으로부터 박리하는 부공정을 나타낸다. 이 부공정에서 소정 형상을 갖고, 제 1 전자부품(17)을 밀봉한 제 1 밀봉부재(30A)가 평판상 기판(10)의 한쪽 주면(10A) 상에 형성된다. 이후, 프레임상 기판(20)의 접속 공정(제 4 공정)을 거쳐 회로모듈(100A)이 완성된다. 프레임상 기판(20)의 접속 공정은 회로모듈(100)의 제조 방법과 동일하므로, 설명은 생략된다.
-회로모듈의 제 3 실시형태-
≪회로모듈의 구조≫
본 발명에 따른 회로모듈의 제 3 실시형태인 회로모듈(100B)의 구조에 대해서 도 11을 사용하여 설명한다. 회로모듈(100B)은 제 1 접속부재(J1A)의 재질 및 형성 방법이 회로모듈(100)과 다르다. 그 이외의 구성요소는 회로모듈(100)과 공통이므로, 공통되는 구성요소에 대해서는 설명이 생략되는 일이 있다.
도 11은 회로모듈(100B)의 단면도이다. 회로모듈(100B)의 기본적인 구성요소는 회로모듈(100)과 동일하다.
회로모듈(100B)에 있어서, 제 1 접속부재(J1A)는 이방 도전성 수지재료를 포함해서 이루어지고, 또한 제 1 접속전극(14)과 제 2 접속전극(24)을 밀봉하고 있다. 여기에서, 제 1 접속부재(J1A)가 제 1 접속전극(14)과 제 2 접속전극(24)을 밀봉한다란, 제 1 접속부재(J1A)가 평판상 기판(10)의 한쪽 주면(10F) 및 프레임상 기판(20)의 한쪽 주면(20F)의 양면에 접촉하고, 또한 제 1 접속전극(14) 및 제 2 접속전극(24)의 노출 표면을 피복한 상태인 것을 말한다.
즉, 회로모듈(100B)에 있어서, 제 1 접속부재(J1A)는 제 1 접속전극(14)과 제 2 접속전극(24) 사이에서는 도전성 필러의 상호 접촉에 의해 도전성 영역으로 되어 있다. 또한, 제 1 접속부재(J1A)는 평판상 기판(10)의 한쪽 주면(10F)과 프레임상 기판(20)의 한쪽 주면(20F) 사이의 언더필로서도 기능하고 있다. 바꿔 말하면, 제 1 접속부재는 제 1 접속전극과 제 2 접속전극 사이를 전기적으로 접속할 뿐만 아니라, 평판상 기판과 프레임상 기판을 기계적으로도 접속하고 있다. 따라서, 평판상 기판과 프레임상 기판 사이의 전기적 및 기계적인 접속 신뢰성이 더욱 높아지고 있다.
≪회로모듈의 제조 방법≫
본 발명에 따른 회로모듈의 제 3 실시형태인 회로모듈(100B)의 제조 방법의 일례에 대해서, 도 12a 내지 도 12d를 사용하여 설명한다. 도 12a 내지 도 12d는 회로모듈(100B)의 제조 방법의 일례에 있어서 순차 행해지는 각 공정의 요부를 각각 모식적으로 나타내는 단면도이다.
<프레임상 기판의 접속 공정(제 4 공정)>
평판상 기판(10) 및 프레임상 기판(20)의 제작 또는 준비 공정(제 1 공정)으로부터 제 1 밀봉부재(30)의 형성 공정(제 3 공정)까지의 설명은 생략된다. 도 12a 내지 도 12c는 프레임상 기판(20)의 접속 공정(제 4 공정)을 모식적으로 나타내는 단면도이다. 이 공정에서 평판상 기판(10)의 한쪽 주면(10F)(도 12b에서는 상면측)과, 프레임상 기판(20)의 한쪽 주면(20F)(도 12b에서는 하면측)이 제 1 접속부재(J1A)를 통해 접속된다.
제 1 접속부재(J1A)는 상술한 바와 같이, 이방 도전성 수지재료를 포함해서 이루어지고, 또한 제 1 접속전극(14)과 제 2 접속전극(24)을 밀봉하고 있다. 도 12a는 미경화의 이방 도전성 수지재료를 포함해서 이루어지는 액상수지(J1Ap)를 제 1 접속전극(14) 상에 배치하는 부공정을 나타낸다. 또, 액상수지(J1Ap)는 제 2 접속전극(24) 상에 배치되도록 해도 좋고, 제 1 접속전극(14) 상 및 제 2 접속전극(24) 상의 양쪽에 배치되도록 해도 좋다.
도 12b는 제 1 접속전극(14)과 제 2 접속전극(24)을 액상수지(J1Ap)를 통해 대향시키고, 또한 제 1 접속전극(14)과 제 2 접속전극(24)을 서로 접근하는 방향(화살표 방향)으로 상대적으로 변위시켜서 제 1 접속전극(14)과 제 2 접속전극(24) 사이의 액상수지(J1Ap)를 가압하고, 또한 제 1 접속전극(14)과 제 2 접속전극(24)을 액상수지 중에 매입하는 부공정을 나타낸다.
액상수지(J1Ap)는 미경화의 이방 도전성 수지재료를 포함하고 있기 때문에, 가압된 영역에 있어서 도전성 필러가 서로 접촉하여 도전성을 갖게 된다. 또한 가압에 의해 제 1 접속전극(14) 및 제 2 접속전극(24)이 액상수지(J1Ap) 중에 매입되지만, 평판상 기판(10)의 한쪽 주면(10F)과 프레임상 기판(20)의 한쪽 주면(20F) 사이에서 제 1 접속전극(14) 및 제 2 접속전극(24)의 주위를 둘러싸고 있는 영역에는 압력이 거의 가해지고 있지 않으므로, 이 영역의 액상수지(J1Ap)는 절연성으로 되어 있다.
도 12c는 액상수지(J1Ap)를 가열해서 경화시킴으로써, 제 1 접속전극(14)과 제 2 접속전극(24)을 전기적으로 접속하고, 또한 제 1 접속전극(14)과 제 2 접속전극(24)을 밀봉하는 제 1 접속부재(J1A)로 하는 부공정을 나타낸다. 이상의 각 공정에 의해, 각 접속전극간을 전기적으로 접속하는 도전성 영역과 언더필로서 평판상 기판(10)의 한쪽 주면(10F)과 프레임상 기판(20)의 한쪽 주면(20F) 사이를 기계적으로 접속하는 절연성 영역을 갖는 제 1 접속부재(J1A)가 형성된다. 도 12d는 이상에서 설명한 각 공정의 종료 후, 상하를 반전해서 회로모듈(100B)이 완성된 상태를 모식적으로 나타내는 단면도이다.
-회로모듈의 제 4 실시형태-
≪회로모듈의 구조≫
본 발명에 따른 회로모듈의 제 4 실시형태인 회로모듈(100C)의 구조에 대해서 도 13을 사용하여 설명한다. 회로모듈(100C)은 제 1 접속부재(J1B)의 재질 및 형성 방법이 회로모듈(100)과 다르고, 또 절연성 수지부재(J1C)를 갖고 있다. 그 이외의 구성요소는 회로모듈(100)과 공통이기 때문에, 공통되는 구성요소에 대해서는 설명이 생략되는 일이 있다.
도 13은 회로모듈(100C)의 단면도이다. 회로모듈(100C)의 기본적인 구성요소는 회로모듈(100)과 동일하다.
회로모듈(100C)에 있어서, 제 1 접속부재(J1B)는 Sn을 포함하는 금속재료를 포함해서 이루어진다. Sn을 포함하는 금속재료로서는, 예를 들면, Sn-Ag-Cu계의 Pb프리 땜납재료를 들 수 있다. 그리고, 절연성 수지부재(J1C)가 제 1 접속전극(14)과 제 2 접속전극(24)과 제 1 접속부재(J1B)를 밀봉하도록 배치됨으로써 평판상 기판(10)의 한쪽 주면(10F)과 프레임상 기판(20)의 한쪽 주면(20F) 사이의 언더필로서 기능하고 있다.
절연성 수지부재(J1C)는, 예를 들면, 에폭시 수지와 같은 절연성 수지재료를 포함해서 이루어진다. 또, 절연성 수지부재(J1C) 중에는 필러로서 예를 들면, 유리재료의 미립자나 Si 산화물의 미립자 등이 분산되어 있어도 좋다.
여기에서, 절연성 수지부재(J1C)가 제 1 접속전극(14)과 제 2 접속전극(24)과 제 1 접속부재(J1B)를 밀봉한다란, 절연성 수지부재(J1C)가 평판상 기판(10)의 한쪽 주면(10F) 및 프레임상 기판(20)의 한쪽 주면(20F)의 양면에 접촉하고, 또한 제 1 접속전극(14), 제 2 접속전극(24) 및 제 1 접속부재(J1B)의 노출 표면을 피복한 상태인 것을 말한다.
즉, 회로모듈(100C)에 있어서, 제 1 접속전극(14)과 제 2 접속전극(24) 사이의 전기적인 접속은 Sn을 포함하는 금속재료를 포함하는 제 1 접속부재(J1B)가 담당하고 있다. 그리고, 절연성 수지부재(J1C)가 제 1 접속전극(14)과 제 2 접속전극(24)과 제 1 접속부재(J1B)를 밀봉하도록 배치됨으로써 평판상 기판(10)의 한쪽 주면(10F)과 프레임상 기판(20)의 한쪽 주면(20F) 사이의 언더필로서 기능하고 있다.
제 1 접속부재(J1B)는 Sn을 포함하는 Pb프리 땜납재료와 같은 금속재료이므로, 도전율이 높고, 또 파단강도도 높다. 또한 절연성 수지부재(J1C)가 언더필로서 평판상 기판(10)과 프레임상 기판(20)을 기계적으로 접속하고 있다. 따라서, 회로모듈(100C)에서는 평판상 기판과 프레임상 기판 사이의 전기적 및 기계적인 접속 신뢰성이 더욱 높아지고 있다.
≪회로모듈의 제조 방법≫
본 발명에 따른 회로모듈의 제 4 실시형태인 회로모듈(100C)의 제조 방법의 일례에 대해서, 도 14a 내지 도 14d를 사용하여 설명한다. 도 14a 내지 도 14d는 회로모듈(100C)의 제조 방법의 일례에 있어서 순차 행해지는 각 공정의 요부를 각각 모식적으로 나타내는 단면도이다.
<프레임상 기판의 접속 공정(제 4 공정)>
평판상 기판(10) 및 프레임상 기판(20)의 제작 또는 준비 공정(제 1 공정)으로부터 제 1 밀봉부재(30)의 형성 공정(제 3 공정)까지의 설명은 생략된다. 도 14a 내지 도 14c는 프레임상 기판(20)의 접속 공정(제 4 공정)을 모식적으로 나타내는 단면도이다. 이 공정에서 평판상 기판(10)의 한쪽 주면(10F)(도 14b에서는 상면측)과, 프레임상 기판(20)의 한쪽 주면(20F)(도 14b에서는 하면측)이 제 1 접속부재(J1B) 및 절연성 수지부재(J1C)를 통해 접속된다.
제 1 접속부재(J1B)는 상술한 바와 같이, Sn을 포함하는 Pb프리 땜납과 같은 금속재료를 포함해서 이루어진다. 또한 절연성 수지부재(J1C)는 상술한 바와 같이, 필러가 분산된 에폭시 수지와 같은 절연성 수지재료를 포함해서 이루어진다.
도 14a는 미경화의 절연성 수지재료를 포함해서 이루어지는 액상수지(J1Cp)를 제 1 접속전극(14) 상에 배치하고, 또한 Sn을 포함하는 Pb프리 땜납이 사용된 금속재료 범프(J1Bb)를 제 2 접속전극(24) 상에 배치하는 부공정을 나타낸다. 또, 액상수지(J1Cp)가 제 2 접속전극(24) 상에 배치되고, 금속재료 범프(J1Bb)가 제 1 접속전극(14) 상에 배치되도록 해도 좋다.
도 14b는 제 2 접속전극(24) 상에 배치된 금속재료 범프(J1Bb)를 액상수지(J1Cp)가 배치된 제 1 접속전극(14)에 접촉시키고, 또한 제 1 접속전극(14)과 제 2 접속전극(24)과 금속재료 범프(J1Bb)를 액상수지(J1Cp) 중에 매입하는 부공정을 나타낸다.
도 14c는 금속재료 범프(J1Bb)에 초음파 진동을 가해서 제 1 접속전극(14)과 제 2 접속전극(24)을 전기적으로 접속하는 제 1 접속부재(J1B)로 하고, 또한 액상수지(J1Cp)를 가열해서 경화시킴으로써, 제 1 접속전극(14)과 제 2 접속전극(24)과 제 1 접속부재(J1B)를 밀봉하는 절연성 수지부재(J1C)로 하는 부공정을 나타낸다. 도 14d는 이상에서 설명한 각 공정의 종료 후, 상하를 반전해서 회로모듈(100C)이 완성된 상태를 모식적으로 나타내는 단면도이다.
-회로모듈의 제 5 실시형태-
≪회로모듈의 구조≫
본 발명에 따른 회로모듈의 제 5 실시형태인 회로모듈(100D)의 구조에 대해서 도 15를 사용하여 설명한다. 회로모듈(100D)은 제 1 밀봉부재(30)의 표면에 금속막(31)이 배치되어 있는 것이 회로모듈(100)과 다르다. 그 이외의 구성요소는 회로모듈(100)과 공통이기 때문에, 공통되는 구성요소에 대해서는 설명이 생략되는 일이 있다.
도 15는 회로모듈(100D)의 단면도이다. 회로모듈(100D)의 기본적인 구성요소는 회로모듈(100)과 동일하다.
회로모듈(100D)에서는 제 1 밀봉부재(30)의, 평판상 기판(10)의 한쪽 주면(10F)측의 표면과 대향하는 측의 표면에 금속막(31)이 배치되어 있다. 금속막(31)은, 예를 들면, Ag 및 Cu 등의 금속재료를 포함해서 이루어진다. 단, 금속막(31)은 금속재료 이외에 수지재료와 같은 결착성분을 필요에 따라 포함하고 있어도 좋다. 또한 금속막(31)은 제 1 밀봉부재(30)의 측면으로 연장되도록 배치되어 있어도 좋다. 또, 회로모듈(100D)에서는 제 5 접속전극(입출력전극 및 접지전극)(29)과 금속막(31)은 수평면이 되도록 배치되어 있지만, 이것에 한정되지 않는다.
금속막(31)은 회로모듈(100D)의 전자기기의 회로기판에의 리플로우 접속시에 회로모듈(100D)의 제 5 접속전극(29)과 함께, 전자기기의 회로기판 상의 접속전극(도시생략)과 접속된다. 즉, 회로모듈(100D)과 전자기기의 회로기판 사이의 접속 개소는 회로모듈(100)에 비해서 많아진다. 따라서, 회로모듈(100D)에서는 기계적인 접속 신뢰성이 높아지고 있다.
또한 회로모듈(100D)의 동작시에 있어서 제 1 전자부품(17)으로부터 발생하는 열을 금속막(31)을 통해서 전자기기의 회로기판에 효율적으로 배출할 수 있다. 즉, 제 1 전자부품(17)의 자기발열에 의한 데미지가 억제되어 있다. 따라서, 회로모듈(100D)은 높은 수명 신뢰성을 갖고 있다.
≪회로모듈의 제조 방법≫
본 발명에 따른 회로모듈의 제 5 실시형태인 회로모듈(100D)의 제조 방법의 일례에 대해서 도 16a 내지 도 16c를 사용하여 설명한다. 도 16a 내지 도 16c는 회로모듈(100D)의 제조 방법의 일례에 있어서 순차 행해지는 각 공정의 요부를 각각 모식적으로 나타내는 단면도이다.
<금속막(31) 배치의 부공정을 포함하는 제 1 밀봉부재의 형성 공정(제 3 공정)>
평판상 기판(10) 및 프레임상 기판(20)의 제작 또는 준비 공정(제 1 공정)부터 제 1 밀봉부재(30)의 형성 공정(제 3 공정) 중 제 1 밀봉부재(30)를 성형할 때까지의 부공정의 설명은 생략된다. 도 16a 및 도 16b는 제 1 밀봉부재(30)의 형성 공정(제 3 공정)에 있어서, 제 1 밀봉부재(30)의 표면에 금속막(31)이 배치되는 경우를 모식적으로 나타내는 단면도이다. 이 공정에서, 성형된 제 1 밀봉부재(30)의, 평판상 기판(10)의 한쪽 주면(10F)측의 표면과 대향하는 측의 표면에 금속막(31)이 배치된다.
도 16a는 상술의 회로모듈(100)의 제조 방법과 동일하게 해서 광경화성 수지의 제 1 밀봉부재(30)가 평판상 기판(10)의 한쪽 주면(10F) 상에 형성된 상태를 나타낸다. 또, 회로모듈(100A)의 제조 방법과 동일하게 해서 열경화성 수지의 제 1 밀봉부재(30A)가 평판상 기판(10)의 한쪽 주면(10F) 상에 형성되도록 해도 좋다.
도 16b는 제 1 밀봉부재(30)의, 평판상 기판(10)의 한쪽 주면(10F)측의 표면과 대향하는 측의 표면에 금속막(31)을 배치하는 부공정을 나타낸다. 금속막(31)은, 예를 들면, Ag 입자와 수지재료를 포함하는 금속재료 페이스트를 스크린 인쇄함으로써 형성된다. 또, 금속막(31)은, 예를 들면, Cu 또는 Cu를 포함하는 합금을 모재로 한 스퍼터링이나 증착 등의 박막 형성법에 의해 형성되어도 좋다.
또한 제 1 밀봉부재(30)의 광경화성 전구체(30p)를 일단 반경화 상태로 하고, 미리 형성된 금속막(31)을 전사한 후, 반경화 상태의 광경화성 전구체(30p)를 경화시켜서 제 1 밀봉부재(30)로 함으로써, 금속막(31)이 제 1 밀봉부재(30)의 표면에 배치되도록 해도 좋다. 마찬가지로 해서 금속막(31)이 제 1 밀봉부재(30A)의 표면에 배치되도록 해도 좋다.
또한 금속막(31)이 제 1 밀봉부재(30A)의 표면에 배치될 경우, 도 16c에 나타내듯이, 레지스트 부재(50)를 박리하기 전에 금속막(31)이 제 1 밀봉부재(30A)의 표면에 배치되도록 해도 좋다. 이 경우, 레지스트 부재(50)와 제 1 밀봉부재(30A)가 수평면인 상태에서 금속막(31)이 제 1 밀봉부재(30A)의 표면에 배치되므로, 금속막(31)의 형성 및 전사 등이 용이하게 실시된다. 또한, 레지스트 부재(50)가 제 1 접속전극(14) 및 그 주위를 피복한 상태에서 금속막(31)이 제 1 밀봉부재(30A)의 표면에 배치되므로, 제 1 접속전극(14) 및 그 주위가 금속막(31)의 구성 성분에 의해 오염되는 일이 없다.
또, 본 발명은 상기 실시형태에 한정되는 것은 아니고, 본 발명의 범위 내에 있어서 여러가지 응용, 변형을 가할 수 있다. 또한 이 명세서에 기재된 각 실시형태는 예시적인 것이며, 다른 실시형태간에 있어서 구성의 부분적인 치환 또는 조합이 가능한 것을 지적해 둔다.
100, 100A, 100B, 100C, 100D: 회로모듈
10: 평판상 기판
10F, 20F: 한쪽 주면
10S, 20S: 다른쪽 주면
11: 제 1 절연체층
12: 패턴 도체
13: 제 1 비아 도체
14: 제 1 접속전극
15: 제 3 접속전극
16: 제 4 접속전극
17: 제 1 전자부품
18: 제 2 전자부품
20: 프레임상 기판
20I: 내측면
21: 제 2 절연체층
23: 제 2 비아 도체
24: 제 2 접속전극
29: 제 5 접속전극
30, 30A: 제 1 밀봉부재
30Ap: 열경화성 전구체
30p, 50p: 광경화성 전구체
31: 금속막
40: 제 2 밀봉부재
40p: 전구체
50: 레지스트 부재
50a: 개구부
C: 캐비티
J1, J1A, J1B: 제 1 접속부재
J1Bb: 금속재료 범프
J1C: 절연성 수지부재
J2: 제 2 접속부재
J3: 제 3 접속부재

Claims (13)

  1. 한쪽 주면의 주연부에 복수의 제 1 접속전극이 배치된 평판상 기판과, 한쪽 주면의 상기 제 1 접속전극에 대응하는 위치에 복수의 제 2 접속전극이 배치된 프레임상 기판과, 제 1 전자부품과, 제 1 밀봉부재를 구비하고, 상기 제 1 접속전극과 상기 제 2 접속전극이 제 1 접속부재를 통해 접속되고, 상기 제 1 전자부품은 상기 제 1 밀봉부재에 의해 밀봉되어 있는 회로모듈에 있어서,
    상기 제 1 전자부품 및 상기 제 1 밀봉부재는 상기 평판상 기판의 한쪽 주면과 상기 프레임상 기판의 내측면을 포함해서 구성되는 캐비티 내에 배치되고,
    상기 제 1 밀봉부재는 상기 프레임상 기판의 내측면으로부터 격리되어 있고,
    상기 제 1 접속부재는 Sn을 포함하는 금속재료를 포함해서 이루어지고, 또한 상기 제 1 접속전극과 상기 제 2 접속전극과 상기 제 1 접속부재는 절연성 수지부재에 의해 밀봉되어 있는 회로모듈.
  2. 제 1 항에 있어서,
    상기 제 1 밀봉부재는 광경화성 수지재료를 포함해서 이루어지는 회로모듈.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 접속부재는 융점이 900℃ 이상의 금속재료를 포함해서 이루어지는 회로모듈.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 접속부재는 이방 도전성 수지재료를 포함해서 이루어지고, 또한 상기 제 1 접속전극과 상기 제 2 접속전극을 밀봉하고 있는 회로모듈.
  5. 삭제
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 밀봉부재의, 상기 평판상 기판의 한쪽 주면측의 표면과 대향하는 측의 표면에는 금속막이 배치되어 있는 회로모듈.
  7. 한쪽 주면의 주연부에 복수의 제 1 접속전극이 배치된 평판상 기판과, 한쪽 주면의 상기 제 1 접속전극에 대응하는 위치에 복수의 제 2 접속전극이 배치된 프레임상 기판과, 제 1 전자부품과, 제 1 밀봉부재를 구비하고, 상기 제 1 접속전극과 상기 제 2 접속전극이 제 1 접속부재를 통해 접속되고, 상기 제 1 전자부품은 상기 제 1 밀봉부재에 의해 밀봉되어 있는 회로모듈의 제조 방법에 있어서,
    상기 평판상 기판 및 상기 프레임상 기판을 준비하는 제 1 공정과,
    상기 제 1 전자부품을 상기 평판상 기판의 한쪽 주면 상에 접속하는 제 2 공정과,
    상기 제 1 접속전극과 상기 제 2 접속전극을 접속함으로써, 상기 평판상 기판의 한쪽 주면과 상기 프레임상 기판의 내측면을 포함하는 캐비티가 구성되었을 때에, 상기 제 1 전자부품을 밀봉하고, 또한 상기 프레임상 기판의 내측면으로부터 격리된 소정 형상이 되도록 상기 제 1 밀봉부재를 상기 평판상 기판의 한쪽 주면 상에 형성하는 제 3 공정과,
    상기 제 1 접속전극과 상기 제 2 접속전극을 상기 제 1 접속부재를 통해 접속하는 제 4 공정을 구비하고 있고,
    상기 제 1 밀봉부재는 열경화성 수지재료를 포함해서 이루어지고,
    상기 제 3 공정은 상기 한쪽 주면 상에 레지스트 부재의 광경화성 전구체를 배치하는 부공정과,
    상기 레지스트 부재의 광경화성 전구체를 노광해서 상기 소정 형상의 네거티브 패턴인 형상의 레지스트 부재로 하는 부공정과,
    상기 레지스트 부재가 형성된 상기 한쪽 주면 상에 제 1 밀봉부재의 열경화성 전구체를 배치하는 부공정과,
    상기 제 1 밀봉부재의 열경화성 전구체를 가열해서 상기 소정 형상의 상기 제 1 밀봉부재로 하는 부공정과,
    상기 레지스트 부재를 상기 한쪽 주면으로부터 박리하는 부공정을 구비하고 있는 회로모듈의 제조 방법.
  8. 제 7 항에 있어서,
    상기 제 1 밀봉부재는 광경화성 수지재료를 포함해서 이루어지고,
    상기 제 3 공정은 상기 한쪽 주면 상에 상기 제 1 밀봉부재의 광경화성 전구체를 배치하는 부공정과,
    상기 제 1 밀봉부재의 광경화성 전구체를 노광해서 상기 소정 형상의 상기 제 1 밀봉부재로 하는 부공정을 구비하고 있는 회로모듈의 제조 방법.
  9. 삭제
  10. 제 7 항 또는 제 8 항에 있어서,
    상기 제 3 공정은 상기 제 1 밀봉부재의 상기 평판상 기판의 한쪽 주면측의 표면과 대향하는 측의 표면에 금속막을 배치하는 부공정을 더 포함하는 회로모듈의 제조 방법.
  11. 제 7 항 또는 제 8 항에 있어서,
    상기 제 4 공정은 융점이 900℃ 이상인 금속재료의 나노 입자를 포함해서 이루어지는 금속재료 페이스트를 상기 제 1 접속전극 및 상기 제 2 접속전극 중 적어도 한쪽 상에 배치하는 부공정과,
    상기 제 1 접속전극과 상기 제 2 접속전극을 상기 금속재료 페이스트를 통해 대향시키는 부공정과,
    상기 금속재료 페이스트를 가열해서 소결시킴으로써, 융점이 900℃ 이상인 금속재료를 포함하고, 또한 상기 제 1 접속전극과 상기 제 2 접속전극을 전기적으로 접속하는 상기 제 1 접속부재로 하는 부공정을 구비하고 있는 회로모듈의 제조 방법.
  12. 제 7 항 또는 제 8 항에 있어서,
    상기 제 4 공정은 미경화의 이방 도전성 수지재료를 포함해서 이루어지는 액상수지를 상기 제 1 접속전극 및 상기 제 2 접속전극 중 적어도 한쪽 상에 배치하는 부공정과,
    상기 제 1 접속전극과 상기 제 2 접속전극을 상기 액상수지를 통해 대향시키고, 또한 상기 제 1 접속전극과 상기 제 2 접속전극을 서로 접근하는 방향으로 상대적으로 변위시켜서 상기 제 1 접속전극과 상기 제 2 접속전극 사이의 상기 액상수지를 가압하고, 또한 상기 제 1 접속전극과 상기 제 2 접속전극을 상기 액상수지 중에 매입하는 부공정과,
    상기 액상수지를 가열해서 경화시킴으로써, 상기 제 1 접속전극과 상기 제 2 접속전극을 전기적으로 접속하고, 또한 상기 제 1 접속전극과 상기 제 2 접속전극을 밀봉하는 상기 제 1 접속부재로 하는 부공정을 구비하고 있는 회로모듈의 제조 방법.
  13. 한쪽 주면의 주연부에 복수의 제 1 접속전극이 배치된 평판상 기판과, 한쪽 주면의 상기 제 1 접속전극에 대응하는 위치에 복수의 제 2 접속전극이 배치된 프레임상 기판과, 제 1 전자부품과, 제 1 밀봉부재를 구비하고, 상기 제 1 접속전극과 상기 제 2 접속전극이 제 1 접속부재를 통해 접속되고, 상기 제 1 전자부품은 상기 제 1 밀봉부재에 의해 밀봉되어 있는 회로모듈의 제조 방법에 있어서,
    상기 평판상 기판 및 상기 프레임상 기판을 준비하는 제 1 공정과,
    상기 제 1 전자부품을 상기 평판상 기판의 한쪽 주면 상에 접속하는 제 2 공정과,
    상기 제 1 접속전극과 상기 제 2 접속전극을 접속함으로써, 상기 평판상 기판의 한쪽 주면과 상기 프레임상 기판의 내측면을 포함하는 캐비티가 구성되었을 때에, 상기 제 1 전자부품을 밀봉하고, 또한 상기 프레임상 기판의 내측면으로부터 격리된 소정 형상이 되도록 상기 제 1 밀봉부재를 상기 평판상 기판의 한쪽 주면 상에 형성하는 제 3 공정과,
    상기 제 1 접속전극과 상기 제 2 접속전극을 상기 제 1 접속부재를 통해 접속하는 제 4 공정을 구비하고 있고,
    상기 제 4 공정은 Sn을 포함하는 금속재료를 포함해서 이루어지는 금속재료 범프를 상기 제 1 접속전극 또는 상기 제 2 접속전극의 한쪽 상에 배치하고, 또한 미경화의 절연성 수지재료를 포함해서 이루어지는 액상수지를 상기 제 1 접속전극 또는 상기 제 2 접속전극의 다른쪽 상에 배치하는 부공정과,
    상기 금속재료 범프를 상기 액상수지가 배치되어 있는 상기 제 1 접속전극 또는 상기 제 2 접속전극의 다른쪽에 접촉시키고, 또한 상기 제 1 접속전극과 상기 제 2 접속전극과 상기 금속재료 범프를 상기 액상수지 중에 매입하는 부공정과,
    상기 금속재료 범프에 초음파 진동을 가해서 상기 제 1 접속전극과 상기 제 2 접속전극을 전기적으로 접속하는 상기 제 1 접속부재로 하고, 또한 상기 액상수지를 가열해서 경화시킴으로써, 상기 제 1 접속전극과 상기 제 2 접속전극과 상기 제 1 접속부재를 밀봉하는 절연성 수지부재로 하는 부공정을 구비하고 있는 회로모듈의 제조 방법.
KR1020197005518A 2016-08-31 2017-08-16 회로모듈 및 그 제조 방법 KR102123252B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016169548 2016-08-31
JPJP-P-2016-169548 2016-08-31
PCT/JP2017/029439 WO2018043129A1 (ja) 2016-08-31 2017-08-16 回路モジュールおよびその製造方法

Publications (2)

Publication Number Publication Date
KR20190032536A KR20190032536A (ko) 2019-03-27
KR102123252B1 true KR102123252B1 (ko) 2020-06-16

Family

ID=61300577

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197005518A KR102123252B1 (ko) 2016-08-31 2017-08-16 회로모듈 및 그 제조 방법

Country Status (5)

Country Link
US (1) US10930573B2 (ko)
JP (1) JP6528145B2 (ko)
KR (1) KR102123252B1 (ko)
CN (1) CN210692526U (ko)
WO (1) WO2018043129A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000012575A (ja) 1998-06-23 2000-01-14 Sony Corp 半導体チップのモールド方法およびこれに用いるモールド装置
JP2003069179A (ja) 2001-08-30 2003-03-07 Sony Corp 電子部品実装基板複合体及びその組立実装方法
WO2007116544A1 (ja) 2006-04-10 2007-10-18 Murata Manufacturing Co., Ltd. 複合基板及び複合基板の製造方法
JP2008153307A (ja) 2006-12-14 2008-07-03 Murata Mfg Co Ltd 複合基板
JP2014112606A (ja) 2012-12-05 2014-06-19 Shinko Electric Ind Co Ltd 半導体パッケージ

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03171652A (ja) * 1989-11-29 1991-07-25 Seiko Epson Corp 半導体装置
JPH06216314A (ja) 1993-01-14 1994-08-05 Matsushita Electric Works Ltd 半導体装置
JP3486872B2 (ja) * 2001-01-26 2004-01-13 Ｎｅｃセミコンダクターズ九州株式会社 半導体装置及びその製造方法
US7528474B2 (en) * 2005-05-31 2009-05-05 Stats Chippac Ltd. Stacked semiconductor package assembly having hollowed substrate
JP2007073849A (ja) * 2005-09-08 2007-03-22 Sharp Corp 電子回路モジュールとその製造方法
US20080042265A1 (en) * 2006-08-15 2008-02-21 Merilo Leo A Chip scale module package in bga semiconductor package
TWI452661B (zh) * 2007-01-30 2014-09-11 線路直接連接晶片之封裝結構
JP2009188325A (ja) * 2008-02-08 2009-08-20 Nec Electronics Corp 半導体パッケージおよび半導体パッケージの製造方法
US8349721B2 (en) * 2008-03-19 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming insulating layer on conductive traces for electrical isolation in fine pitch bonding
US8472190B2 (en) * 2010-09-24 2013-06-25 Ati Technologies Ulc Stacked semiconductor chip device with thermal management
US9173299B2 (en) 2010-09-30 2015-10-27 KYOCERA Circuit Solutions, Inc. Collective printed circuit board
JP2012212831A (ja) * 2011-03-31 2012-11-01 Kyocer Slc Technologies Corp 複合配線基板
JP2014179472A (ja) * 2013-03-15 2014-09-25 Murata Mfg Co Ltd モジュールおよびその製造方法
US9484327B2 (en) * 2013-03-15 2016-11-01 Qualcomm Incorporated Package-on-package structure with reduced height
US10056267B2 (en) * 2014-02-14 2018-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
JP6415365B2 (ja) * 2014-03-28 2018-10-31 株式会社ジェイデバイス 半導体パッケージ
US10141201B2 (en) * 2014-06-13 2018-11-27 Taiwan Semiconductor Manufacturing Company Integrated circuit packages and methods of forming same
JP6569375B2 (ja) * 2015-08-11 2019-09-04 株式会社ソシオネクスト 半導体装置、半導体装置の製造方法及び電子装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000012575A (ja) 1998-06-23 2000-01-14 Sony Corp 半導体チップのモールド方法およびこれに用いるモールド装置
JP2003069179A (ja) 2001-08-30 2003-03-07 Sony Corp 電子部品実装基板複合体及びその組立実装方法
WO2007116544A1 (ja) 2006-04-10 2007-10-18 Murata Manufacturing Co., Ltd. 複合基板及び複合基板の製造方法
JP2008153307A (ja) 2006-12-14 2008-07-03 Murata Mfg Co Ltd 複合基板
JP2014112606A (ja) 2012-12-05 2014-06-19 Shinko Electric Ind Co Ltd 半導体パッケージ

Also Published As

Publication number Publication date
CN210692526U (zh) 2020-06-05
JP6528145B2 (ja) 2019-06-12
WO2018043129A1 (ja) 2018-03-08
US20190181068A1 (en) 2019-06-13
JPWO2018043129A1 (ja) 2019-06-24
KR20190032536A (ko) 2019-03-27
US10930573B2 (en) 2021-02-23

Similar Documents

Publication Publication Date Title
KR100557049B1 (ko) 반도체 장치와 그 제조방법
JP4367414B2 (ja) 部品内蔵モジュールおよびその製造方法
CN107872922B (zh) 印刷电路板、电子设备以及印刷电路板的制造方法
JP4729963B2 (ja) 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
WO2008001641A1 (fr) Substrat d&#39;interconnexion et structure de montage de circuits électroniques
JP2012028484A (ja) モジュールと、その製造方法
TW201637149A (zh) 電子組件、其製造方法以及製造裝置
KR20130129100A (ko) 반도체 장치 및 그 제조 방법
JP2907188B2 (ja) 半導体装置、半導体装置の実装方法、および半導体装置の製造方法
JP5353153B2 (ja) 実装構造体
KR20180103661A (ko) 웨이퍼 레벨 팬-아웃 패키지 및 그 제조 방법
KR102123252B1 (ko) 회로모듈 및 그 제조 방법
JP4556637B2 (ja) 機能素子体
CN211125623U (zh) 模组化封装结构
JP2012049419A (ja) モジュールと、その製造方法
JP5589598B2 (ja) 半導体装置の製造方法
JPH0551179B2 (ko)
US10388628B2 (en) Electronic component package
JP3763962B2 (ja) チップ部品のプリント配線基板への搭載方法
JP2008147251A (ja) 複合基板
JP3552660B2 (ja) 半導体装置の製造方法
TWI550728B (zh) 封裝結構及其製造方法
JP2002016104A (ja) 半導体装置の実装方法および半導体装置実装体の製造方法
CN216871945U (zh) 半导体器件的封装结构
KR101043471B1 (ko) 반도체 패키지 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant