JP2012119387A - 半導体装置及びその製造方法並びに電子装置 - Google Patents
半導体装置及びその製造方法並びに電子装置 Download PDFInfo
- Publication number
- JP2012119387A JP2012119387A JP2010265451A JP2010265451A JP2012119387A JP 2012119387 A JP2012119387 A JP 2012119387A JP 2010265451 A JP2010265451 A JP 2010265451A JP 2010265451 A JP2010265451 A JP 2010265451A JP 2012119387 A JP2012119387 A JP 2012119387A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- insulating layer
- fpc
- resin
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】はんだバンプを用いてFPCに実装される半導体装置において、FPCの可動部や屈曲された部分に実装することを可能にする。
【解決手段】一面に複数の電極4を配してなる半導体基板2と、半導体基板2の一面2aを覆うように配され、かつ複数の電極4が露呈するように複数の開口部3bを有する絶縁層3と、一端部が複数の電極4と電気的に接続された再配線層5と、再配線層5と電気的に接続された複数のパッド6と、複数のパッド6の一面に載置された複数のはんだバンプ7と、を備え、複数のパッド6を載置する絶縁層の一面3aが、半導体基板2の一面に平行な任意の方向から見た断面が凹円弧状になるように形成されていることを特徴とする半導体装置を提供する。
【選択図】図2
【解決手段】一面に複数の電極4を配してなる半導体基板2と、半導体基板2の一面2aを覆うように配され、かつ複数の電極4が露呈するように複数の開口部3bを有する絶縁層3と、一端部が複数の電極4と電気的に接続された再配線層5と、再配線層5と電気的に接続された複数のパッド6と、複数のパッド6の一面に載置された複数のはんだバンプ7と、を備え、複数のパッド6を載置する絶縁層の一面3aが、半導体基板2の一面に平行な任意の方向から見た断面が凹円弧状になるように形成されていることを特徴とする半導体装置を提供する。
【選択図】図2
Description
本発明は、半導体装置及びその製造方法並びに電子装置に関する。より詳細には、フレキシブルプリント配線板(FPC)等の実装基板と相互接続するためにはんだバンプを備えた構造の半導体装置において、該半導体装置をFPCに表面実装した際の接続信頼性を向上させた半導体装置及びその製造方法並びに電子装置に関する。
近年の電子機器の小型・薄型、軽量、高機能化に伴い、プリント配線板等の実装基板上への電子部品の実装密度向上に対する要求が非常に強くなっている。中でも、半導体装置の実装形態はリードフレームと呼ばれる外部電極をパッケージ外形に沿って一次元的に配置したQFP(Quad Flat Package)から、はんだバンプと呼ばれる球状の外部電極を平坦な面上に二次元的に配列させたBGA(Ball Grid Array)に変わってきている。中でも、CSP(Chip Scale Package)や、WLP(Wafer level Package)といった、より小型低背化が実現できる半導体装置はその採用が活発化している。
はんだバンプを用いて、半導体装置を実装基板に表面実装する方法としては、デジタルIC等に多用されるワイヤボンド接続と比較して接続部を短縮できる、フリップチップ実装がある(例えば、特許文献1参照)。
この実装方法は、接続部を短縮することにより、電気的特性が良く、小型かつ薄型な半導体装置を必要とする携帯機器の回路や、電気的特性が重視される高周波回路などに適している。
この実装方法は、接続部を短縮することにより、電気的特性が良く、小型かつ薄型な半導体装置を必要とする携帯機器の回路や、電気的特性が重視される高周波回路などに適している。
一方、電子部品が実装されるプリント配線板については、従来のリジッドプリント配線板から、より薄型・軽量化に適したフレキシブルプリント配線板(Flexible printed circuits、FPC)が積極的に採用されている。FPCは、柔軟性があり、大きく変形させることが可能なことから、二つ折り型携帯電話機のヒンジ部をはじめとする可動部に適用できるだけでなく、電子機器の筐体に合わせて屈曲させたり折り畳んだりすることで、三次元的に配置することができる。このため携帯機器内部の限られた空間を無駄なく生かすことができる。
しかしながら、半導体部品をはじめとする電子部品は、FPCの可動部や屈曲された部分には表面実装することができず、平滑な状態が保持される領域に限られていた。これはFPCの電子部品を実装した部分を屈曲させると、外部電極などに過度な応力が加わるため、電気抵抗が大きくなったり断線したりするからである。このように、従来は電子部品をFPCの一部分だけにしか実装することができず、実装の高密度化が阻害されてきた。
実装基板としてのFPCに対して従来の半導体装置を搭載する場合の課題について、図を参照して説明する。図8〜図10は一面に接続部51を有するFPC50に対して、はんだバンプ107を有するBGAパッケージ構成の半導体装置101を、フリップチップ実装する様子を示す断面図である。以下、FPC50に半導体装置101を搭載する工程の3つのケースについて説明する。
なお、半導体装置101を搭載するFPC50の接続部51上には、フラックスやはんだペーストを塗布してあるが、図8(a)、図9(a)、図10(a)では図示を省略してある。
なお、半導体装置101を搭載するFPC50の接続部51上には、フラックスやはんだペーストを塗布してあるが、図8(a)、図9(a)、図10(a)では図示を省略してある。
図8は、平坦な状態のFPC50に対して半導体装置101を搭載し、リフロー実装した後に、FPC50を所定の形状に屈曲させる工程(工程フローA)を示す図である。図8(a)は平坦な状態のFPC50に半導体装置101を搭載した様子を、(b)はFPC50が平坦な状態でリフローすることではんだバンプ107と接続部51とを電気的に接続させた様子を、(c)はFPC50を曲げた様子を示している。
このような場合、FPC50を曲げることによって、一部のはんだバンプ107に大きな引張り応力が加わるため、はんだバンプ107が破断しやすいという問題がある。
このような場合、FPC50を曲げることによって、一部のはんだバンプ107に大きな引張り応力が加わるため、はんだバンプ107が破断しやすいという問題がある。
図9は、平坦な状態のFPC50に対して半導体装置101を搭載し、FPC50を所定の形状に屈曲させた後に、リフロー実装する工程(工程フローB)を示す図である。図9(a)は平坦な状態のFPC50に半導体装置101を搭載した様子を、(b)はFPC50を屈曲させた様子を、(c)はリフロー実装させた様子を示している。
このような場合、FPC50を屈曲させることによって、一部のはんだバンプ107がFPC50の接続部51から離間してしまうため、リフロー実装してもはんだバンプ107と接続部51を接合することができないという問題がある。
このような場合、FPC50を屈曲させることによって、一部のはんだバンプ107がFPC50の接続部51から離間してしまうため、リフロー実装してもはんだバンプ107と接続部51を接合することができないという問題がある。
図10は、予めFPC50を所定の形状に屈曲させた状態で、半導体装置101を搭載する工程(工程フローC)を示す図である。図10(a)はFPC50を屈曲させた様子を、(b)は屈曲させた状態のFPC50に半導体装置101を搭載した様子を、(c)はリフロー実装させた様子を示している。
この場合、一部のはんだバンプ107がFPC50の接続部51とは接触しないため、リフロー実装してもはんだバンプ107と接続部51を接合できないという問題がある。
この場合、一部のはんだバンプ107がFPC50の接続部51とは接触しないため、リフロー実装してもはんだバンプ107と接続部51を接合できないという問題がある。
この発明は、このような事情を考慮してなされたもので、その目的は、はんだバンプを用いてFPCに実装される半導体装置において、FPCの可動部や屈曲された部分に実装することを可能にする半導体装置を提供することにある。
上記課題に対し、本発明の以下の手段により解決を図る。
すなわち、本発明の請求項1に記載の半導体装置は、一面に複数の電極を配してなる半導体基板と、前記半導体基板の一面を覆うように配され、かつ前記複数の電極が露呈するように複数の開口部を有する絶縁層と、前記絶縁層上に設けられ、前記複数の開口部を通して一端部が前記複数の電極と電気的に接続された再配線層と、前記再配線層と電気的に接続された複数のパッドと、前記複数のパッドの一面に載置された複数のはんだバンプと、を備え、前記複数のパッドを載置する前記絶縁層の一面は、前記半導体基板の一面に平行な任意の方向から見た断面が凹円弧状になるように形成されていることを特徴とする。
すなわち、本発明の請求項1に記載の半導体装置は、一面に複数の電極を配してなる半導体基板と、前記半導体基板の一面を覆うように配され、かつ前記複数の電極が露呈するように複数の開口部を有する絶縁層と、前記絶縁層上に設けられ、前記複数の開口部を通して一端部が前記複数の電極と電気的に接続された再配線層と、前記再配線層と電気的に接続された複数のパッドと、前記複数のパッドの一面に載置された複数のはんだバンプと、を備え、前記複数のパッドを載置する前記絶縁層の一面は、前記半導体基板の一面に平行な任意の方向から見た断面が凹円弧状になるように形成されていることを特徴とする。
また、本発明の請求項2に記載の半導体装置は、一面に複数の電極を配してなる半導体基板と、前記半導体基板の一面を覆うように配され、かつ前記複数の電極が露呈するように複数の開口部を有する絶縁層と、前記絶縁層上に設けられ、前記複数の開口部を通して一端部が前記複数の電極と電気的に接続された再配線層と、前記再配線層と電気的に接続された複数のパッドと、前記複数のパッドの一面に載置された複数のはんだバンプと、を備え、前記複数のパッドを載置する前記絶縁層の一面は、前記半導体基板の一面に平行な任意の方向から見た断面が凸円弧状になるように形成されていることを特徴とする。
また、本発明の請求項3に記載の半導体装置の製造方法は、一面に複数の電極を配してなる半導体基板の上に、前記複数の電極が露呈するように複数の開口部を有する絶縁層を形成する工程と、前記絶縁層の上に、前記複数の開口部を通して前記複数の電極と電気的に接続された再配線層を形成するとともに、該再配線層と電気的に接続された複数のパッドを形成する工程と、前記複数のパッドの一面上に複数のはんだバンプを形成する工程と、を備える半導体装置の製造方法において、前記絶縁層を形成する工程は、前記複数のパッドを載置する前記絶縁層の一面が、前記半導体基板の一面に平行な任意の方向から見た断面が凹円弧状または凸円弧状になるように、前記絶縁層を形成することを特徴とする。
上記製造方法において、前記絶縁層は、前記半導体基板上に塗布された樹脂を金型を用いて成型することによって形成されることが好ましい。
また、上記製造方法において、前記樹脂は、熱硬化型樹脂であることが好ましい。
また、上記製造方法において、前記樹脂は、光硬化型樹脂であってもよい。
また、上記製造方法において、前記絶縁層は、絶縁材料を含んだ液滴をインクジェット法を用いて吐出し積層することにより形成されてもよい。
また、本発明は、請求項1又は2に記載の半導体装置と該半導体装置が実装されるフレキシブルプリント配線板とを備えたことを特徴とする電子装置を提供する。
また、上記製造方法において、前記樹脂は、熱硬化型樹脂であることが好ましい。
また、上記製造方法において、前記樹脂は、光硬化型樹脂であってもよい。
また、上記製造方法において、前記絶縁層は、絶縁材料を含んだ液滴をインクジェット法を用いて吐出し積層することにより形成されてもよい。
また、本発明は、請求項1又は2に記載の半導体装置と該半導体装置が実装されるフレキシブルプリント配線板とを備えたことを特徴とする電子装置を提供する。
本発明の請求項1に係る半導体装置は、複数のパッドを載置する絶縁層の一面が、半導体基板の一面に平行な任意の方向から見た断面が凹円弧状になるように形成されている。つまり、本発明の半導体装置は、該半導体装置をフレキシブルプリント配線板に実装した際、フレキシブルプリント配線板が上に凸方向に屈曲された状態において、半導体装置が安定な形状となるように形成されている。よって、フレキシブルプリント配線板と半導体装置とを接続するはんだバンプに引張りの応力が加わらないため、はんだバンプは破断しにくくなり、フレキシブルプリント配線板に半導体装置を搭載した際の接続信頼性が高まる。
本発明の請求項2に係る半導体装置は、複数のパッドを載置する絶縁層の一面が、半導体基板の一面に平行な任意の方向から見た断面が凸円弧状になるように形成されている。つまり、本発明の半導体装置は、該半導体装置をフレキシブルプリント配線板に実装した際、フレキシブルプリント配線板が下に凸方向に屈曲された状態において、半導体装置が安定な形状となるように形成されている。よって、フレキシブルプリント配線板と半導体装置とを接続するはんだバンプに引張りの応力が加わらないため、はんだバンプは破断しにくくなり、フレキシブルプリント配線板に半導体装置を搭載した際の接続信頼性が高まる。
本発明の請求項3に係る半導体装置の製造方法は、複数のパッドを載置する絶縁層を形成する工程において、絶縁層の一面が半導体基板の一面に平行な任意の方向から見た断面が凹円弧状または凸円弧状になるように形成されることを特徴としている。つまり、半導体装置をフレキシブルプリント配線板に実装した際、フレキシブルプリント配線板が屈曲された状態において、半導体装置が安定な形状となるような半導体装置を製造することができる。よって、本製造方法によって製造された半導体装置は、フレキシブルプリント配線板と半導体装置とを接続するはんだバンプに引張りの応力が加わらないため、はんだバンプは破断しにくくなり、フレキシブルプリント配線板に半導体装置を搭載した際の接続信頼性が高まる。
本発明の請求項8に係る電子部品は、上述した半導体装置とフレキシブルプリント配線板を用いたことにより、フレキシブルプリント配線板が屈曲された状態において、半導体装置が安定な形状となるように構成されている。よって、フレキシブルプリント配線板と半導体装置とを接続するはんだバンプに引張りの応力が加わらないため、はんだバンプは破断しにくくなり、接続信頼性が高い電子部品を提供することが可能となる。また、実装の高密度化が実現でき、電子部品の高機能化が可能となる。
(第一実施形態)
以下、本発明の第一実施形態を図面を参照して詳細に説明する。図1、図2、及び図3は、本発明の半導体装置1の一例を示す図であり、図1は、本発明に係る第一実施形態の半導体装置の構造を全体的に説明する平面図であり、図2は、図1に示すA−A線に沿う断面図、図3は半導体装置1の斜視図である。なお、後述する実施形態においては、本実施形態と同様の構成部分については同じ符号を用い、その説明は省略することとし、特に説明しない限り同じであるものとする。
以下、本発明の第一実施形態を図面を参照して詳細に説明する。図1、図2、及び図3は、本発明の半導体装置1の一例を示す図であり、図1は、本発明に係る第一実施形態の半導体装置の構造を全体的に説明する平面図であり、図2は、図1に示すA−A線に沿う断面図、図3は半導体装置1の斜視図である。なお、後述する実施形態においては、本実施形態と同様の構成部分については同じ符号を用い、その説明は省略することとし、特に説明しない限り同じであるものとする。
本発明の半導体装置1は、集積回路(図示せず)を半導体基板2上に搭載し、FPC50(図5参照)に実装可能に構成したものである。FPC50との接続には、半導体装置1の上面にはんだによるボール状の電極(以下、はんだバンプと称する)を格子状に並べた、いわゆるBGA(Ball Grid Array)を採用している。
本発明の半導体装置1は、半導体基板2、該半導体基板2の上面を被覆する絶縁層3、該絶縁層3上に形成され、前記半導体基板2の入出力端子である電極4と再配線層5を介して電気的に接続されたパッド6、該パッド6上に形成されたはんだバンプ7、及び該はんだバンプ7を除いて半導体基板2上を封止するように形成された封止樹脂層8とから構成される。
本発明の半導体装置1は、格子状に配置されたはんだバンプ7が屈曲されたFPC50上に格子状に形成された複数の接続部に対応するように、複数のはんだバンプ7によって形成される面が円弧を描くように配置されていることを特徴としている。
はんだバンプ7の配置は、はんだバンプ7が載置されているパッド6の配置、及び該パッド6が配置される絶縁層3の形状に依存する。よって、本発明の半導体装置1は、パッド6が設けられている絶縁層3の一面3aの表面形状が凹円弧状に形成されていることを特徴としている(凹円弧形状の詳細については後述する)。
はんだバンプ7の配置は、はんだバンプ7が載置されているパッド6の配置、及び該パッド6が配置される絶縁層3の形状に依存する。よって、本発明の半導体装置1は、パッド6が設けられている絶縁層3の一面3aの表面形状が凹円弧状に形成されていることを特徴としている(凹円弧形状の詳細については後述する)。
なお、半導体装置1の構成要素である電極4は、半導体基板2上に複数配されており、それぞれ異なるパッド6に再配線層5を介して電気的に接続されている。図2においては、電極4とパッド6との接続に関する図示は、図2の一部に代表して示してあるのみであり、他の電極4(及び再配線層5)は省略している。つまり、図2は、本発明の特徴である、凹円弧状の絶縁層3の一面3aの形状を明確にするように描かれたものである。
また、パッド6及びはんだバンプ7は、図1に示した例では、矩形の半導体基板2に3×3のマトリックス状に9個形成されているが、これに限ることは無く、はんだバンプ7の個数、配置は半導体装置1に搭載される集積回路の仕様などに基づいて適宜変更可能である。
本発明の第一実施形態に係る半導体装置1の絶縁層3の一面3aは、半導体基板2の側方から見た断面形状が絶縁層3の中央部の高さがより低くなるような凹円弧状に形成されている。
円弧の曲率半径は、搭載されるFPC50(図5参照)の曲げ半径や、半導体基板2のサイズ等に応じて適宜設定される。
円弧の曲率半径は、搭載されるFPC50(図5参照)の曲げ半径や、半導体基板2のサイズ等に応じて適宜設定される。
また、谷部V(図3参照)の方向は、第一実施形態においては、図3に示すように、半導体基板2の一辺と平行とされているが、これに限ることはない。例えば、谷部Vが、半導体基板2の一面2aを斜めに横切るように凹円弧面を形成してもよい。要するに、半導体装置1を構成するはんだバンプ7の三次元的な配置が、曲げられた状態のFPCに沿うように配置されていればよい。
パッド6は、一定の厚みを有しており、その厚みは、2μm〜20μmであり、上述した絶縁層3の上に設けられている。また、パッド6は、搭載されるFPC50の複数の接続部に対応する位置に形成されている。
なお、図4(a)に示すように、はんだバンプ7は、該はんだバンプ7と電気的に接続された電極4から離間した位置にある場合を想定している。つまり、FPC50(図5参照)の接続部と対応するような位置にパッド6を配置するために、パッド6は再配線層5によって所望の位置に再配置されている。
ただし、図4(b)に示すように、はんだバンプ7Bが半導体基板2の電極4の直上に配置される場合は、再配線層を形成することなく電極4の直上にパッド6を形成し、はんだバンプ7Bを電気的に接続してもよい。
ただし、図4(b)に示すように、はんだバンプ7Bが半導体基板2の電極4の直上に配置される場合は、再配線層を形成することなく電極4の直上にパッド6を形成し、はんだバンプ7Bを電気的に接続してもよい。
半導体装置1を構成する半導体基板2は、シリコンウエハなどの半導体ウエハでもよく、半導体ウエハをチップ寸法に切断(ダイシング)した半導体チップであってもよい。半導体基板2が半導体チップである場合は、まず、半導体ウエハの上に、各種半導体素子やICなどを形成した後、チップ寸法に切断することで複数の半導体チップを得ることができる。
電極4は、半導体基板2上に形成されたIC等の集積回路に電気的に接続される電極であり、例えば、Al、Cu、Cr、Ti、Au、Siのうち、少なくとも1つの元素を含む導体により構成されている。
絶縁層3は、半導体基板2の一面2aを覆うように配され、電極4が露呈するように、その整合する位置に開口部3b(図4参照)を有する。絶縁層3をなす材料としては、絶縁性が高く、耐熱性、耐薬品性があり、機械的強度が強く、難燃性に優れていることに加え、高周波数帯域での信号伝搬特性に優れた熱硬化型樹脂が好ましい。具体的には、ポリイミド樹脂やエポキシ樹脂、フェノール樹脂、シリコーン樹脂、フッ素樹脂、ポリベンゾオキサゾール樹脂、ポリフェニレンサルファイド樹脂、ベンゾシクロブテン樹脂などが好ましい。
上述したように、絶縁層3の一面3aは、はんだバンプ7が凹円弧状に配置されるように、パッド6が載置される面が凹円弧状に形成されている。つまり、凹円弧状の面に応じて、その厚さが異なるように形成されている。
上述したように、絶縁層3の一面3aは、はんだバンプ7が凹円弧状に配置されるように、パッド6が載置される面が凹円弧状に形成されている。つまり、凹円弧状の面に応じて、その厚さが異なるように形成されている。
再配線層5は、電極4と電気的に接続されており、導電性に優れた材料から形成することが好ましい。また再配線層5は、電極4との密着性に優れるとともに、再配線層5を構成する元素が電極4や半導体基板2内に拡散しにくい材料を用いれば、さらに好ましい。例えば、再配線層5としては、Cu、Al、Ni、Ag、Pb、Sn、Au、Co、Cr、Ti、TiW等の導体(各種の金属や合金等)が好適である。
パッド6は、再配線層5と連続して形成された、はんだバンプ7が搭載される領域である。よって、再配線層5と同じ材質とすることが好ましい。
はんだバンプ7は、ボイドの数が極めて少ない高密度のはんだボールにより構成される。はんだバンプ7は、鉛を含む共晶はんだ、高温はんだ、あるいは鉛を含まない鉛フリーはんだ等を用いることができる。
はんだバンプ7は、ボイドの数が極めて少ない高密度のはんだボールにより構成される。はんだバンプ7は、鉛を含む共晶はんだ、高温はんだ、あるいは鉛を含まない鉛フリーはんだ等を用いることができる。
封止樹脂層8は、電極4、絶縁層3、再配線層5を保護するためのものであり、例えば、絶縁層3と同様の材質により構成され、その厚みは、5μm〜50μm程度である。
図5は、図1に示した半導体装置1を、屈曲させた状態のFPC50にフリップチップ実装した状態を示す図である。
上述したように、半導体装置1を構成する絶縁層3の凹円弧形状は、屈曲されたFPC50の形状に依存して適宜定められる。本実施形態においては、屈曲されたFPC50の曲率半径と、絶縁層3の曲率半径が略等しくなるように形成されている。
上述したように、半導体装置1を構成する絶縁層3の凹円弧形状は、屈曲されたFPC50の形状に依存して適宜定められる。本実施形態においては、屈曲されたFPC50の曲率半径と、絶縁層3の曲率半径が略等しくなるように形成されている。
次に、本発明の半導体装置1をFPC50にリフロー実装する方法について説明する。本発明の半導体装置1をFPC50にリフロー実装するための工程フローは、以下に説明するような方法が好ましい。
最も好適な工程フローは、予めFPC50を所定の形状に屈曲させた状態で、半導体装置1を搭載する方法である。このような方法であれば、搭載からリフロー実装まで、はんだバンプ7がFPC50の接続部と常に接触しているので、リフローによる接合不良が少なくなる。
また、平坦な状態のFPC50に対して半導体装置1を搭載し、FPC50を所定の形状に屈曲させた後に、リフロー実装する方法としてもよい。この方法では、搭載した直後は、大部分のはんだバンプ7とFPC50の接続部とが接触していないものの、FPC50を屈曲させた段階で全てのはんだバンプ7とFPC50の接続部とが接触状態となるため、最終的には安定して接合することが可能である。
また、平坦な状態のFPC50に対して半導体装置1を搭載し、FPC50を所定の形状に屈曲させた後に、リフロー実装する方法としてもよい。この方法では、搭載した直後は、大部分のはんだバンプ7とFPC50の接続部とが接触していないものの、FPC50を屈曲させた段階で全てのはんだバンプ7とFPC50の接続部とが接触状態となるため、最終的には安定して接合することが可能である。
一方、平坦な状態のFPC50に対して半導体装置1を搭載し、リフロー実装した後に、FPC50を所定の形状に曲げる方法を採用することも可能である。この方法であると、搭載したときにはんだバンプ7の一部がFPC50の接続部に接触しない可能性があるため、リフロー実装しても接合できない可能性がある。しかしながら、電子機器の製造の制約上、平坦な状態のFPC50に本発明の半導体装置1を搭載する必要がある場合は、この方法を採用することも可能である。
本実施形態の半導体装置1は、FPC50が屈曲された状態において、半導体装置1が安定な形状となるように形成されているので、はんだバンプ7には、従来構造のような引張りの応力が加わっていない。つまり、はんだバンプ7にはFPC50を屈曲させたことに起因する応力が加わらないため、はんだバンプ7は破断しにくくなり、その結果、FPC50に半導体装置1を搭載した際の接続信頼性が高まる。
また、本実施形態の半導体装置1は、はんだバンプ7を曲げた状態のFPCに沿うように配置させるために、絶縁層3に厚さ分布を与えている。その一方で、パッド6及び再配線層5の厚さは均一にしているため、インピーダンスマッチングが容易である。
なお、本発明の半導体装置1を構成する絶縁層3の凹円弧面の曲率半径は、屈曲されたFPC50の曲率半径と略等しい曲率半径にするとしたが、これに限ることはなく、屈曲された状態のFPC50の曲率半径とは異なる曲率半径で形成されてもよい。例えば、屈曲されたFPC50の曲率半径よりもやや大きな曲率半径、つまり屈曲されたFPC50よりも平坦に近い曲率半径で形成してもよい。これによって、屈曲された状態ではなく、平坦な状態のFPC50に、本発明の半導体装置1を搭載する場合、リフローによる実装が容易になる可能性がある。また、この曲率半径は、本発明の半導体装置1を平坦な状態のFPC50と屈曲された状態のFPC50の両方の形状に対応させる必要がある場合にも適している。
またFPC50の可動部に実装する場合、本発明の半導体装置1を構成する絶縁層3の凹円弧面の曲率半径は、FPC50が可動することによって変わる曲率半径の範囲内にすることが好ましく、さらにはその平均値と略等しくすることがより好ましい。
(第二実施形態)
以下、本発明の第二実施形態を図面を参照して詳細に説明する。図6は、第一実施形態とは逆の方向に(下に凸の方向に)屈曲されたFPC50に、第二実施形態に係る半導体装置1Aがフリップチップ実装されていることを示す断面図である。
以下、本発明の第二実施形態を図面を参照して詳細に説明する。図6は、第一実施形態とは逆の方向に(下に凸の方向に)屈曲されたFPC50に、第二実施形態に係る半導体装置1Aがフリップチップ実装されていることを示す断面図である。
第二実施形態において第一実施形態と異なる点は、第一実施形態の半導体装置1が上に凸となるように屈曲されたFPC50に対応した形状となっていることに対して、第二実施形態に係る半導体装置1Aは、下に凸となるように屈曲されたFPC50に対応した形状となっている点である。
図6を参照すれば明らかなように、第二実施形態に係る半導体装置1Aは実装されるFPC50が下に凸になるように屈曲される場合に採用することが好適である。半導体装置1Aは、絶縁層3の形状を変更することによって製造することができる。
図6を参照すれば明らかなように、第二実施形態に係る半導体装置1Aは実装されるFPC50が下に凸になるように屈曲される場合に採用することが好適である。半導体装置1Aは、絶縁層3の形状を変更することによって製造することができる。
(第1の製造方法)
次に、本発明における半導体装置1の製造方法の一例について説明する。図7は、図1に示した半導体装置1の製造方法の一例を工程順に示す断面図である。また、以下に記載する工程(a)〜(f)は図7(a)〜図7(f)に対応する。
次に、本発明における半導体装置1の製造方法の一例について説明する。図7は、図1に示した半導体装置1の製造方法の一例を工程順に示す断面図である。また、以下に記載する工程(a)〜(f)は図7(a)〜図7(f)に対応する。
(a)絶縁層の塗布
まず、半導体ウエハ10を用意する。該半導体ウエハ10の一面10aにはIC電極(図示せず)が配されている。
次いで、半導体ウエハ10を覆うようにスピンコート法を用いてポリイミド樹脂からなる絶縁層3を塗布する。塗布方法としては、スピンコート法に限らず、キャスティング法、ディスペンス法等の塗布方法を適宜採用することができる。
まず、半導体ウエハ10を用意する。該半導体ウエハ10の一面10aにはIC電極(図示せず)が配されている。
次いで、半導体ウエハ10を覆うようにスピンコート法を用いてポリイミド樹脂からなる絶縁層3を塗布する。塗布方法としては、スピンコート法に限らず、キャスティング法、ディスペンス法等の塗布方法を適宜採用することができる。
(b)絶縁層の成型
まず、ホットプレートでポリイミド樹脂からなる絶縁層3を加熱処理して乾燥させる。その後、所定の形状に加工した金型20を、絶縁層3の樹脂が硬化しない温度で加熱しながら絶縁層3に押し当てて成型することで、厚さ分布を制御した絶縁層3を形成する。金型20は、冷却した後に剥離除去した。
このようにして所定の形状に成型した後に、樹脂(絶縁層3)を加熱硬化させた。その後、UVレーザーを用いて電極(図示せず)が露出するように穴あけ加工を行い、さらに酸素ガスによるプラズマ処理をすることでレーザー加工によって生じた樹脂残渣を除去した。
まず、ホットプレートでポリイミド樹脂からなる絶縁層3を加熱処理して乾燥させる。その後、所定の形状に加工した金型20を、絶縁層3の樹脂が硬化しない温度で加熱しながら絶縁層3に押し当てて成型することで、厚さ分布を制御した絶縁層3を形成する。金型20は、冷却した後に剥離除去した。
このようにして所定の形状に成型した後に、樹脂(絶縁層3)を加熱硬化させた。その後、UVレーザーを用いて電極(図示せず)が露出するように穴あけ加工を行い、さらに酸素ガスによるプラズマ処理をすることでレーザー加工によって生じた樹脂残渣を除去した。
(c)再配線層とパッドの形成
絶縁層3の上面に、Cuからなる再配線層(図示せず)及びパッド6を形成する。再配線層及びパッド6の形成プロセスとしては、アディティブ法、セミアディティブ法、サブトラクティブ法などがあるが、配線幅あるいは配線間隔の最小値が1〜50μmの場合、セミアディティブ法がより好ましい。
絶縁層3の上面に、Cuからなる再配線層(図示せず)及びパッド6を形成する。再配線層及びパッド6の形成プロセスとしては、アディティブ法、セミアディティブ法、サブトラクティブ法などがあるが、配線幅あるいは配線間隔の最小値が1〜50μmの場合、セミアディティブ法がより好ましい。
まず、半導体ウエハ10の全面にTiWとCuの積層型薄膜をスパッタリングで形成する。TiWの代替として、TiやCrを用いることも可能である。次に、フィルム状のレジストフィルムをラミネートし、フォトリソグラフィにてパターニングを行った。次に、電解めっきを行い、レジストの開口部(積層型薄膜が露出した部分)にCuを析出させる。次に、レジストを剥離し、積層型薄膜をエッチング液で除去した。再配線層及びパッド6をなす部分は導電性が高く、イオンマイグレーションが起きにくい部材が好ましい。
(d)封止樹脂層の形成
絶縁層3あるいは再配線層の上に、スピンコート法を用いて、感光性を付与したポリイミド樹脂を塗布し、フォトリソグラフィにてパターニングをすることで封止樹脂層8を形成する。パターニングはパッド6が露呈されるように行う。
封止樹脂層8に用いる部材は、絶縁性が高く、吸湿性が小さく、耐環境性に優れた熱硬化型樹脂が好ましく、例えば、ポリイミド樹脂、フェノール樹脂、エポキシ樹脂、シリコーン樹脂、ポリベンゾオキサゾール樹脂、ベンゾシクロブテン樹脂などが好適である。
このとき、表面の凹凸に追従して均一に塗布できるような手法、例えば、スプレーコート法を用いることがより好ましい。
上述したような方法でパターン形成した後に、樹脂(封止樹脂層8)を硬化させる。
絶縁層3あるいは再配線層の上に、スピンコート法を用いて、感光性を付与したポリイミド樹脂を塗布し、フォトリソグラフィにてパターニングをすることで封止樹脂層8を形成する。パターニングはパッド6が露呈されるように行う。
封止樹脂層8に用いる部材は、絶縁性が高く、吸湿性が小さく、耐環境性に優れた熱硬化型樹脂が好ましく、例えば、ポリイミド樹脂、フェノール樹脂、エポキシ樹脂、シリコーン樹脂、ポリベンゾオキサゾール樹脂、ベンゾシクロブテン樹脂などが好適である。
このとき、表面の凹凸に追従して均一に塗布できるような手法、例えば、スプレーコート法を用いることがより好ましい。
上述したような方法でパターン形成した後に、樹脂(封止樹脂層8)を硬化させる。
(e)バンプの形成
パッド6の上に、予め球状に成型されたボールを搭載しリフローすることによって、はんだバンプ7を形成する。はんだバンプ7に用いる部材は、電気抵抗が低く、パッド6との接合が容易で、機械的特性に優れたものが好ましく、例えば、Sn、Ag、Cu、Ag、Pb、Bi、Zn、Al、Au、In、Niのうち少なくとも2種類を含むはんだが好適である。
パッド6の上に、予め球状に成型されたボールを搭載しリフローすることによって、はんだバンプ7を形成する。はんだバンプ7に用いる部材は、電気抵抗が低く、パッド6との接合が容易で、機械的特性に優れたものが好ましく、例えば、Sn、Ag、Cu、Ag、Pb、Bi、Zn、Al、Au、In、Niのうち少なくとも2種類を含むはんだが好適である。
(f)切断(個片化)
半導体ウエハ10のICが形成されていない領域を高速回転するダイシングブレードで切断することで半導体装置1を作製した。
半導体ウエハ10のICが形成されていない領域を高速回転するダイシングブレードで切断することで半導体装置1を作製した。
(第2の製造方法)
なお、上述した製造方法においては、絶縁層3を金型で成型した後に、熱硬化型樹脂を加熱硬化させることによって、絶縁層3を形成したが、熱硬化型樹脂の代替として、光硬化型の樹脂を用いてもよい。光硬化型樹脂を用いることによって、加工硬化の際に樹脂の流動性によってパターンが崩れることを防止することができ、絶縁層をより微細な形状に加工することができる。光硬化型樹脂としては、紫外線硬化型のエポキシアクリレート樹脂が好ましい。
なお、上述した製造方法においては、絶縁層3を金型で成型した後に、熱硬化型樹脂を加熱硬化させることによって、絶縁層3を形成したが、熱硬化型樹脂の代替として、光硬化型の樹脂を用いてもよい。光硬化型樹脂を用いることによって、加工硬化の際に樹脂の流動性によってパターンが崩れることを防止することができ、絶縁層をより微細な形状に加工することができる。光硬化型樹脂としては、紫外線硬化型のエポキシアクリレート樹脂が好ましい。
光硬化型樹脂を用いて絶縁層3を形成する際は、まず、光硬化型樹脂をスクリーン印刷法によって半導体ウエハ10に塗布し、所定の形状に加工した金型20を押し当てた状態で所定の波長の光を照射して樹脂(絶縁層3)を硬化させることで厚さ分布を制御した絶縁層3を形成することができる。金型20は、光照射後に剥離除去する。なお、金型20を形成する材料としては、石英やガラスなどの透明性を有する材料を使用する。
光硬化型樹脂としては、上述した紫外線硬化型のエポキシアクリレート樹脂に限ることはなく、絶縁性が高く、高周波数帯域での信号伝搬特性に優れた樹脂であれば適宜採用することができる。例えば、ウレタンアクリレート、フェノールアクリレート、又はポリエステルアクリレート等が好適であり、樹脂を硬化させるために照射する光は可視光や赤外光であっても構わない。
また、光照射は、光硬化型樹脂の硬化の不十分な箇所がないよう、金型を除去した後に追加で光照射することも好適であり、追加で加熱処理することも好適である。この場合においては、樹脂はほぼ硬化しているので、加熱処理をしてもパターン崩れはほとんど発生しない。
光硬化型樹脂としては、上述した紫外線硬化型のエポキシアクリレート樹脂に限ることはなく、絶縁性が高く、高周波数帯域での信号伝搬特性に優れた樹脂であれば適宜採用することができる。例えば、ウレタンアクリレート、フェノールアクリレート、又はポリエステルアクリレート等が好適であり、樹脂を硬化させるために照射する光は可視光や赤外光であっても構わない。
また、光照射は、光硬化型樹脂の硬化の不十分な箇所がないよう、金型を除去した後に追加で光照射することも好適であり、追加で加熱処理することも好適である。この場合においては、樹脂はほぼ硬化しているので、加熱処理をしてもパターン崩れはほとんど発生しない。
上述したように、光硬化型樹脂を用いることによって、加熱処理に伴うパターン崩れを回避することが可能になることから、半導体ウエハ10の電極が露出するような突起を設けた金型を使用することができる。この金型20を絶縁層3に押し当てる際は、該突起が電極4上に位置されるように精度良く位置合わせできなければならない。
このような金型20を用いることによって、紫外線レーザーによる穴空け加工を行う必要がなくなるため、生産性やコストの点で有利となる。ただし、電極の表面には樹脂の残渣が若干あることからプラズマ処理を行うことが好ましい。
このような金型20を用いることによって、紫外線レーザーによる穴空け加工を行う必要がなくなるため、生産性やコストの点で有利となる。ただし、電極の表面には樹脂の残渣が若干あることからプラズマ処理を行うことが好ましい。
また、最後にダイシングブレードで切断する領域に樹脂層(絶縁層3及び封止樹脂層8)が形成されないように、金型20に突起を設けてもよい。金型20に突起を設け、ダイシングブレードで切断する領域に樹脂層を形成しないことによって、個片化する際は半導体ウエハ10を切断するだけでよくなるため、加工が容易となる。
(第3の製造方法)
また、熱硬化型樹脂の代替として、熱可塑型樹脂を用いてもよい。熱可塑型樹脂を用いることによって、熱硬化型樹脂を用いた場合の硬化時の体積収縮を回避し、寸法精度のよい制御を行うことができる。熱可塑型樹脂としては、フィルム状の液晶ポリマーが好ましい。
また、熱硬化型樹脂の代替として、熱可塑型樹脂を用いてもよい。熱可塑型樹脂を用いることによって、熱硬化型樹脂を用いた場合の硬化時の体積収縮を回避し、寸法精度のよい制御を行うことができる。熱可塑型樹脂としては、フィルム状の液晶ポリマーが好ましい。
熱可塑型樹脂を用いて絶縁層を形成する際は、まず、半導体ウエハ10上にフィルム状の液晶ポリマーをラミネートし、所定の形状に加工した金型を液晶ポリマーの融点付近で加熱しながら押し当てて成型することで、厚さ分布を制御した絶縁層を形成することができる。金型は、冷却後に剥離除去する。
なお、液晶ポリマーは、配向が無秩序になると、熱膨張率やヤング率等の特性が変化してしまい、所定の特性が得られなくなってしまう。このため、加熱し過ぎることは好ましくなく、また、冷却速度も可能な限り速くすることが好ましい。なお、熱可塑型樹脂として、ポリアミド樹脂や、ポリカーボネート樹脂を採用することもできる。
なお、液晶ポリマーは、配向が無秩序になると、熱膨張率やヤング率等の特性が変化してしまい、所定の特性が得られなくなってしまう。このため、加熱し過ぎることは好ましくなく、また、冷却速度も可能な限り速くすることが好ましい。なお、熱可塑型樹脂として、ポリアミド樹脂や、ポリカーボネート樹脂を採用することもできる。
(第4の製造方法)
金型20の代替として、インクジェット法を用いてもよい。インクジェット法を用いることによって、品種毎に金型を作製する必要がなくなる。
インクジェット法は、マスクレスであるだけでなく、オンデマンドで材料を含んだ液滴を吐出し積層するため、治具や材料のコストを削減することもできる。ただし、用いるインクは、スクリーン印刷やスピンコート等で用いるものよりも粘度を低くする必要があるため、溶媒の含有率が高くなってしまう。そのため、半導体基板2を加熱する、あるいは赤外線やレーザー光を照射するなどして溶媒を効率よく揮発させながら塗布することが必要である。インクジェット法で用いる材料は、上述した第1〜第3の製造方法で使用した材料のみならず、セラミックス等の無機系の絶縁材料も用いることができるなど、材料の選択性が広くなる。
金型20の代替として、インクジェット法を用いてもよい。インクジェット法を用いることによって、品種毎に金型を作製する必要がなくなる。
インクジェット法は、マスクレスであるだけでなく、オンデマンドで材料を含んだ液滴を吐出し積層するため、治具や材料のコストを削減することもできる。ただし、用いるインクは、スクリーン印刷やスピンコート等で用いるものよりも粘度を低くする必要があるため、溶媒の含有率が高くなってしまう。そのため、半導体基板2を加熱する、あるいは赤外線やレーザー光を照射するなどして溶媒を効率よく揮発させながら塗布することが必要である。インクジェット法で用いる材料は、上述した第1〜第3の製造方法で使用した材料のみならず、セラミックス等の無機系の絶縁材料も用いることができるなど、材料の選択性が広くなる。
(第5の製造方法)
第1の製造方法においては、絶縁層3となる樹脂を塗布した後、金型を樹脂に対して押し当てて成型したが、以下に説明するマイクロモールディング法を用いて絶縁層3を形成してもよい。
まず、絶縁層3となる樹脂を塗布することなく、半導体ウエハ10に対して、所定の形状に加工した金型20を位置合わせし、所定の高さで固定する。固定に際しては、金型20と半導体ウエハ10との間には隙間を絶縁層3の形状と対応するように位置(高さ)を定める。次いで、周囲を減圧した後、絶縁層3となる液状の樹脂を金型20と半導体ウエハ10との隙間に流し込む。そして、周囲を大気圧に戻すことによって液状の樹脂を隙間の隅々に充填する。さらに、この状態で加熱処理を施し、樹脂を硬化させ、冷却した後に金型20を剥離除去する。
本製造方法は、金型20を加圧する必要がないため、位置合わせ精度に優れていることが特徴である。適用できる樹脂は、第1の製造方法と同様であるが、液状で粘度が低い樹脂が好ましい。
第1の製造方法においては、絶縁層3となる樹脂を塗布した後、金型を樹脂に対して押し当てて成型したが、以下に説明するマイクロモールディング法を用いて絶縁層3を形成してもよい。
まず、絶縁層3となる樹脂を塗布することなく、半導体ウエハ10に対して、所定の形状に加工した金型20を位置合わせし、所定の高さで固定する。固定に際しては、金型20と半導体ウエハ10との間には隙間を絶縁層3の形状と対応するように位置(高さ)を定める。次いで、周囲を減圧した後、絶縁層3となる液状の樹脂を金型20と半導体ウエハ10との隙間に流し込む。そして、周囲を大気圧に戻すことによって液状の樹脂を隙間の隅々に充填する。さらに、この状態で加熱処理を施し、樹脂を硬化させ、冷却した後に金型20を剥離除去する。
本製造方法は、金型20を加圧する必要がないため、位置合わせ精度に優れていることが特徴である。適用できる樹脂は、第1の製造方法と同様であるが、液状で粘度が低い樹脂が好ましい。
本発明は、例えば携帯電話やデジタルカメラ、ノートパソコン等、小型で高密度な電子部品を必要とする電子装置に適用することができる。
1…半導体装置、2…半導体基板、3…絶縁層、4…電極、5…再配線層、6…パッド、7…はんだバンプ、8…封止樹脂層、10…半導体ウエハ、20…金型、50…FPC、51…接続部。
Claims (8)
- 一面に複数の電極を配してなる半導体基板と、
前記半導体基板の一面を覆うように配され、かつ前記複数の電極が露呈するように複数の開口部を有する絶縁層と、
前記絶縁層上に設けられ、前記複数の開口部を通して一端部が前記複数の電極と電気的に接続された再配線層と、
前記再配線層と電気的に接続された複数のパッドと、
前記複数のパッドの一面に載置された複数のはんだバンプと、を備え、
前記複数のパッドを載置する前記絶縁層の一面は、前記半導体基板の一面に平行な任意の方向から見た断面が凹円弧状になるように形成されていることを特徴とする半導体装置。 - 一面に複数の電極を配してなる半導体基板と、
前記半導体基板の一面を覆うように配され、かつ前記複数の電極が露呈するように複数の開口部を有する絶縁層と、
前記絶縁層上に設けられ、前記複数の開口部を通して一端部が前記複数の電極と電気的に接続された再配線層と、
前記再配線層と電気的に接続された複数のパッドと、
前記複数のパッドの一面に載置された複数のはんだバンプと、を備え、
前記複数のパッドを載置する前記絶縁層の一面は、前記半導体基板の一面に平行な任意の方向から見た断面が凸円弧状になるように形成されていることを特徴とする半導体装置。 - 一面に複数の電極を配してなる半導体基板の上に、前記複数の電極が露呈するように複数の開口部を有する絶縁層を形成する工程と、
前記絶縁層の上に、前記複数の開口部を通して前記複数の電極と電気的に接続された再配線層を形成するとともに、該再配線層と電気的に接続された複数のパッドを形成する工程と、
前記複数のパッドの一面上に複数のはんだバンプを形成する工程と、を備える半導体装置の製造方法において、
前記絶縁層を形成する工程は、
前記複数のパッドを載置する前記絶縁層の一面が、前記半導体基板の一面に平行な任意の方向から見た断面が凹円弧状又は凸円弧状になるように、前記絶縁層を形成することを特徴とする半導体装置の製造方法。 - 前記絶縁層は、前記半導体基板上に塗布された樹脂を金型を用いて成型することによって形成されることを特徴とする請求項3に記載の半導体装置の製造方法。
- 前記樹脂は、熱硬化型樹脂であることを特徴とする請求項4に記載の半導体装置の製造方法。
- 前記樹脂は、光硬化型樹脂であることを特徴とする請求項4に記載の半導体装置の製造方法。
- 前記絶縁層は、絶縁材料を含んだ液滴をインクジェット法を用いて吐出し積層することにより形成されることを特徴とする請求項3に記載の半導体装置の製造方法。
- 請求項1又は2に記載の半導体装置と該半導体装置が実装されるフレキシブルプリント配線板とを備えたことを特徴とする電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010265451A JP2012119387A (ja) | 2010-11-29 | 2010-11-29 | 半導体装置及びその製造方法並びに電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010265451A JP2012119387A (ja) | 2010-11-29 | 2010-11-29 | 半導体装置及びその製造方法並びに電子装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012119387A true JP2012119387A (ja) | 2012-06-21 |
Family
ID=46501929
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010265451A Pending JP2012119387A (ja) | 2010-11-29 | 2010-11-29 | 半導体装置及びその製造方法並びに電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012119387A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160017796A (ko) * | 2014-08-05 | 2016-02-17 | 삼성전자주식회사 | 반도체 패키지 및 반도체 모듈 |
CN112768363A (zh) * | 2021-04-08 | 2021-05-07 | 浙江集迈科微电子有限公司 | 曲面芯片贴装结构及其制备方法 |
CN113161243A (zh) * | 2021-04-15 | 2021-07-23 | 浙江集迈科微电子有限公司 | 表面芯片贴装工艺 |
-
2010
- 2010-11-29 JP JP2010265451A patent/JP2012119387A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160017796A (ko) * | 2014-08-05 | 2016-02-17 | 삼성전자주식회사 | 반도체 패키지 및 반도체 모듈 |
KR102283505B1 (ko) * | 2014-08-05 | 2021-07-30 | 삼성전자주식회사 | 반도체 패키지 및 반도체 모듈 |
CN112768363A (zh) * | 2021-04-08 | 2021-05-07 | 浙江集迈科微电子有限公司 | 曲面芯片贴装结构及其制备方法 |
CN113161243A (zh) * | 2021-04-15 | 2021-07-23 | 浙江集迈科微电子有限公司 | 表面芯片贴装工艺 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4592751B2 (ja) | プリント配線基板の製造方法 | |
US9337165B2 (en) | Method for manufacturing a fan-out WLP with package | |
US7453155B2 (en) | Method for fabricating a flip chip package | |
US9536864B2 (en) | Package structure and its fabrication method | |
TWI495075B (zh) | 互連結構 | |
US7382057B2 (en) | Surface structure of flip chip substrate | |
JP4729963B2 (ja) | 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法 | |
US8274148B2 (en) | Semiconductor module | |
WO1999036957A1 (fr) | Boitier de semiconducteur | |
WO2006126361A1 (ja) | ハンダバンプ形成方法および半導体素子の実装方法 | |
US8957520B2 (en) | Microelectronic assembly comprising dielectric structures with different young modulus and having reduced mechanical stresses between the device terminals and external contacts | |
JP2008118075A (ja) | 電子部品の実装方法、電子基板、及び電子機器 | |
WO2020090601A1 (ja) | 半導体パッケージ用配線基板及び半導体パッケージ用配線基板の製造方法 | |
CN112352305B (zh) | 芯片封装结构及芯片封装方法 | |
JP2012119387A (ja) | 半導体装置及びその製造方法並びに電子装置 | |
US20120153507A1 (en) | Semiconductor device and method for manufacturing the same | |
JP5295211B2 (ja) | 半導体モジュールの製造方法 | |
JP7196936B2 (ja) | 半導体装置用配線基板の製造方法、及び半導体装置用配線基板 | |
JP2020004926A (ja) | 配線基板及び配線基板の製造方法 | |
JP2021097104A (ja) | 複合配線基板及び複合配線基板の製造方法 | |
JP2012104752A (ja) | 半導体装置及びその製造方法並びに電子装置 | |
JP2020077696A (ja) | 配線基板、及びそれを用いた半導体装置 | |
JP4344752B2 (ja) | 半導体装置の製造方法 | |
JP5149876B2 (ja) | 半導体装置の製造方法 | |
JP4605177B2 (ja) | 半導体搭載基板 |