JP2012104752A - 半導体装置及びその製造方法並びに電子装置 - Google Patents
半導体装置及びその製造方法並びに電子装置 Download PDFInfo
- Publication number
- JP2012104752A JP2012104752A JP2010254031A JP2010254031A JP2012104752A JP 2012104752 A JP2012104752 A JP 2012104752A JP 2010254031 A JP2010254031 A JP 2010254031A JP 2010254031 A JP2010254031 A JP 2010254031A JP 2012104752 A JP2012104752 A JP 2012104752A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- semiconductor device
- semiconductor substrate
- pad
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05541—Structure
- H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
- H01L2224/13017—Shape in side view being non uniform along the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】はんだバンプを用いて実装基板に実装される半導体装置において、はんだバンプのくびれ部にクラックが発生することを防止する。
【解決手段】一面2aに複数の電極4を配してなる半導体基板2と、半導体基板2の一面2aを覆うように配され、かつ複数の電極4が個別に露呈するように複数の開口部3aを有する絶縁層3と、絶縁層3上に設けられ、開口部3aを通して一端部が電極4と各々電気的に接続された再配線層5と、再配線層5ごとに電気的に接続された複数のパッド6と、複数のパッド6の一面6aに各々形成された複数のはんだバンプ7と、を備え、パッド6の一面が各々半導体基板2の中央方向を向くように、絶縁層3のパッド6と接する面3bが個別の傾斜を有していることを特徴とする半導体装置を提供する。
【選択図】図2
【解決手段】一面2aに複数の電極4を配してなる半導体基板2と、半導体基板2の一面2aを覆うように配され、かつ複数の電極4が個別に露呈するように複数の開口部3aを有する絶縁層3と、絶縁層3上に設けられ、開口部3aを通して一端部が電極4と各々電気的に接続された再配線層5と、再配線層5ごとに電気的に接続された複数のパッド6と、複数のパッド6の一面6aに各々形成された複数のはんだバンプ7と、を備え、パッド6の一面が各々半導体基板2の中央方向を向くように、絶縁層3のパッド6と接する面3bが個別の傾斜を有していることを特徴とする半導体装置を提供する。
【選択図】図2
Description
本発明は、半導体装置及びその製造方法並びに電子装置に関する。より詳細には、実装基板等と相互接続するためのはんだバンプを備えた構造の半導体装置において、該半導体装置を実装基板等に表面実装した際の接続信頼性を向上させた半導体装置及びその製造方法並びに電子装置に関する。
近年の電子機器の小型・薄型、軽量、高機能化に伴い、プリント配線板等の実装基板上への電子部品の実装密度向上に対する要求が非常に強くなっている。中でも、半導体装置の実装形態はリードフレームと呼ばれる外部電極をパッケージ外形に沿って一次元的に配置したQFP(Quad Flat Package)から、はんだバンプと呼ばれる球状の外部電極を平坦な面上に二次元的に配列させたBGA(Ball Grid Array)に変わってきている。中でも、CSP(Chip Scale Package)や、WLP(Wafer level Package)といった、より小型低背化が実現できる半導体装置はその採用が活発化している。
はんだバンプを用いて、半導体装置を実装基板に表面実装する方法としては、デジタルIC等に多用されるワイヤボンド接続と比較して接続部を短縮できる、フリップチップ実装がある(例えば、特許文献1参照)。この実装方法は、接続部が短縮されているため電気的特性が良く、小型かつ薄型な半導体装置を必要とする携帯機器の回路や、電気的特性が重視される高周波回路などに適している。
はんだバンプは、半導体装置と実装基板とを電気的に導通させるための電極端子であるとともに、両者を電気的に接続し、熱変形や反りによって発生する応力を緩和吸収する機械的な役割を担う。しかしながら、従来のはんだバンプは球形に近いため、はんだバンプの根本(パッドとの接合部)にはくびれ形状があり、このくびれ部に応力集中が発生しやすい構造となっている。そのため、はんだバンプはその根本を基点としてクラックが発生し易く、電子機器の信頼性を著しく低下させる原因の一つになっていた。
図10は、従来の球状のはんだバンプ107を用いた半導体装置101を、はんだバンプ107を介して実装基板150の接続部151にフリップチップ実装した状態を示す概略断面図である。半導体装置101は、半導体基板102の一面102a上に絶縁層103、再配線層(図示せず)、該再配線層と電気的に接続されたパッド106、及びはんだバンプ107を順に設けることによって構成されている。さらに、はんだバンプ107が露呈するように、封止樹脂層108によって一面が封止されている。
図10に示されているとおり、従来のはんだバンプ107のくびれ部には、熱変形や反りによって、はんだバンプ107の接続寿命を低下させるクラック107aが発生している。
上述したように、はんだバンプ107は、実装基板150から受ける外部応力あるいは熱応力を緩和・吸収する機能を有する。しかし、その応力が大きいほど、あるいは加わる回数が多いほど、はんだバンプ107には金属疲労が蓄積していくため、クラック107aが発生し易くなる。また、はんだバンプ107で緩和・吸収できなかった応力成分は、半導体装置101の再配線層や絶縁層103、あるいは半導体基板102に搭載された半導体デバイス(図示せず)そのものに加わるため、これらの接続境界からの剥離が発生しやすくなる。
上述したように、はんだバンプ107は、実装基板150から受ける外部応力あるいは熱応力を緩和・吸収する機能を有する。しかし、その応力が大きいほど、あるいは加わる回数が多いほど、はんだバンプ107には金属疲労が蓄積していくため、クラック107aが発生し易くなる。また、はんだバンプ107で緩和・吸収できなかった応力成分は、半導体装置101の再配線層や絶縁層103、あるいは半導体基板102に搭載された半導体デバイス(図示せず)そのものに加わるため、これらの接続境界からの剥離が発生しやすくなる。
また、クラック107aが発生することにより電気抵抗が増大してしまい、半導体デバイスに必要な電力が供給できなくなる。あるいは電気信号が正常に伝達しなくなる。特に、高周波の信号の伝達特性は悪化しやすい。
この発明は、このような事情を考慮してなされたもので、その目的は、はんだバンプを用いて実装基板に実装される半導体装置において、はんだバンプのくびれ部にクラックが発生することを防止する半導体装置を提供することにある。
上記課題に対し、本発明の以下の手段により解決を図る。
すなわち、本発明の請求項1に係る発明は、一面に複数の電極を配してなる半導体基板と、前記半導体基板の一面を覆うように配され、かつ前記複数の電極が個別に露呈するように複数の開口部を有する絶縁層と、前記絶縁層上に設けられ、前記開口部を通して一端部が前記電極と各々電気的に接続された再配線層と、前記再配線層ごとに電気的に接続された複数のパッドと、前記複数のパッドの一面に各々形成された複数のはんだバンプと、を備え、前記パッドの一面が各々前記半導体基板の中央方向を向くように、前記絶縁層の前記パッドと接する面が個別の傾斜を有していることを特徴とする半導体装置である。
すなわち、本発明の請求項1に係る発明は、一面に複数の電極を配してなる半導体基板と、前記半導体基板の一面を覆うように配され、かつ前記複数の電極が個別に露呈するように複数の開口部を有する絶縁層と、前記絶縁層上に設けられ、前記開口部を通して一端部が前記電極と各々電気的に接続された再配線層と、前記再配線層ごとに電気的に接続された複数のパッドと、前記複数のパッドの一面に各々形成された複数のはんだバンプと、を備え、前記パッドの一面が各々前記半導体基板の中央方向を向くように、前記絶縁層の前記パッドと接する面が個別の傾斜を有していることを特徴とする半導体装置である。
また、本発明の請求項2に係る発明は、一面に複数の電極を配してなる半導体基板と、前記半導体基板の一面を覆うように配され、かつ前記複数の電極が個別に露呈するように複数の開口部を有する絶縁層と、前記絶縁層上に設けられ、前記開口部を通して一端部が前記電極と各々電気的に接続された再配線層と、前記再配線層ごとに電気的に接続された複数のパッドと、前記複数のパッドの一面に各々形成された複数のはんだバンプと、を備え、前記パッドの一面が各々前記半導体基板の外縁方向を向くように、前記絶縁層の前記パッドと接する面が個別の傾斜を有していることを特徴とする半導体装置である。
また、本発明の請求項3に係る発明は、前記絶縁層の前記パッドと接する面が全て同一の傾斜を有していることを特徴とする請求項1又は2に記載の半導体装置である。
また、本発明の請求項4に係る発明は、前記絶縁層の前記パッドと接する面の傾斜角は、複数のパッドのうち少なくとも前記半導体基板の外縁域に設けられたパッドに対して形成されていることを特徴とする請求項1又は2に記載の半導体装置である。
また、本発明の請求項3に係る発明は、前記絶縁層の前記パッドと接する面が全て同一の傾斜を有していることを特徴とする請求項1又は2に記載の半導体装置である。
また、本発明の請求項4に係る発明は、前記絶縁層の前記パッドと接する面の傾斜角は、複数のパッドのうち少なくとも前記半導体基板の外縁域に設けられたパッドに対して形成されていることを特徴とする請求項1又は2に記載の半導体装置である。
また、本発明の請求項5に係る発明は、一面に複数の電極を配してなる半導体基板の上に、前記複数の電極が個別に露呈するように複数の開口部を有する絶縁層を形成する工程と、前記絶縁層の上に、前記開口部を通して一端部が前記電極と各々電気的に接続された再配線層を形成するとともに、該再配線層ごとに電気的に接続された複数のパッドを形成する工程と、前記複数のパッドの一面上に複数のはんだバンプを形成する工程と、を備える半導体装置の製造方法において、前記絶縁層を形成する工程は、前記絶縁層の前記パッドと接する面ごとに所望の傾斜面を有するように、前記絶縁層を形成することを特徴とする半導体装置の製造方法である。
また、本発明の請求項6に係る発明は、前記所望の傾斜面が前記半導体基板の中央方向を向くように、前記絶縁層を形成することを特徴とする請求項5に記載の半導体装置の製造方法である。
また、本発明の請求項7に係る発明は、前記所望の傾斜面が前記半導体基板の外縁方向を向くように、前記絶縁層を形成することを特徴とする請求項5に記載の半導体装置の製造方法である。
また、本発明の請求項8に係る発明は、前記絶縁層が、前記半導体基板上に塗布された樹脂を金型を用いて成型することによって形成されることを特徴とする請求項5〜7のいずれか一項に記載の半導体装置の製造方法である。
また、本発明の請求項9に係る発明は、前記樹脂が、熱硬化性樹脂であることを特徴とする請求項8に記載の半導体装置の製造方法である。
また、本発明の請求項10に係る発明は、前記樹脂が、紫外線硬化性樹脂であることを特徴とする請求項8に記載の半導体装置の製造方法である。
また、本発明の請求項6に係る発明は、前記所望の傾斜面が前記半導体基板の中央方向を向くように、前記絶縁層を形成することを特徴とする請求項5に記載の半導体装置の製造方法である。
また、本発明の請求項7に係る発明は、前記所望の傾斜面が前記半導体基板の外縁方向を向くように、前記絶縁層を形成することを特徴とする請求項5に記載の半導体装置の製造方法である。
また、本発明の請求項8に係る発明は、前記絶縁層が、前記半導体基板上に塗布された樹脂を金型を用いて成型することによって形成されることを特徴とする請求項5〜7のいずれか一項に記載の半導体装置の製造方法である。
また、本発明の請求項9に係る発明は、前記樹脂が、熱硬化性樹脂であることを特徴とする請求項8に記載の半導体装置の製造方法である。
また、本発明の請求項10に係る発明は、前記樹脂が、紫外線硬化性樹脂であることを特徴とする請求項8に記載の半導体装置の製造方法である。
さらに、本発明の請求項11に係る発明は、請求項1〜4のいずれか一項に記載の半導体装置を備えたことを特徴とする電子装置である。
本発明の請求項1に係る半導体装置によれば、パッドの一面が各々半導体基板の中央方向を向くように、絶縁層のパッドと接する面が個別の傾斜を有していることによって、半導体装置を実装基板に実装した際に、複数のパッドの一面に載置されたはんだバンプに形成されるくびれ部のうち、より応力のかかるくびれ部のくびれを小さくすることができるため、はんだバンプのくびれ部に生じる亀裂を防ぐという効果が得られる。
本発明の請求項2に係る半導体装置によれば、パッドの一面が各々半導体基板の外縁方向を向くように、絶縁層のパッドと接する面が個別の傾斜を有していることによって、半導体装置を実装基板に実装した際に、半導体基板の中心を押圧するような力が掛けられるような用途において、各はんだバンプのより内側のくびれに生じやすくなる亀裂を防ぐという効果が得られる。
本発明の請求項5に係る半導体装置の製造方法によれば、絶縁層を形成する工程において、絶縁層のパッドと接する面ごとに所望の傾斜面を有するように、絶縁層を形成することができる。よって、この製造方法によって製造された半導体装置は、該半導体装置を実装基板に実装した際に、複数のパッドの一面に載置されたはんだバンプに形成されるくびれ部のうち、より応力のかかるくびれ部のくびれを小さくすることができるため、はんだバンプのくびれ部に生じる亀裂を防ぐという効果が得られる。
本発明の請求項11に係る電子装置は、上述した半導体装置を用いたことにより、外部からの振動や荷重などによる影響を受けにくくなるので、優れた耐久性と高い信頼性とを兼ね備えることが可能となる。ゆえに、本発明は、外部からの振動などを受けやすい、携帯電話やデジタルカメラ、ノートパソコン等、小型で高密度な電子部品を必要とする電子装置において、耐衝撃性の改善や電気的な接続信頼性の向上をもたらす。
(第1の実施形態)
以下、本発明の第1の実施形態の半導体装置を図面を参照して詳細に説明する。図1、図2、及び図3は、本実施形態の半導体装置1の一例を示す図であり、図1は、本発明に係る第1の実施形態の半導体装置の平面図であり、図2は、図1に示すA−A線に、図3は図1に示すD−D線に沿う断面図である。
以下、本発明の第1の実施形態の半導体装置を図面を参照して詳細に説明する。図1、図2、及び図3は、本実施形態の半導体装置1の一例を示す図であり、図1は、本発明に係る第1の実施形態の半導体装置の平面図であり、図2は、図1に示すA−A線に、図3は図1に示すD−D線に沿う断面図である。
本実施形態の半導体装置1は、集積回路(図示せず)を半導体基板2上に搭載し、実装基板50(図5参照)に実装可能に構成したものである。実装基板50との接続には、半導体装置1の上面にはんだによるボール状の電極(以下、はんだバンプと称する)を格子状に並べた、いわゆるBGA(Ball Grid Array)を採用している。
本実施形態の半導体装置1は、半導体基板2、該半導体基板2の上面を被覆する絶縁層3、該絶縁層3上に形成され、前記半導体基板2の入出力端子である電極4と再配線層5を介して電気的に接続されたパッド6、該パッド6上に形成されたはんだバンプ7、及び該はんだバンプ7を除いて半導体基板2上を封止するように形成された封止樹脂層8とから構成される。
本実施形態の半導体装置1は、パッド6が、半導体基板2の一面2aに対して傾斜していることを特徴としている(傾斜方向等の詳細は後述する)。
なお、半導体装置1の構成要素である前記電極4は、半導体基板2上に複数配されており、それぞれ異なるパッド6に再配線層5を介して電気的に接続されている。図2においては、電極4とパッド6との接続に関する図示は、図2の一部に代表して示してあるのみであり、他の電極4(及び再配線層5)は省略している。つまり、図2及び図3は、本実施形態の特徴である、パッド6及び該パッド6を傾斜させるように形成された絶縁層3の構成を明確にするように描かれたものである。
なお、半導体装置1の構成要素である前記電極4は、半導体基板2上に複数配されており、それぞれ異なるパッド6に再配線層5を介して電気的に接続されている。図2においては、電極4とパッド6との接続に関する図示は、図2の一部に代表して示してあるのみであり、他の電極4(及び再配線層5)は省略している。つまり、図2及び図3は、本実施形態の特徴である、パッド6及び該パッド6を傾斜させるように形成された絶縁層3の構成を明確にするように描かれたものである。
また、パッド6及びはんだバンプ7は、図1に示した例では、矩形の半導体基板2に4×4のマトリックス状に16個形成されているが、これに限ることは無く、はんだバンプ7の個数、配置は半導体装置1に搭載される集積回路の仕様などに基づいて適宜変更可能である。
本実施形態に係る半導体装置1のパッド6の傾斜角α、つまり、絶縁層3のパッド6と接する面3bの傾斜角αは、それぞれ8°である。絶縁層3のパッド6と接する面3bは、その傾斜方向が、パッド6の一面6aに垂直な線Pが半導体基板のおおよそ中心点Cの方向を向くように形成されている。言い換えれば、絶縁層3のパッド6と接する面3bは、各々が半導体基板2の中央方向を向くように、個別の傾斜を有している。
図2は、図1のA−A線に沿う断面図であり、一列に配置されたパッド6がそれぞれ傾きを有しており、その傾き方向は中心点Cを通過する線Lに向けられている。
本実施形態においては、傾斜角αは、図1のY軸方向についても同様である。よって、図1のB−B線に沿う断面は、図2に示す断面図と同様である。
また、図3は図1のD−D線に沿う断面図であるが、この方向(斜め方向)の断面においても、パッド6の傾きが中心点Cに向けられている。
本実施形態においては、傾斜角αは、図1のY軸方向についても同様である。よって、図1のB−B線に沿う断面は、図2に示す断面図と同様である。
また、図3は図1のD−D線に沿う断面図であるが、この方向(斜め方向)の断面においても、パッド6の傾きが中心点Cに向けられている。
パッド6は、一定の厚みを有しており、その厚みは、2μm〜40μmである。パッド6の傾斜角αは、パッド6を載置するように形成されている絶縁層3の形状によって実現されている。図2及び図3に示すように、絶縁層3は、パッド6が半導体基板2の一面2aに対して傾斜するように形成されている。このような形状の絶縁層3の形成方法は後述する。
なお、図4(a)に示すように、はんだバンプ7は、該はんだバンプ7と電気的に接続された電極4から離間した位置にある場合を想定している。つまり、実装基板50の接続部51(図5参照)と対応するような位置にパッド6を配置するために、パッド6は再配線層5によって所望の位置に再配置されている。
ただし、図4(b)に示すように、はんだバンプ7Bが半導体基板2の電極4の直上に配置される場合は、パッドを形成することなく、はんだバンプ7Bを直接再配線層5Bに電気的に接続してもよい。
ただし、図4(b)に示すように、はんだバンプ7Bが半導体基板2の電極4の直上に配置される場合は、パッドを形成することなく、はんだバンプ7Bを直接再配線層5Bに電気的に接続してもよい。
半導体装置1を構成する半導体基板2は、シリコンウエハなどの半導体ウエハでもよく、半導体ウエハをチップ寸法に切断(ダイシング)した半導体チップであってもよい。半導体基板2が半導体チップである場合は、まず、半導体ウエハの上に、各種半導体素子やICなどを形成した後、チップ寸法に切断することで複数の半導体チップを得ることができる。
電極4は、半導体基板2上に形成されたIC等の集積回路に電気的に接続される電極であり、例えば、Al、Cu、Cr、Ti、Au、Si等の導電性を有する金属により構成されている。
絶縁層3は、半導体基板2の一面を覆うように配され、電極4が露呈するように、その整合する位置に開口部3a(図4参照)を有する。絶縁層3をなす材料としては、絶縁性が高く、耐熱性、耐薬品性があり、機械的強度が強く、難燃性に優れていることに加え、高周波数帯域での信号伝搬特性に優れた熱硬化性樹脂が好ましい。具体的には、ポリイミド樹脂やエポキシ樹脂、フェノール樹脂、シリコーン樹脂、フッ素樹脂、ポリベンゾオキサゾール樹脂、ポリフェニレンサルファイド樹脂、ベンゾシクロブテンなどが好ましい。
上述したように、絶縁層3は、パッド6に傾斜角度が設けられるように、パッド6が載置される面が傾斜面となっている。つまり傾斜面に応じて、その厚さが異なるように形成されている。
上述したように、絶縁層3は、パッド6に傾斜角度が設けられるように、パッド6が載置される面が傾斜面となっている。つまり傾斜面に応じて、その厚さが異なるように形成されている。
再配線層5は、電極4と電気的に接続されており、導電性に優れた材料から形成することが好ましい。また再配線層5は、電極4との密着性に優れるとともに、再配線層5を構成する元素が電極パッド4や半導体基板2内に拡散しない材料を用いれば、さらに好ましい。例えば、再配線層5としては、Cu、Al、Ni、Ag、Pb、Sn、Au、Co、Cr、Ti、TiW等の導体(各種の金属や合金等)が好適である。
パッド6は、再配線層5と連続して形成された、はんだバンプ7が搭載される領域である。よって、再配線層5と同じ材質とすることが好ましい。
はんだバンプ7は、ボイドの数が極めて少ない高密度のはんだボールにより構成され、共晶はんだ、鉛を含まない高温はんだ等を用いることができる。
はんだバンプ7は、ボイドの数が極めて少ない高密度のはんだボールにより構成され、共晶はんだ、鉛を含まない高温はんだ等を用いることができる。
封止樹脂層8は、電極4、絶縁層3、再配線層5を保護するためのものであり、例えば、絶縁層3と同様の材質により構成され、その厚みは、5μm〜50μm程度である。
図5は、図1に示した半導体装置1を、実装基板50にフリップチップ実装した状態を示す図である。図5において、符号51は、実装基板50上に形成された接続部である。
パッド6の傾斜方向及び傾斜角は、半導体装置1を実装基板50に搭載した状態で、半導体装置1に及ぼされると想定される応力に従って、適宜定められる。本実施形態においては、半導体基板2と実装基板50の熱膨張率の差によって、半導体基板2に加えられる応力を鑑みた構成とした。
半導体基板2と実装基板50の熱膨張率に差があると、装置全体が高温に曝されることによって、半導体基板2と実装基板50とを電気的に接続するとともに機械的に結合しているはんだバンプ7に応力が発生する。この応力は、はんだバンプ7のくびれ部に集中してかかる。
パッド6の傾斜方向及び傾斜角は、半導体装置1を実装基板50に搭載した状態で、半導体装置1に及ぼされると想定される応力に従って、適宜定められる。本実施形態においては、半導体基板2と実装基板50の熱膨張率の差によって、半導体基板2に加えられる応力を鑑みた構成とした。
半導体基板2と実装基板50の熱膨張率に差があると、装置全体が高温に曝されることによって、半導体基板2と実装基板50とを電気的に接続するとともに機械的に結合しているはんだバンプ7に応力が発生する。この応力は、はんだバンプ7のくびれ部に集中してかかる。
本実施形態のパッド6は傾斜しているため、実装基板50との距離は、はんだバンプ7内で差異が生じる。この距離が近い部分ほどくびれが従来構造と比較して小さくなる。そのため、半導体基板2と実装基板50との熱膨張率の差によってはんだバンプ7に加えられる応力は小さくなり、その結果、はんだバンプ7は破断されにくくなる。
本実施形態のはんだバンプ7が従来構造のはんだバンプよりも部分的にくびれを小さくできる理由は、リフロー工程ではんだバンプが溶融したときのバンプ材の表面張力(表面積が最小となるように作用する力)に起因する。その原理を図6を参照して説明する。
本実施形態のパッド6は傾きを有している。本実施形態においては、半導体基板2の中心点Cに遠い位置における接続部51とパッド6との距離をL1、中心点Cから近い位置における距離をL2とすると、L1<L2となる。
リフロー工程において、溶融したはんだ材は、はんだバンプ7の表面積が最小になるように、自然とL1側は曲率が小さく、L2側は曲率が大きくなる。図6(b)において、二点鎖線で示す線が曲率が同じ場合のはんだバンプ7の外形線であり、実線で示す線が本実施形態の構成によって形成される、はんだバンプ7の外形線である。L1側において曲率が小さくなり、L2側において曲率が大きくなっていることがわかる。
リフロー工程において、溶融したはんだ材は、はんだバンプ7の表面積が最小になるように、自然とL1側は曲率が小さく、L2側は曲率が大きくなる。図6(b)において、二点鎖線で示す線が曲率が同じ場合のはんだバンプ7の外形線であり、実線で示す線が本実施形態の構成によって形成される、はんだバンプ7の外形線である。L1側において曲率が小さくなり、L2側において曲率が大きくなっていることがわかる。
ここではんだバンプ7と接続部51との接点、及びはんだバンプ7とパッド6との接点に着目すると、L1側はくびれβ1が小さくなる一方で、L2側はくびれβ2が若干大きくなっている。くびれが小さい程、半導体基板2と実装基板50との熱膨張率の差によってはんだバンプ7に加わる応力が小さくなるため、はんだバンプ7は破断されにくくなり、半導体装置1の信頼性が向上する。
熱変形の場合、半導体基板2の中心Cから離れているほど大きな力が加わるため、外側のくびれほど大きな応力が加わる。よって、くびれβ1が半導体基板2の外側に位置するような本実施形態が好適である。
一方、L2側に関しては、はんだバンプの面積が広いため、くびれβ2の大きさは僅かに増加するのみである。よって、くびれβ2の変化による強度変化は無視できるほど小さい。
熱変形の場合、半導体基板2の中心Cから離れているほど大きな力が加わるため、外側のくびれほど大きな応力が加わる。よって、くびれβ1が半導体基板2の外側に位置するような本実施形態が好適である。
一方、L2側に関しては、はんだバンプの面積が広いため、くびれβ2の大きさは僅かに増加するのみである。よって、くびれβ2の変化による強度変化は無視できるほど小さい。
上述したように、くびれβ1を小さくする(パッド6が傾きを有するように形成する)ことによって、半導体基板2と実装基板50との熱膨張率の差(熱変形)によりはんだバンプ7に生じる応力を軽減できる。しかし、くびれβ1を小さくすることによって得られる効果はこれだけではなく、例えば、落下衝撃に対しても効果を有する。
落下衝撃の場合においても、半導体基板2を構成するはんだバンプ7のうち、中心Cから離れているはんだバンプ7であるほど、大きな応力が加わる。1個のはんだバンプ7に注目した場合も、より半導体基板2の中心Cから離れているくびれほど大きな応力が加わる。本実施形態の構成によって、より半導体基板2の中心Cから離れているくびれβ1を小さくすることができるため、落下衝撃に対しても、くびれβ1に亀裂が入りにくいはんだバンプ7を形成することができる。
上記実施形態によれば、半導体装置1を実装基板50に実装した際に、複数のパッド6の一面6aに載置されたはんだバンプ7に形成されるくびれ部のうち、より応力のかかるくびれ部のくびれを小さくすることができるため、はんだバンプ7のくびれ部に生じる亀裂を防ぐことができる。
また、絶縁層3のパッド6と接する面6aが全て同一の傾斜を有していることによって、半導体装置1の製造において絶縁層3を成型するための金型を剥離する際、離型がしやすくなるという効果が得られる。半導体装置1の製造については後述する。
また、絶縁層3のパッド6と接する面6aが全て同一の傾斜を有していることによって、半導体装置1の製造において絶縁層3を成型するための金型を剥離する際、離型がしやすくなるという効果が得られる。半導体装置1の製造については後述する。
なお、傾斜角αについては、前記中心点Cから遠ざかるに従って段階的に大きくするようにしてもよい。または、複数のパッド6のうち少なくとも半導体基板2の外縁域に設けられているパッド6に対して形成されていればよい。これにより、半導体装置を実装基板に実装した際に基板の外縁の方向に応力が加わるため、実装基板との高い接続信頼性を有することができる。
(第2の実施形態)
以下、本発明の第2の実施形態を図面を参照して詳細に説明する。図7、及び図8は、本発明の第2の実施形態に係る半導体装置1Aの一例を示す図であり、図7は、第2の実施形態に係る半導体装置1Aの平面図であり、図8は、図7に示すE−E線に沿う断面図である。
以下、本発明の第2の実施形態を図面を参照して詳細に説明する。図7、及び図8は、本発明の第2の実施形態に係る半導体装置1Aの一例を示す図であり、図7は、第2の実施形態に係る半導体装置1Aの平面図であり、図8は、図7に示すE−E線に沿う断面図である。
第2の実施形態において、第1の実施形態と異なる点は、第1の実施形態に係る半導体装置1のパッド6が半導体基板2の中心方向を向くように配置形成されていることに対して、図8に示すように、パッド6Aが半導体基板2の外縁方向を向くように配置されている点である。言い換えると、パッド6Aの他面6Ab側に延びる該他面6Abに垂直な線Pが、半導体基板2の中心C方向に向くように、パッド6Aが半導体基板2の一面2aに対して傾斜している。
このようなパッド6Aの傾斜は、絶縁層3Aの形状によって達成される。
第2の実施形態に係る半導体装置1Aは、半導体装置1Aが実装装置50にフリップチップ実装された後、半導体基板2の中心を押圧するような力が掛けられるような用途(例えば、キープッシュのような用途)において、各はんだバンプ7のより内側のくびれに生じやすくなる亀裂を防止することができる。
第2の実施形態に係る半導体装置1Aは、半導体装置1Aが実装装置50にフリップチップ実装された後、半導体基板2の中心を押圧するような力が掛けられるような用途(例えば、キープッシュのような用途)において、各はんだバンプ7のより内側のくびれに生じやすくなる亀裂を防止することができる。
(第1及び第2実施形態の半導体装置の製造方法−1)
次に、本発明における半導体装置1の製造方法の一例について説明する。図9は、図1に示した半導体装置1の製造方法の一例を工程順に示す断面図である。また、以下に記載する工程(a)〜(f)は図9(a)〜図9(f)に対応する。また、図9に示す工程図は、2チップ分の半導体装置を製造する図となっているが、1チップ分の半導体装置が半導体ウエハ面上に格子状に配置されている、一般的な半導体装置の製造方法に適用することができる。
次に、本発明における半導体装置1の製造方法の一例について説明する。図9は、図1に示した半導体装置1の製造方法の一例を工程順に示す断面図である。また、以下に記載する工程(a)〜(f)は図9(a)〜図9(f)に対応する。また、図9に示す工程図は、2チップ分の半導体装置を製造する図となっているが、1チップ分の半導体装置が半導体ウエハ面上に格子状に配置されている、一般的な半導体装置の製造方法に適用することができる。
(a)絶縁層の塗布
まず、半導体ウエハ10を用意する。該半導体ウエハ10の一面10aにはIC電極(図示せず)が配されている。
次いで、半導体ウエハ10を覆うようにスピンコート法を用いてポリイミド樹脂からなる絶縁層3を塗布する。塗布方法としては、スピンコート法に限らず、キャスティング法、ディスペンス法等の塗布方法を適宜採用することができる。
まず、半導体ウエハ10を用意する。該半導体ウエハ10の一面10aにはIC電極(図示せず)が配されている。
次いで、半導体ウエハ10を覆うようにスピンコート法を用いてポリイミド樹脂からなる絶縁層3を塗布する。塗布方法としては、スピンコート法に限らず、キャスティング法、ディスペンス法等の塗布方法を適宜採用することができる。
(b)絶縁層の成型
まず、ホットプレートでポリイミド樹脂からなる絶縁層3を加熱処理して乾燥させる。その後、所定の形状に加工した金型20を、絶縁層3の樹脂が硬化しない温度で加熱しながら絶縁層3に押し当てて成型することで、厚さ分布を制御した絶縁層3を形成する。金型20は、冷却した後に剥離除去した。
このようにして所定の形状に成型した後に、樹脂(絶縁層3)を加熱硬化させた。その後、UVレーザを用いて電極(図示せず)が露出するように穴あけ加工を行い、さらに酸素ガスによるプラズマ処理をすることでレーザ加工によって生じた樹脂残渣を除去した。
まず、ホットプレートでポリイミド樹脂からなる絶縁層3を加熱処理して乾燥させる。その後、所定の形状に加工した金型20を、絶縁層3の樹脂が硬化しない温度で加熱しながら絶縁層3に押し当てて成型することで、厚さ分布を制御した絶縁層3を形成する。金型20は、冷却した後に剥離除去した。
このようにして所定の形状に成型した後に、樹脂(絶縁層3)を加熱硬化させた。その後、UVレーザを用いて電極(図示せず)が露出するように穴あけ加工を行い、さらに酸素ガスによるプラズマ処理をすることでレーザ加工によって生じた樹脂残渣を除去した。
(c)再配線層とパッドの形成
絶縁層3の上面に、Cuからなる再配線層(図示せず)及びパッド6を形成する。再配線層及びパッド6の形成プロセスとしては、アディティブ法、セミアディティブ法、サブトラクティブ法などがあるが、配線幅あるいは配線間隔の最小値が1〜50μmの場合、セミアディティブ法がより好ましい。
絶縁層3の上面に、Cuからなる再配線層(図示せず)及びパッド6を形成する。再配線層及びパッド6の形成プロセスとしては、アディティブ法、セミアディティブ法、サブトラクティブ法などがあるが、配線幅あるいは配線間隔の最小値が1〜50μmの場合、セミアディティブ法がより好ましい。
まず、半導体ウエハ10の全面にTiWとCuの積層型薄膜をスパッタリングで形成する。TiWの代替として、TiやCrを用いることも可能である。次に、フィルム状のレジストフィルムをラミネートし、フォトリソグラフィにてパターニングを行った。次に、電解めっきを行い、レジストの開口部(積層型薄膜が露出した部分)にCuを析出させる。次に、レジストを剥離し、積層型薄膜をエッチング液で除去した。再配線層及びパッド6をなす部分は導電性が高く、イオンマイグレーションが起きにくい部材が好ましく、例えば、Cu、Ni、Ag、Sn、Pb、Au、はんだ等が好適である。
(d)封止樹脂層の形成
絶縁層3あるいは再配線層の上に、スピンコート法を用いて、感光性を有するポリイミド樹脂を塗布し、フォトリソグラフィにてパターニングをすることで封止樹脂層8を形成する。パターニングはパッド6が露呈されるように行う。
封止樹脂層8に用いる部材は、絶縁性が高く、吸湿性が小さく、耐環境性に優れた熱硬化性樹脂が好ましく、例えば、ポリイミド樹脂、フェノール樹脂、エポキシ樹脂、シリコーン樹脂、ポリベンゾオキサゾール樹脂、ベンゾシクロブテン樹脂などが好適である。
このとき、表面の凹凸に追従して均一に塗布できるような手法、例えば、スプレーコート法を用いることがより好ましい。
上述したような方法でパターン形成した後に、樹脂(封止樹脂層8)を硬化させる。
絶縁層3あるいは再配線層の上に、スピンコート法を用いて、感光性を有するポリイミド樹脂を塗布し、フォトリソグラフィにてパターニングをすることで封止樹脂層8を形成する。パターニングはパッド6が露呈されるように行う。
封止樹脂層8に用いる部材は、絶縁性が高く、吸湿性が小さく、耐環境性に優れた熱硬化性樹脂が好ましく、例えば、ポリイミド樹脂、フェノール樹脂、エポキシ樹脂、シリコーン樹脂、ポリベンゾオキサゾール樹脂、ベンゾシクロブテン樹脂などが好適である。
このとき、表面の凹凸に追従して均一に塗布できるような手法、例えば、スプレーコート法を用いることがより好ましい。
上述したような方法でパターン形成した後に、樹脂(封止樹脂層8)を硬化させる。
(e)バンプの形成
パッド6の上に、予め球状に成型されたボールを搭載しリフローすることによって、はんだバンプ7を形成する。はんだバンプ7に用いる部材は、電気抵抗が低く、パッド6との接合が容易で、機械的特性に優れたものが好ましく、例えば、Sn、Ag、Cu、Pb、Bi、Zn、Al、Au、In、Niのうち少なくとも2種類を含むはんだが好適である。
パッド6の上に、予め球状に成型されたボールを搭載しリフローすることによって、はんだバンプ7を形成する。はんだバンプ7に用いる部材は、電気抵抗が低く、パッド6との接合が容易で、機械的特性に優れたものが好ましく、例えば、Sn、Ag、Cu、Pb、Bi、Zn、Al、Au、In、Niのうち少なくとも2種類を含むはんだが好適である。
(f)切断(個片化)
半導体ウエハ10のICが形成されていない領域を高速回転するダイシングブレードで切断することで半導体装置1を作製した。
半導体ウエハ10のICが形成されていない領域を高速回転するダイシングブレードで切断することで半導体装置1を作製した。
(第1及び第2実施形態の半導体装置の製造方法−2)
上述した製造方法においては、絶縁層3を金型で成型した後に、熱硬化性樹脂を加熱硬化させることによって、絶縁層3を形成したが、熱硬化性樹脂の代替として、UV硬化型の樹脂を用いてもよい。UV硬化型樹脂を用いることによって、加工硬化の際に樹脂の流動性によってパターンが崩れることを防止することができ、絶縁層をより微細な形状に加工することができる。UV硬化型樹脂としては、エポキシアクリレート樹脂が好ましい。
上述した製造方法においては、絶縁層3を金型で成型した後に、熱硬化性樹脂を加熱硬化させることによって、絶縁層3を形成したが、熱硬化性樹脂の代替として、UV硬化型の樹脂を用いてもよい。UV硬化型樹脂を用いることによって、加工硬化の際に樹脂の流動性によってパターンが崩れることを防止することができ、絶縁層をより微細な形状に加工することができる。UV硬化型樹脂としては、エポキシアクリレート樹脂が好ましい。
UV硬化型樹脂を用いて絶縁層3を形成する際は、まず、UV硬化型樹脂をスクリーン印刷法によって半導体ウエハ10に塗布し、所定の形状に加工した金型20を押し当てた状態でUV光を照射して樹脂(絶縁層3)を硬化させる。UV硬化型樹脂を用いて絶縁層3を形成する場合は、UV光は金型20を介して照射されるため、金型20は石英、石英ガラス、ダイヤモンド等の透明材料によって形成されたものを使用する必要がある。また、金型20を剥離除去しやすくするため、金型20の表面にフッ素系の離型材をコーティングすることが好ましい。
このような方法を用いることによって、厚さ分布を制御した絶縁層3を形成することができる。金型20は、UV照射後に剥離除去する。
このような方法を用いることによって、厚さ分布を制御した絶縁層3を形成することができる。金型20は、UV照射後に剥離除去する。
UV硬化型樹脂としては、上述したエポキシアクリレート樹脂に限ることはなく、絶縁性が高く、高周波数帯域での信号伝搬特性に優れた樹脂であれば適宜採用することができる。例えば、ウレタンアクリレート樹脂、フェノールアクリレート樹脂、又はポリエステルアクリレート樹脂等が好適である。
また、UV照射は、UV硬化型樹脂の硬化の不十分な箇所がないよう、金型を除去した後に追加でUV照射することも好適であり、追加で加熱処理することも好適である。この場合においては、樹脂はほぼ硬化しているので、加熱処理をしてもパターン崩れはほとんど発生しない。
また、UV照射は、UV硬化型樹脂の硬化の不十分な箇所がないよう、金型を除去した後に追加でUV照射することも好適であり、追加で加熱処理することも好適である。この場合においては、樹脂はほぼ硬化しているので、加熱処理をしてもパターン崩れはほとんど発生しない。
上述したように、UV硬化型樹脂を用いることによって、加熱処理に伴うパターン崩れを回避することが可能になることから、半導体ウエハ10の電極が露出するような突起を設けた金型を使用することができる。この金型20を絶縁層3に押し当てる際は、該突起が電極3上に位置されるように精度良く位置合わせできなければならない。
このような金型20を用いることによって、UVレーザによる穴空け加工を行う必要がなくなるため、生産性やコストの点で有利となる。ただし、電極の表面には樹脂の残渣が若干あることからプラズマ処理を行うことが好ましい。
このような金型20を用いることによって、UVレーザによる穴空け加工を行う必要がなくなるため、生産性やコストの点で有利となる。ただし、電極の表面には樹脂の残渣が若干あることからプラズマ処理を行うことが好ましい。
(第1及び第2実施形態の半導体装置の製造方法−3)
また、熱硬化性樹脂の代替として、熱可塑性樹脂を用いてもよい。熱可塑性樹脂を用いることによって、熱硬化性樹脂を用いた場合の硬化時の体積収縮を回避し、寸法精度のよい制御を行うことができる。熱可塑性樹脂としては、フィルム状の液晶ポリマーが好ましい。
また、熱硬化性樹脂の代替として、熱可塑性樹脂を用いてもよい。熱可塑性樹脂を用いることによって、熱硬化性樹脂を用いた場合の硬化時の体積収縮を回避し、寸法精度のよい制御を行うことができる。熱可塑性樹脂としては、フィルム状の液晶ポリマーが好ましい。
熱可塑性樹脂を用いて絶縁層を形成する際は、まず、半導体ウエハ10上にフィルム状の液晶ポリマーをラミネートし、所定の形状に加工した金型を液晶ポリマーの融点付近で、かつ、分解温度未満の温度で加熱しながら押し当てて成型することで、厚さ分布を制御した絶縁層を形成することができる。金型は、冷却後に剥離除去する。
なお、液晶ポリマーは、分子配向が乱れると、熱膨張率やヤング率等の物性が変化してしまい、所定の性能が得られなくなってしまう。このため、加熱し過ぎることは好ましくなく、また、冷却速度も可能な限り速くすることが好ましい。なお、熱可塑性樹脂として、ポリアミド樹脂、ポリカーボネイト樹脂、熱可塑性ポリイミド等を採用することもできる。
なお、液晶ポリマーは、分子配向が乱れると、熱膨張率やヤング率等の物性が変化してしまい、所定の性能が得られなくなってしまう。このため、加熱し過ぎることは好ましくなく、また、冷却速度も可能な限り速くすることが好ましい。なお、熱可塑性樹脂として、ポリアミド樹脂、ポリカーボネイト樹脂、熱可塑性ポリイミド等を採用することもできる。
(第1及び第2実施形態の半導体装置の製造方法−4)
金型20の代替として、インクジェット法を用いてもよい。インクジェット法を用いることによって、品種毎に金型を作製する必要がなくなる。
インクジェット法は、マスクレスであるだけでなく、オンデマンドで材料を滴下するため、治具や材料のコストを削減することもできる。ただし、用いるインクは、スクリーン印刷やスピンコート等で用いるものよりも粘度を低くする必要があるため、溶媒の含有率が高くなってしまう。そのため、半導体基板2を加熱する、あるいは赤外線やレーザ光を照射するなどして溶媒を効率よく揮発させながら塗布することが必要である。インクジェット法で用いる材料は、上述した第1〜第3の製造方法で使用した材料のみならず、セラミックス等の無機系の絶縁材料も用いることができるなど、材料の選択性が広くなる。
金型20の代替として、インクジェット法を用いてもよい。インクジェット法を用いることによって、品種毎に金型を作製する必要がなくなる。
インクジェット法は、マスクレスであるだけでなく、オンデマンドで材料を滴下するため、治具や材料のコストを削減することもできる。ただし、用いるインクは、スクリーン印刷やスピンコート等で用いるものよりも粘度を低くする必要があるため、溶媒の含有率が高くなってしまう。そのため、半導体基板2を加熱する、あるいは赤外線やレーザ光を照射するなどして溶媒を効率よく揮発させながら塗布することが必要である。インクジェット法で用いる材料は、上述した第1〜第3の製造方法で使用した材料のみならず、セラミックス等の無機系の絶縁材料も用いることができるなど、材料の選択性が広くなる。
(第1及び第2実施形態の半導体装置の製造方法−5)
第1の製造方法においては、絶縁層3となる樹脂を塗布した後、金型を樹脂に対して押し当てて成型したが、以下に説明するマイクロモールディング法を用いて絶縁層3を形成してもよい。
まず、絶縁層3となる樹脂を塗布することなく、半導体ウエハ10に対して、所定の形状に加工した金型20を位置合わせし、所定の高さで固定する。固定に際しては、金型20と半導体ウエハ10との間の空間が、絶縁層3の形状と対応するように位置(高さ)を定める。次いで、周囲を減圧した後、絶縁層3となる液状の樹脂を金型20と半導体ウエハ10との隙間に流し込む。そして、周囲を大気圧に戻すことによって液状の樹脂を隙間の隅々に充填する。さらに、この状態で加熱処理を施し、樹脂を硬化させ、冷却した後に金型20を剥離除去する。
本製造方法は、金型20を加圧する必要がないため、位置合わせ精度に優れていることが特徴である。適用できる樹脂は、第1の製造方法と同様であるが、液状で粘度が低い樹脂が好ましい。
第1の製造方法においては、絶縁層3となる樹脂を塗布した後、金型を樹脂に対して押し当てて成型したが、以下に説明するマイクロモールディング法を用いて絶縁層3を形成してもよい。
まず、絶縁層3となる樹脂を塗布することなく、半導体ウエハ10に対して、所定の形状に加工した金型20を位置合わせし、所定の高さで固定する。固定に際しては、金型20と半導体ウエハ10との間の空間が、絶縁層3の形状と対応するように位置(高さ)を定める。次いで、周囲を減圧した後、絶縁層3となる液状の樹脂を金型20と半導体ウエハ10との隙間に流し込む。そして、周囲を大気圧に戻すことによって液状の樹脂を隙間の隅々に充填する。さらに、この状態で加熱処理を施し、樹脂を硬化させ、冷却した後に金型20を剥離除去する。
本製造方法は、金型20を加圧する必要がないため、位置合わせ精度に優れていることが特徴である。適用できる樹脂は、第1の製造方法と同様であるが、液状で粘度が低い樹脂が好ましい。
本発明は、例えば携帯電話やデジタルカメラ、ノートパソコン等、小型で高密度な電子部品を必要とする電子装置に適用することができる。
1…半導体装置、2…半導体基板、2a…一面、3…絶縁層、3a…開口部、3b…パッドと接する面、4…電極、5…再配線層、6…パッド、6a…一面、7…はんだバンプ。
Claims (11)
- 一面に複数の電極を配してなる半導体基板と、
前記半導体基板の一面を覆うように配され、かつ前記複数の電極が個別に露呈するように複数の開口部を有する絶縁層と、
前記絶縁層上に設けられ、前記開口部を通して一端部が前記電極と各々電気的に接続された再配線層と、
前記再配線層ごとに電気的に接続された複数のパッドと、
前記複数のパッドの一面に各々形成された複数のはんだバンプと、を備え、
前記パッドの一面が各々前記半導体基板の中央方向を向くように、前記絶縁層の前記パッドと接する面が個別の傾斜を有していることを特徴とする半導体装置。 - 一面に複数の電極を配してなる半導体基板と、
前記半導体基板の一面を覆うように配され、かつ前記複数の電極が個別に露呈するように複数の開口部を有する絶縁層と、
前記絶縁層上に設けられ、前記開口部を通して一端部が前記電極と各々電気的に接続された再配線層と、
前記再配線層ごとに電気的に接続された複数のパッドと、
前記複数のパッドの一面に各々形成された複数のはんだバンプと、を備え、
前記パッドの一面が各々前記半導体基板の外縁方向を向くように、前記絶縁層の前記パッドと接する面が個別の傾斜を有していることを特徴とする半導体装置。 - 前記絶縁層の前記パッドと接する面が全て同一の傾斜を有していることを特徴とする請求項1又は2に記載の半導体装置。
- 前記絶縁層の前記パッドと接する面の傾斜角は、複数のパッドのうち少なくとも前記半導体基板の外縁域に設けられたパッドに対して形成されていることを特徴とする請求項1又は2に記載の半導体装置。
- 一面に複数の電極を配してなる半導体基板の上に、前記複数の電極が個別に露呈するように複数の開口部を有する絶縁層を形成する工程と、
前記絶縁層の上に、前記開口部を通して一端部が前記電極と各々電気的に接続された再配線層を形成するとともに、該再配線層ごとに電気的に接続された複数のパッドを形成する工程と、
前記複数のパッドの一面上に複数のはんだバンプを形成する工程と、を備える半導体装置の製造方法において、
前記絶縁層を形成する工程は、
前記絶縁層の前記パッドと接する面ごとに所望の傾斜面を有するように、前記絶縁層を形成することを特徴とする半導体装置の製造方法。 - 前記所望の傾斜面が前記半導体基板の中央方向を向くように、前記絶縁層を形成することを特徴とする請求項5に記載の半導体装置の製造方法。
- 前記所望の傾斜面が前記半導体基板の外縁方向を向くように、前記絶縁層を形成することを特徴とする請求項5に記載の半導体装置の製造方法。
- 前記絶縁層は、前記半導体基板上に塗布された樹脂を金型を用いて成型することによって形成されることを特徴とする請求項5〜7のいずれか一項に記載の半導体装置の製造方法。
- 前記樹脂は、熱硬化性樹脂であることを特徴とする請求項8に記載の半導体装置の製造方法。
- 前記樹脂は、紫外線硬化性樹脂であることを特徴とする請求項8に記載の半導体装置の製造方法。
- 請求項1〜4のいずれか一項に記載の半導体装置を備えたことを特徴とする電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010254031A JP2012104752A (ja) | 2010-11-12 | 2010-11-12 | 半導体装置及びその製造方法並びに電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010254031A JP2012104752A (ja) | 2010-11-12 | 2010-11-12 | 半導体装置及びその製造方法並びに電子装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012104752A true JP2012104752A (ja) | 2012-05-31 |
Family
ID=46394782
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010254031A Pending JP2012104752A (ja) | 2010-11-12 | 2010-11-12 | 半導体装置及びその製造方法並びに電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012104752A (ja) |
-
2010
- 2010-11-12 JP JP2010254031A patent/JP2012104752A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7514786B2 (en) | Semiconductor chip electrical connection structure | |
US7382057B2 (en) | Surface structure of flip chip substrate | |
JP4729963B2 (ja) | 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法 | |
US8334174B2 (en) | Chip scale package and fabrication method thereof | |
KR20090018442A (ko) | 반도체 칩 패키지, 그 제조 방법 및 이를 포함하는 전자소자 | |
JP2006295127A (ja) | フリップチップパッケージ構造及びその製作方法 | |
US20060073638A1 (en) | Semiconductor electrical connection structure and method of fabricating the same | |
WO2012170639A1 (en) | Substrate and assembly thereof with dielectric removal for increased post height | |
US8766101B2 (en) | Wiring substrate, method for manufacturing wiring substrate, and semiconductor package including wiring substrate | |
WO2020090601A1 (ja) | 半導体パッケージ用配線基板及び半導体パッケージ用配線基板の製造方法 | |
JP4930204B2 (ja) | 半導体装置及びその製造方法 | |
CN101154638A (zh) | 半导体模块、便携式设备及半导体模块的制造方法 | |
US20120153507A1 (en) | Semiconductor device and method for manufacturing the same | |
CN112352305A (zh) | 芯片封装结构及芯片封装方法 | |
JP2012119387A (ja) | 半導体装置及びその製造方法並びに電子装置 | |
JP2020004926A (ja) | 配線基板及び配線基板の製造方法 | |
JP2008244180A (ja) | 実装構造体およびその製造方法 | |
JP7196936B2 (ja) | 半導体装置用配線基板の製造方法、及び半導体装置用配線基板 | |
JP2012104752A (ja) | 半導体装置及びその製造方法並びに電子装置 | |
JP2021097104A (ja) | 複合配線基板及び複合配線基板の製造方法 | |
JP4605176B2 (ja) | 半導体搭載基板及び半導体パッケージの製造方法並びに半導体パッケージ | |
JP2008147367A (ja) | 半導体装置及びその製造方法 | |
JP2020077696A (ja) | 配線基板、及びそれを用いた半導体装置 | |
KR101043471B1 (ko) | 반도체 패키지 및 이의 제조 방법 | |
US20240047408A1 (en) | Semiconductor package with a stacked film structure to reduce cracking and delamination and methods of making the same |