JP2013534366A - 電磁シールド及び放熱部を有する電子デバイス集合体の製造方法，並びに電磁シールド及び放熱部を有する電子デバイス - Google Patents

電磁シールド及び放熱部を有する電子デバイス集合体の製造方法，並びに電磁シールド及び放熱部を有する電子デバイス Download PDF

Info

Publication number
JP2013534366A
JP2013534366A JP2013522203A JP2013522203A JP2013534366A JP 2013534366 A JP2013534366 A JP 2013534366A JP 2013522203 A JP2013522203 A JP 2013522203A JP 2013522203 A JP2013522203 A JP 2013522203A JP 2013534366 A JP2013534366 A JP 2013534366A
Authority
JP
Japan
Prior art keywords
electronic device
substrate
protective layer
electromagnetic
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013522203A
Other languages
English (en)
Other versions
JP5636497B2 (ja
Inventor
ライトリンガー クラウス
ゼラー ゲルハルド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Electronics AG
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE201010033551 external-priority patent/DE102010033551A1/de
Priority claimed from DE102010048632A external-priority patent/DE102010048632A1/de
Application filed by Epcos AG filed Critical Epcos AG
Publication of JP2013534366A publication Critical patent/JP2013534366A/ja
Application granted granted Critical
Publication of JP5636497B2 publication Critical patent/JP5636497B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H05K9/003—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields made from non-conductive materials comprising an electro-conductive coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

電子デバイスは，基板（１２０）と，基板（１２０）に設けた少なくとも１個の電子部品（１７１〜１７３）と，少なくとも１個の電子部品（１７１〜１７３）を覆う封入部（１４０）とを備える。電磁保護層（１３０）により，基板（１２０）に対向する封入部（１４０）の表面（１４３）と，この表面（１４３）に対して直交する側面（１２１，１４１，１２２，１４２）とを被覆する。本発明においては，熱的及び／又は電気的な接続部（１３４，１６２〜１６６）により電磁保護層（１３０）を，電子デバイス（１１１，１１２）の封入部で包囲した領域（１６８）に対して熱的及び／又は電気的に接続する。電子デバイスの製造に際しては，電子デバイスをパネルから区分けし，その後に電磁保護層（１３０）を形成する。
【選択図】図８Ａ

Description

本発明は，電子デバイス集合体の製造方法，及び該方法により製造された電子デバイスに関するものである。本発明に係る電子デバイスは，電磁シールドのみならず，放熱部も有する電磁保護層を備える。
高周波回路においては，その動作時に多くの異なる周波数が発生する。これらの高周波信号や重畳波は，回路の金属構造部が妨害波に対してアンテナを構成する場合に放射されるものである。例えばモバイルフォンにおいては，モバイルフォンからの一定の出力の放射が不可避である。
更に回路は，入力信号や放射波に対して保護する必要がある。高周波シールドのためには，例えば回路を含むシステム全体を，完全にシールドした金属製ハウジングによってシールドする構成とする。コストを抑え，かつ回路及びシステムを小型化するため，システム全体の代わりに，回路又は電子デバイスを個別的にシールドすることもできる。
従来技術によれば，例えば電子デバイスにおける基板の上側に金属製ハウジングを配置する。その場合，基板上における金属製ハウジングの公差，肉厚及び必要な接触面積を考慮する必要があり，電子デバイス全体の大型化につながる。
ハウジングの配置においては，電磁波及び／又は入力信号や放射波の影響から回路全体を保護するだけでなく，回路における個別領域を互いに電磁シールドする必要がある。
更に，動作時に電子部品から発生する熱を電子部品から放熱する必要もある。
電磁シールドを行うため，従来技術では，基板と，基板上に配置された封入部と，封入部内に封入された電子部品とを含むパネルを，例えば完全に切断するのではなく，基板の導電層が露出するまで部分的に切り込む。次に，このように切り込まれたパネルに高周波シールドとしての金属層を形成する。その後にパネルを完全に切断し，個別的な電子デバイスに区分けする。この場合には，パネルの切断公差を考慮する必要があり，しかも個々の電子デバイスの端部に突起が残留し，これも大型化につながる。この種の方法は，例えば特許文献１（米国特許第７４５１５３９号明細書）に開示されている。
米国特許第７４５１５３９号明細書
上述した事情に鑑み，コンパクトな電子デバイスが実現できる電子デバイス集合体を製造する方法を提供するのが望ましい。また，電子デバイスにおける領域間で十分なシールド及び放熱を達成可能とするのが望ましい。
本発明の一実施形態において，電子デバイス集合体を製造する方法は，平坦な基板と，封入部と，フィルタ，トランジスタ，抵抗器，コンデンサ及び／又はインダクタ等の電子部品とを備えるパネルを準備するステップを含む。このパネルを，電子デバイスの集合体に区分けする。区分けを行った後，各電子デバイスに電磁保護層を形成することにより，区分けにより露出した基板の側面を被覆する。
パネルを電子部品集合体に区分けした後に電磁保護層を形成すれば，電子デバイスの小型化が可能となる。基板には，外部シールドハウジング用の接触面を設ける必要がなくなる。更に，パネルを切断により区分けする場合，二段階の区分けプロセスとは異なり，基板の端縁に突起が残留することがない。
電磁保護層は，例えばスパッタ蒸着法により形成するものである。一実施形態においては，電磁保護層における少なくとも１つの部分層を，スパッタ蒸着により電子デバイスに形成する。他の実施形態においては，電磁保護層を無電解プロセスで形成する。電磁保護層における少なくとも１つの部分層は，例えば無電解プロセスで形成する。一実施形態において，チタン及び／又は銅を含有する部分層をスパッタ蒸着により形成した後，その部分層上にニッケルを含有する部分層を無電解プロセスで形成する。
一実施形態において，電磁保護層は，電子デバイスの主延伸方向又は基板に対して直交する側面を完全に被覆するよう形成する。そのために，パネル及び基板を区分けした後に電磁保護層を形成する。従って各電子デバイスは，電磁保護層を形成する際に基板の部分領域を介して互いに接続するものでなく，その結果として基板の側面が電磁保護層の形成時に露出している。
一実施形態において，基板の下側に隣接する基板領域には，例えば下側からの切り込みにより切り欠き，特にアンダーカットを設ける。即ち，この実施形態では電磁保護層が，切り欠きを設けた領域又はスパッタ蒸着時に部分層が堆積しないアンダーカット領域を除き，電子デバイスの主延伸方向又は基板に対して直交する側面を完全に被覆するよう形成される。従って，ニッケル層は切り欠きに形成されない。
本発明の他の態様によれば，電子デバイス集合体を製造する方法は，平坦なパネルを準備するステップを含み，この場合のパネルは，基板と，基板に設けられた複数の電子部品とを備える。更にパネルは，基盤に設けられた複数の電子部品を覆う封入部を備える。
パネルは，電子デバイス集合体に区分けする。区分けを行った後，電子デバイス集合体に電磁保護層を形成し，区分けにより露出した基板の側面を被覆すると共に電磁保護層を，電子デバイスの封入部で包囲されている領域に対して熱的及び／又は電気的に接続する。
パネルを電子デバイス集合体に区分けした後に電磁保護層を形成すれば，電子デバイスの小型化が可能となるだけでなく，信頼性の高い電磁シールド及び放熱部が実現される。基板に外部シールドハウジング用の接触面を設ける必要はない。更に，パネルを切断により区分けする場合，二段階の区分けプロセスとは異なり，基板の端縁に突起が残留することがない。
一実施形態において，電磁保護層は，スパッタ蒸着法により形成する。電磁保護層は，電子デバイスの主延伸方向又は基板に対して直交する側面を完全に被覆するよう形成する。これは，パネル及び基板が区分けされた後に電磁保護層を形成することにより可能である。従って各電子デバイスは，電磁保護層を形成する際に基板の部分領域を介して互いに接続するものでなく，その結果として基板の側面が電磁保護層の形成時に露出している。
一実施形態においては，熱的及び／又は電気的接続のため，導電材料及び／又は熱伝導材料が配置される凹部を封入部に設けるものとする。他の実施形態においては接続素子が，電磁保護層の形成前に配置され，電磁保護層の形成後に電磁保護層に対して熱的及び／又は電気的に接続される。
本発明の一実施形態において，電子デバイスは，平坦な基板と，基板の主平面に配置されている封入部とを備える。電磁保護層は，基板に対向する封入部の表面と，該表面に直交する基板の側面を完全に被覆する構成とする。
このような電子デバイスは，コンパクトであり，高周波に対して良好なシールドを有するものである。
特に電磁保護層により，封入部の表面から該表面に対向する基板の下側に至るまで，封入部及び基板の側面を完全に被覆する。
本発明の他の態様によれば，電子デバイスは，基板と，基盤に設けられた少なくとも１個の電子部品を備える。基板の電子部品は，封入部により覆うものとする。また，電子デバイスは，基板に対向する封入部の表面と，該表面に直交する基板の側面とを被覆する電磁保護層を備える。更に，電子デバイスは，封入部で包囲されている領域に対して電磁保護層を熱的及び／電気的に接続するための熱的及び／又は電気的な接続部を備える。
電磁保護層は，特に封入部及び基板の側面を完全に被覆する構成とする。
熱的及び／又は電気的な接続部により，電子デバイスの個別領域における電磁シールドが可能である。特に，フィルタ，トランジスタ，抵抗器，コンデンサ及び／又はインダクタ等を含む電子部品は，封入部で包囲されている領域に対して電磁保護層を接続するための電気的な接続部により，電磁シールドされる。その際に，電気接続部は電磁保護層を介してグラウンドに短絡させる。
封入部で包囲されている領域に電磁保護層を接続するための熱的及び／又は電気的な接続部は，例えば電子部品の動作時に生じる熱を，電磁保護層を介して放熱する。これにより，電子デバイスの動作信頼性を向上することが可能である。
一実施形態において，熱的及び／又は電気的な接続部は，封入部により包囲される領域内に延在する電磁保護層の一部として構成されている。他の実施形態において，接続部は，電磁保護層及び封入部により包囲される領域に対して熱的及び／電気的に接続される個別的な接続素子を含む。
一実施形態においては，熱的な接続部が電磁保護層の一部として構成され，この場合に電磁保護層は電子部品に直接接続されている。他の実施形態においては，電子部品が接続素子を介して電磁保護層と熱的に接続され，この場合に接続素子は電子部品に直接接続されている。
本発明の他の態様によれば，電子デバイスは，基板と，基盤に設けられた少なくとも１個の電子部品とを備える。基板の電子部品は，封入部により覆うものとする。また，電子デバイスは，基板に対向する封入部の表面及び該表面に直交する基板の側面を，封入部の表面から，該表面に対向する基板の下側まで完全に被覆する電磁保護層を備える。更に電子デバイスは，電磁保護層を封入部で包囲されている領域に対して熱的及び／電気的に接続する熱的及び／又は電気的な接続部を備える。
以下，図１〜図１４を参照しつつ本発明の更なる利点，特徴及び実施形態を詳述する。
図１は，一実施形態に係る電子デバイスの略図である。 図２は，一実施形態に係るパネルの略図である。 図３は，一実施形態に係る区分け後のパネルの略図である。 図４は，図１に示す電子デバイスの一部拡大図である。 図５は，一実施形態に係る電子デバイスの略図である。 図６は，一実施形態に係る電子デバイス集合体の製造方法を示すフローチャートである。 図７は，一実施形態に係る電子デバイス集合体の製造方法を示すフローチャートである。 図８Ａ〜８Ｃは，異なる実施形態に係る電子デバイスの略図である。 図９Ａ及び９Ｂは，一実施形態に係る電子デバイスの略図である。 図１０Ａ及び１０Ｂは，一実施形態に係る電子デバイスの略図である。 図１１は，一実施形態に係る電子デバイスの略図である。 図１２は，一実施形態に係る電子デバイスの略図である。 図１３Ａ及び１３Ｂは，一実施形態に係る電子デバイスの略図である。 図１４Ａ及び１４Ｂは，一実施形態に係る電子デバイスの略図である。
図面において，同一の参照符号は同等の作用を有する要素を表している。図示の各要素及び寸法比は，基本的に等尺ではない。むしろ各要素，例えば層や領域は，表示及び／又は理解を容易にするため，厚さ又は大きさを誇張して示されている。
図１は，電子デバイス１１１を示す略図である。電子デバイス１１１は，基板１２０と，封入部１４０とを備える。電磁保護層１３０は，基板１２０及び封入部１４０を包囲している。
基板１２０は，機械的に固定可能かつ電気接続可能に構成され，例えばセラミック基板とする。他の実施形態において，基板１２０は積層体とする。Ｙ‐Ｚ方向に延伸する平坦な基板１２０は，主表面１２３と，主表面１２３に対向して延在する下側１２４とを有する。基板１２０は，これらの面１２３，１２４に直交する側面１２１及び該側面１２１に対向する側面１２２を更に有する。
電子デバイスは三次元構造を有し，図示の側面に対して直交する２つの更なる側面（図示せず）を備える。なお，図示の側面に関する説明は，図示されていない側面にも当てはまる。
基板は接点１５２，１５３を有し，これら接点１５２，１５３は主延伸方向に向けられている。更に，基板は接点（ビア）１５４，１５５を有し，これら接点１５４，１５５は，主延伸方向と直交する方向に向けられている。接点１５２〜１５５は導電性を有する。電子デバイス１１１の接点数は，図示の接点数よりも少なくてもよく，他の実施形態として，より多くすることも可能である。
接点１５４は，基板１２０の下側１２４において接点面１５１に電気接続されている。同様に，接点１５５は他の接点面に電気接続されている。電子デバイス１１１は，接点面１５１を介して外部から接触可能である。
封入部１４０は，Ｘ方向に基板１２０の主平面１２３上に配置され，基板１２０に対向する表面１４３を有する。封入部１４０は，表面１４３に直交する側面１４１，１４２を有する。側面１４１は基板１２０の側面１２１に接続し，封入部の側面１４２は基板１２０の側面１２２に接続している。
電磁保護層１３０は，表面１４３及び側面１４１，１４２を完全に被覆すると共に，基板１２０の側面１２１，１２２をも完全に被覆している。即ち，電磁保護層１３０は，Ｘ方向に基板１２０の下側１２４から封入部１４０の表面に至るまで，電子デバイス１１１の側面１２１，１４１，１２２，１４２を完全に被覆するものである。電磁保護層は，接点１５２，１５３に電気接続することにより，例えば動作時にアース可能とする。電磁保護層は，接点１５２，１５３を介して接点１５４，１５５に電気接続されているため，接点１５２〜１５５を介して接点１５１に電気接続されている。
電磁保護層１３０は，電子デバイス１１１を，その動作時に発生し，又は入力される高周波信号の影響から保護するものである。一実施形態において，電磁保護層１３０は８μｍ未満の層厚，例えば６μｍ未満の層厚，特に４μｍ±５％の層厚とする。これにより，電子デバイスに要求される電磁保護層のスペースは僅かであり，従ってコンパクトな電子デバイスが実現可能となる。
電磁保護層１３０は，図４に関連して後述するように，例えばチタン，銅及びニッケルで構成する部分層を含んでいる。
電磁保護層１３０の未形成状態の電子デバイス１１１は，図２に平面図で示すようなパネル１００から区分けされるものである。
図２は，パネル１００の略図を示し，このパネル１００から複数の電子デバイス１１１が区分けされる。パネル１００は，基板１２０と，基板１２０上に配置されている電子部品１７１〜１７３と，これら電子部品１７１〜１７３上に配置されている封入部１４０とを備える。区分け前のパネル１００は，電子デバイス１１１よりも大きな面積を有する。パネル１００は，一実施形態において，電子デバイス１１１の全要素（ただし電磁保護層１３０を除く）を備える。
図３は，図２のパネル１００を電子デバイス１１１，１１２の集合体１１０に区分けした状態を示す略図である。
パネル１００の区分けにおいては，例えばソー・ブレードを使用して，パネル１００をライン１０１，１０２に沿って切断するものである。他の実施形態において，パネル１００は，ライン１０１，１０２に沿って切り込みを設けた後に折るものとする。パネル及び特に基板は，ライン１０１，１０２（Ｙ方向，Ｚ方向）に沿ってＸ方向に完全に切断されるため，例えば図１又は図５及び図８〜図１４に示すように，複数の電子デバイスが得られる。これら電子デバイスには，区分け後に電磁保護層１３０を施す。パネルを複数の電子デバイスに区分けした後，保護層１３０は，特に側面１２１，１４１又は１２２，１４２が完全に被覆されるよう形成するものである。更に，区分け後における保護層１３０は，電子デバイス１１１の一領域１６８（図８〜図１４を参照）に対して熱的及び／又は電気的に接続されるよう形成する。
図４は，図１の電子デバイスにおける一部１６０を示す略図である。
封入部１４０の表面１４３及び側面１４１上には，保護層１３０が配置されている。封入部１４０においては，電磁保護層１３０の第１部分層１３１が形成されている。この第１部分層１３１は，特にチタンを含有する。第１部分層１３１は，例えばスパッタ蒸着により形成される。第２部分層１３２は，封入部１４０に対向する側の第１部分層１３１に形成されている。第２部分層１３２は，特に銅を含有する。一実施形態において，第２部分層１３２は，やはりスパッタ蒸着により形成される。第３部分層１３３は，第１部分層１３１に対向する側の第２部分層１３２に形成されている。第３部分層１３３は，特にニッケルを含有する。
一実施形態において，部分層１３１は０．０５μｍ〜０．２μｍの層厚とし，部分層１３２は０．１５μｍ〜０．６μｍの層厚とし，部分層１３３は１．７５μｍ〜７μｍとする。一実施形態において，部分層１３１は０．１μｍの層厚とし，部分層１３２は０．３μｍとし，部分層１３３は３．５μｍの層厚とする。良好な電磁シールドを実現するため，電磁保護層１３０全体の層厚は２．５μｍ以上とする。
第３部分層１３３は，例えば無電解で形成される。特に第１部分層１３１及び／又は第２部分層１３２は，ニッケル層を無電解で形成するためのシード層として機能する。これにより，電磁保護層１３０における均一な層厚が得られると共に，特に，例えば側面１４１及び表面１４３が接続するコーナーにおいて，封入部１４０上における電磁保護層の良好な接着性が実現される。
図５は，図１に関連して説明したような電子デバイス１１１の他の実施形態を示す。図５に係る実施形態の電子デバイスは，図１に係る実施形態にほぼ対応している。図１に係る実施形態との相違点は，図５の電子デバイス１１１が切り欠き１２５，特にアンダーカットを備えることである。
切り欠き１２５は，基板１２０における側面１２１又は１２２の下側１２５に設けられている。切り欠きは，電子デバイスの外部から基板１２０に設けるものである。基板は，側面１２１又は１２２において，下側１２４に接続する領域１２６でＸ方向に切除されている。図５の実施形態に係る電子デバイスは，領域１２６において電磁保護層１３０を備えない構成とする。図５の実施形態において，電磁保護層１３０は封入部１４０の側面１４１，１４２を被覆すると共に，逆Ｘ方向において基板１２０をその主平面１２３から領域１２６又は切り欠き１２５まで被覆している。
切り欠き１２５は，パネル１００から電子デバイスを区分けする際に基板１２０に設けるものであり，例えばソー・ブレードにより，基板１２０を下側１２４から切り込む。領域１２６において，基板への切り込みを広げることにより，切り欠き１２５が形成される。基板の他の領域においては，切り欠き１２５におけるよりも幅狭の切り込みを行うものとする。
図６は，一実施形態に係る電子デバイス１１１，１１２の集合体１１０の製造方法を示すフローチャートである。
ステップ２０１では，平坦なパネル１００を準備する。
ステップ２０２では，例えばソーイングによる切断又は切り込み後に折ることにより，パネル１００を電子デバイス１１１，１１２の集合体１１０に区分けする。
ステップ２０２の区分け後におけるステップ２０３では，電磁保護層１３０を電子デバイス１１１，１１２の集合体１１０における各電子デバイス１１１，１１２に形成する。
電磁保護層１３０をステップ２０２の区分け後におけるステップ２０３で形成することにより，単一の区分けステップだけで十分である。これにより，基板に第２又は第３の区分けステップ用の付加的な面を考慮する必要がなくなる。従って本発明に係る方法により，小寸法の電子デバイスが製造可能とされている。更に，各電子デバイスの上側に金属製の保護ハウジングを固定できる付加的な接触面積が不要となる。この点も，本発明に係る電子デバイスを小型に製造できることにつながるものである。
更に，本発明に係る方法のステップ２０３は，既存の製造工程に比較的容易に組み入れることができる。なぜならステップ２０３は，電子デバイスを完全に区分けした後に実施するからである。これにより，特に基板に付加的な面を設けることなく，電子デバイス用の既存仕様を維持することも可能である。
図７は，他の実施形態に係る電子デバイス１１１，１１２の集合体１１０の製造方法を示すフローチャートである。
ステップ３０１では，準備した平坦な基板１２０を封入部１４０で覆う。
その後のステップ３０２では，パネル１００をレーザマーキングする。電磁保護層１３０の形成前に，ステップ３０１で封入部を設け，その後のステップ３０２でレーザマーキングを行うことにより，レーザによる電磁保護層の損傷を回避することが可能となる。
図６のステップ２０２に対応するステップ３０３では，平坦な基板１２０及びメタデバイス１００を，電子デバイス１１１，１１２の集合体１１０に区分けする。
その後のステップ３０４では，電子デバイスの表面１４３及び側面１２１，１４１，１２２，１４２（図１参照）をプラズマ法により洗浄及び／又は活性化させ，これにより後続のステップで形成する電磁保護層を可及的良好に接着可能とする。他の実施形態において，表面１４３及び側面１２１，１４１，１２２，１４２（図１参照）は異なる方法，例えば化学的方法により洗浄及び／又は活性化させる。更にステップ３０４では，部分層１３１，１３２をスパッタ蒸着により形成する。
ステップ３０５では，部分層１３２及び／又は部分層１３１におけるパラジウム活性化処理を行う。
その後のステップ３０６では，部分層１３３を形成する。即ち，ステップ３０３における完全な区分け後，後続のステップ３０４〜３０６において電磁保護層１３０を形成する。
ステップ３０７では，電子デバイス集合体１１０の洗浄及び乾燥を行う。
その後のステップ３０８では，電子デバイス１１１，１１２の機能性試験を行う。
図５に係る実施形態の電子デバイスの製造にあたっては，電磁保護層を形成する前のステップ３０２における区分けにおいて，切り欠き１２５を基板に設ける。その後のステップ３０４におけるスパッタ蒸着による部分層１３１，１３２の形成において，これら部分層１３１，１３２は側面１３１，１３２の領域１２６までしか形成しないため，領域１２６又は切り欠き１２５に部分層１３１，１３２が設けられることはない。特にスパッタ蒸着後の切り欠き１２５には，チタン及び／又は銅が堆積しない構成とする。同様に，後続のステップ３０６におけるニッケル層１３３の無電解蒸着においても，ニッケル層１３３が領域１２６又は切り欠き１２５に堆積することはない。なぜならこの場合，堆積に必要なシード層が形成されていないからである。
このような製造方法により，電磁保護層１３０の形成時に，電子デバイスが配置される基台への付加的な電磁保護層１３０の堆積が防止される。この場合の基台は，電磁保護層の形成後及び電子デバイスの試験前に除去しておくものである。基板の下側１２４に隣接する領域１２６又は切り欠き１２５に電磁保護層が形成されないことにより，基台からの電子デバイスの取り外しが容易になる。特にこの場合，基台の一部が電磁保護層１３０によって電子デバイスに付着することが可及的に防止される。
このようにして，高周波に対して良好なシールドを有するコンパクトな電子デバイスの製造方法が実現される。
図８Ａは，他の実施形態に係る電子デバイス１１１を略図で示している。電子デバイス１１１は，基板１２０と，該基板１２０の主平面１２３上に配置されている封入部１４０とを備える。電磁保護層１３０は，基板１２０及び封入部１４０を包囲している。
基板１２０は，機械的に固定可能で電気的に接続可能とされている。基板１２０は，例えばセラミック基板とする。他の実施形態において，基板１２０は積層体とする。Ｙ‐Ｚ方向に延伸する平坦な基板１２０は，図８ＡのＹ‐Ｚ方向に延在する主表面１２３を備える。基板１２０は，主表面１２３に直交すると共に互いに対向する側面１２１，１２２を備える。
電子デバイスは三次元構造を有し，図示の側面に対して直交する２つの更なる側面（図示せず）を備える。なお，図示の側面に関する説明は，図示しない側面にも当てはまる。
主平面１２３には，電子部品１７１〜１７３が配置されている。これら電子部品，例えばフィルタ，トランジスタ，抵抗器，コンデンサ及び／又はインダクタは基板１２０に支持され，基板の配線及び接点を介して電気的に制御可能である。
電子部品１７１〜１７３は，基板１２０の主平面１２３に配置されている封入部１４０により包囲される構成とする。封入部１４０は，基板に対向する表面１４３及び該表面１４３に直交する側面１４１，１４２を有する。封入部の側面１４１は，基板１２０の側面１２１に接続し，封入部の側面１４２は，基板１２０の側面１２２に接続している。
電磁保護層１３０は，表面１４３及び封入部１４０の側面１４１，１４２だけでなく，基板１２０の側面１２１，１２２をも完全に被覆している。他の実施形態において，基板１２０は，封入部１４０に対向する側の側面１２１又は１２２に切り欠き，特にアンダーカットを有し，この切り欠き又はアンダーカットは，電子デバイスの外部から設けるものである。これらアンダーカットには電磁保護層を設ける必要がないため，パネルを電子部品集合体１１０に区分けするのが容易になる。
電磁保護層１３０は，電子デバイス１１１，特に電子部品１７１〜１７３の動作時に生じ，又は入力される高周波信号の影響から保護するものである。一実施形態において，電磁保護層１３０は，例えばチタン，銅又はニッケルで構成する部分層１３１〜１３３を含む。
電子部品１７１〜１７３を電磁高周波に対して互いにシールドするため，封入部で包囲された領域１６８に対して電磁保護層１３０が接続している。領域１６８には，特に電子部品１７１〜１７３が配置されている。一実施形態において，領域１６８は，基板１２０の少なくとも一領域に及ぶものである。この領域１６８は，特に封入部の表面１４３から離間する構成とすることができ，他の実施形態においては，側面１２１，１４１，１２２，１４２から離間する構成とする。
電子部品１７１は，電子部品１７２に対して電気的又は電磁的にシールドされている。電子部品１７１，１７２の間の封入部１４０に凹部が設けられているからである。この凹部は，表面１４３から基板１２０方向に延在し，領域１６８内に達している。実施形態によって，凹部は基板１２０まで達しない構成とされている。電磁保護層１３０の形成においては，保護層１３０の材料が凹部１６１を包囲する封入部の側壁に堆積する。その結果，電磁保護層１３０の一部分１３４は，封入部が包囲する領域１６８まで達するものである。この一部分１３４が電磁保護層１３０に電気接続していると共に，電磁保護層１３０がグラウンドに電気接続しているため，電子部品１７１，１７２は，電磁保護層１３０の一部分１３４で被覆した凹部１６１によって互いにシールドされている。凹部１６１は，例えばソーイングによる封入部１４０への切り込み又は穿孔により設ける。他の実施形態において，凹部は封入部へのエッチング加工により設ける。
電子部品１７２，１７３は，電子部品１７１，１７２同様，互いにシールドされている。電子部品１７１，１７２におけるシールドとは異なり，電子部品１７２，１７３の間に設けられている凹部に導電材料を，好適には完全に充填しておく。この導電材料１６２は，電磁保護層１３０が形成される前に凹部に充填する。従って電磁保護層１３０は，導電材料１６２を表面１４３において被覆すると共に，導電材料１６２に電気接続されている。
更に，電子部品１７１，１７２の間のシールドとは異なり，電子部品１７２，１７３の間で基板１２０の表面１２３上に導電材料１６３が設けられ，導電材料１６２が凹部に設けられた後に互いに電気接続される構成とする。電子部品１７２，１７３の間の凹部は，封入部の表面１２３から伝導材料１６３まで達している。
他の実施形態において，電子部品１７２，１７３の間の伝導材料１６３は設けないものとする。これは，電子部品１７１，１７２の間のシールドと同様である。更に他の実施形態において，伝導材料１６３は電子部品１７１，１７２の間に配置され，これにより電磁保護層１３０の一部分１３４が導電材料に接続している。
他の実施形態において，凹部１６１は，表面１４３から封入部１４０を貫通して基板１２０内まで達している。この場合，基板内において，凹部１６１に配置されている導電材料１６２が特に接点１５２に電気接続されている。
図８Ｂは，一実施形態に係る図８Ａの電子デバイスを平面図で示している。この場合に凹部１６１は，図８Ｂに示す実施形態において，ソーイングによる封入部への切り込みにより又は封入部及び基板の一部への切り込みにより設けられている。従って，図８Ｂに係る実施形態においては４つの領域が形成され，これら４つの領域は電磁波に対して互いにシールドされている。電子部品１７１はこれら領域の１つに配置され，電子部品１７２は例えばこれら領域のうち他の領域に配置されている。凹部１６１は，電子部品１７１及び電子部品１７２の間を延在しているため，これら電子部品１７１，１７２は，凹部１６１に導電性を持たせ又は導電材料を充填すると共に，アース用に電磁保護層１３０に接続した後，互いに電磁シールドされる。
図８Ｃは，図８Ａの電子デバイスの他の実施形態を示す平面図である。この実施形態において，凹部１６１は，封入部への穿孔により又は封入部及び基板の一部への穿孔により設けられるものである。この場合も，互いにシールドされている電子部品の個別領域が形成されている。凹部をソーイングによる切り込みにより設ける場合に比べ，凹部を穿孔により設ける場合，領域をより柔軟に形成することができる。
図９Ａは，電子デバイス１１１を，領域１６８及び電磁保護層１３０の間の電気接続に関して他の実施形態で示している。図８Ａ〜図８Ｃに示す実施形態とは異なり，この場合の接続は凹部ではなくボンドワイヤ１６４で実現されている。このボンドワイヤ１６４は，基板上においてグリッド状に形成し，高周波が透過不能になるよう設けられている。ボンドワイヤは，側面１４２又は１４３において電磁保護層１３０に接続している。
図９Ｂは，図９Ａの電子デバイスを平面図で示している。ボンドワイヤ１６４により，電子部品１７１，１７２が配置されている電子デバイスの領域が互いに電磁シールドされる。
図１０Ａは，電子デバイス１１１における他の実施形態を示している。上述した図８及び図９の実施形態とは異なり，この場合の電子部品１７１，１７２のシールドは，金属プレート１６５により実現するものである。これら金属プレート１６５は，導電材料１６３を介して基板１２０に接続すると共に，領域１６８に配置されている。一実施形態において，金属プレートは，基板１２０から電磁保護層１３０まで達しており，電磁保護層１３０に直接電気接続している。他の実施形態において，金属プレート１６５は基板から封入部１４０内まで達し，電磁保護層１３０に直接接続せずに基板１２０内に配置されている接点を介して電磁保護層１３０に接続している。
図１０Ｂは，図１０Ａの電子デバイス１１１を平面図で示している。金属プレート１６５により，電子デバイスにおける各領域が高周波に対して互いにシールドされている。これら領域に電子部品１７１，１７２を配置しているため，電子部品１７１，１７２が互いに対してシールドされている。
電子部品におけるシールドは，電子部品１７１〜１７３に基づいて例示的にのみ記載するものである。他の電子部品の任意の組み合わせも可能であり，特に，２個又は３個以上，例えば４個以上の電子部品を基板に配置可能であることは言うまでもない。更に，図８Ａ〜８Ｃ，図９Ａ，９Ｂ，図１０Ａ及び１０Ｂに係るシールドの異なる実施形態を１個のデバイス１１１に組み合わせることも可能である。
図１１は，電子デバイス１１１に係る他の実施形態を示している。この場合，電子部品１７１は電磁保護層１３０に熱的に接続しているため，動作時に生じる電子部品１７１の熱が電磁保護層１３０を介して放熱される。これに加え，一実施形態によれば，凹部１６１は，電子部品１７１への電磁保護層１３０の形成前に，電子部品１７１の少なくとも一部が露出するよう設けられている。従って電磁保護層１３０の形成において，電磁保護層の一部１３４は凹部及び特に電子部品１７１上に配置されるため，領域１６８に配置されている電子部品１７１は，電磁保護層１３０の一部１３４を介して電磁保護層１３０の残部と熱的に接続される。
他の実施形態において，凹部１６１には，図８Ａに関連して既に説明したように，特に熱伝導性を有する材料１６３を充填する。この場合に材料１６３は，電子部品１７１及び電磁保護層１３０に直接接触している。動作時に生じる電子部品１７１の熱は，熱伝導材料１６３を介して電磁保護層１３０まで伝導させた後に更に放熱することができる。
図１２は，電子デバイス１１１の他の実施形態を示している。この場合に電子部品１７１は，基板１２０の端縁に配置され，側面１２１又は１４１において電磁保護層１３０に直接接触する。動作時に領域１６８で生じる熱は，電子部品１７１を介して電磁保護層１３０に放熱される。
図１３Ａは，電子デバイス１１１の他の実施形態を示している。図１３Ａの実施形態によれば，電子部品１７１は表面１４３の電磁保護層１３０に接続されているため，動作時に領域１６８で生じる熱は電子部品１７１を介して電磁保護層１３０に放熱される。電子部品１７１の側面は，側面１４１，１４２に平行に延在し，かつ封入部１４０に包囲されている。封入部及び電子部品１７１は，基板上で表面１４３まで同一の高さを有するため，電磁保護層１３０は，封入部及び電子部品１７１のいずれをも被覆している。
図１３Ａの右側部分に示すように，図示の実施形態においてワイヤーボンディングで接触可能とした電子部品１７１は，基板１２０の表面１２３におけるメタライズ層１６６を介して電磁保護層１３０に接続される。動作時に電子部品１７１に生じる熱は，メタライズ層１６６を介して領域１６８から放熱される。
図１３Ｂは，図１３Ａに示す電子デバイスの右側部分を示す平面図である。この電子部品１７１は，電磁保護層１３０に接続しているメタライズ層１６６上に配置されているため，電子部品１７１の熱はメタライズ層１６６を介して電磁保護層１３０に放熱可能である。
図１４Ａは，他の実施形態を示している。この実施形態において，電子部品１７１は，フリップチップデバイス又は表面実装デバイス（ＳＭＤ）又はＢＧＡデバイス（Ball Grid Array）として構成する。電子部品１７１の熱は，特に伝導路として形成したメタライズ層１６６及び電子部品１７１の間の接続により，動作時に領域１６８から電磁保護層１３０に伝導される。一実施形態において，メタライズ層又は伝導路１６６は，表面１２３よりも下層において延在している。
図１４Ｂは，図１４Ａの電子デバイスを平面図で示している。電子部品１７１はメタライズ層１６６に接続し，メタライズ層１６６は電磁保護層１３０に接続している。
パネルの区分け後に電磁保護層を形成することにより，単一の区分けステップのみが必要である。従って基板上において，第２又は第３の区分けステップ用に，例えばライン１０１に沿う付加的な面を考慮する必要もなくなる。その結果，本発明に係る方法により，小寸法の電子デバイスの製造が可能となる。更に，各電子デバイスの上側に金属製の保護ハウジングを固定できる付加的な接触面が不要となる。この点も，本発明に係る電子デバイスを小寸法で製造できることにつながるものである。
電磁保護層が電子デバイスにおける製造工程の最後に形成されることにより，電磁保護層１３０の形成を既存の製造工程に比較的容易に組み入れることができる。なぜなら電磁保護層の形成は，電子デバイスを完全に区分けした後に行うものだからである。これにより，特に基板の領域１６８に電磁シールド用の付加的な面又は領域１６８からの放熱用の付加的な面を設けることなく，電子デバイス用の既存仕様を維持することも可能である。これにより，コンパクトかつ信頼性を有する電子デバイスを実現することができる。
上述した，電子部品を互いにシールドするための全ての実施形態，及び領域１６８から放熱するための全ての実施形態は，任意の組み合わせで電子デバイス１１１に適用できるものとする。電子部品１７１，１７２は，図１０Ａ及び図１０Ｂとの関連において説明したように，例えば金属プレート１６５により互いにシールドされる。更に，電子部品１７１，１７２は，図１１との関連において説明したように，放熱のために伝導材料１６３を介して電磁保護層１３０に熱的に接続される。これら実現可能な全ての組み合わせに共通することは，電磁保護層１３０が，電子デバイスをパネルから完全に個別した後に形成される点にある。

Claims (29)

  1. 電子デバイス（１１１，１１２）の集合体（１１０）を製造する方法であって，
    ・基板（１２０）を備える平坦なパネル（１００）を準備するステップと，
    ・該パネル（１００）を電子デバイス（１１１，１１２）の集合体（１１０）に区分けするステップと，
    ・該区分けの後，電子デバイス（１１１，１１２）の集合体（１１０）における各電子デバイス（１１１，１１２）に電磁保護層（１３０）を形成することにより，区分けに際して露出した基板（１２０）の側面（１２１，１２２）を被覆するステップと，
    を含む方法。
  2. 請求項１に記載の方法であって，前記電磁保護層（１３０）の形成ステップは，チタン（１３１）を含有する部分層（１３１）及び／又は銅を含有する部分層（１３２）のスパッタ蒸着を含む方法。
  3. 請求項１又は２に記載の方法であって，前記電磁保護層（１３０）の形成ステップは，ニッケルを含有する部分層（１３３）を無電解で形成することを含む方法。
  4. 請求項１〜３の何れか一項に記載の方法であって，前記パネル（１００）を区分け前にレーザマーキングするステップを含む方法。
  5. 請求項１〜４の何れか一項に記載の方法であって，前記電磁保護層（１３０）の形成前に，電子デバイス（１１１，１１２）の集合体（１１０）をプラズマ洗浄するステップを含む方法。
  6. 請求項１〜５の何れか一項に記載の方法であって，前記電磁保護層（１３０）を電子デバイス（１１１，１１２）に形成するステップにおいて，該電磁保護層（１３０）により，少なくとも，基板（１２０）と対向する電子デバイス（１１１，１１２）の表面（１４３）を完全に被覆する方法。
  7. 請求項６に記載の方法であって，前記電磁保護層（１３０）を電子デバイス（１１１，１１２）に形成するステップにおいて，該電磁保護層（１３０）により，少なくとも，前記表面（１４３）に直交する電子デバイス（１１１，１１２）の側面（１２１，１４１，１２２，１４２）を完全に被覆する方法。
  8. 請求項６に記載の方法において，前記電磁保護層（１３０）を電子デバイス（１１１，１１２）に形成する際に，該電磁保護層（１３０）により，少なくとも前記表面（１４３）に直交する電子デバイス（１１１，１１２）の側面（１２１，１４１，１２２，１４２）を被覆し，前記基板（１２０）の前記側面（１２１，１２２）において，前記表面（１４３）に対向する下側（１２４）に隣接する領域（１２６）には前記電磁保護層（１３０）を形成しない方法。
  9. 請求項８に記載の方法であって，前記電磁保護層（１３０）の形成前に基板（１２０）の前記領域（１２６）に少なくとも１つの切り欠き（１２５）を設けるステップを含む方法。
  10. 電子デバイス（１１１，１１２）の集合体（１１０）を製造する方法であって，
    ・平坦なパネル（１００）を準備するステップを含み，該パネル（１００）は，
    - 基板（１２０）と，
    - 前記基板に設けられた少なくとも１個の電子部品（１７１〜１７３）と，
    - 少なくとも１個の電子部品（１７１〜１７３）を覆う封入部（１４０）と，
    を備えるものとし，更に前記方法は，
    ・前記パネル（１００）を電子デバイス（１１１，１１２）の集合体（１１０）に区分けするステップと，
    ・区分けした後，電子デバイス（１１１，１１２）の集合体（１１０）における各電子デバイス（１１１，１１２）に電磁保護層（１３０）を形成して，区分けにより露出した前記基板（１２０）の側面（１２１，１２２）を被覆すると共に，該電磁保護層（１３０）を電子デバイス（１１１，１１２）における前記封入部（１４０）に包囲されている領域（１６８）に対して熱的及び／又は電気的に接続するステップと，
    を含む方法。
  11. 請求項１０に記載の方法であって，
    ・前記封入部に凹部（１６１）を設けるステップと，
    ・該凹部（１６１）を熱伝導材料及び／又は導電材料で少なくとも部分的に充填することにより，前記封入部で包囲されている前記領域（１６８）を，充填した前記凹部（１６１）を介して，電磁保護層（１３０）の形成後に該電磁保護層（１３０）に接続するステップと，
    を含む方法。
  12. 請求項１１に記載の方法であって，前記凹部（１６１）を設けるステップは，前記封入部（１４０）へのソーイング又は穿孔を含む方法。
  13. 請求項１０〜１２の何れか一項に記載の方法であって，前記電磁保護層（１３０）の形成前に接続素子（１６２〜１６６）を配置することにより，該接続素子（１６２〜１６６）を，前記封入部で包囲されている前記領域（１６８）に接続するステップを含む方法。
  14. 請求項１３に記載の方法であって，前記接続素子（１６２〜１６６）を，電磁保護層（１３０）の形成後に，該電磁保護層（１３０）と熱的及び／又は電気的に接続する方法。
  15. 請求項１０〜１４の何れか一項に記載の方法であって，前記電磁保護層（１３０）を電子デバイス（１１１，１１２）に形成することにより，該電子デバイス（１１１，１１２）における基板に対向する表面（１４３）を完全に被覆すると共に，該表面（１４３）に直交し，かつ区分けにより露出した前記封入部（１４０）及び基板（１２０）の側面（１２１，１４１，１２２，１４２）を完全に被覆する方法。
  16. ・平坦な基板（１２０）と，
    ・基板（１２０）の主平面（１２３）に配置された封入部（１４０）と，
    ・基板（１２０）に対向する前記封入部（１４０）の表面（１４３），及び前記主平面（１２３）に直交する基板（１２０）の側面（１２１，１２２）を被覆する電磁保護層（１３０）と，
    を備える電子デバイス。
  17. 請求項１６に記載の電子デバイスであって，前記電磁保護層（１３０）は，前記封入部（１４０）及び基板（１２０）の側面（１２１，１４１，１２２，１４２）を，封入部（１４０）の前記表面（１４３）から，対向する基板（１２０）の下側（１２４）まで完全に被覆する電子デバイス。
  18. 請求項１６に記載の電子デバイスであって，前記電磁保護層（１３０）により前記側面（１２１，１４１，１２２，１４２）を被覆する際，前記基板（１２０）の前記側面（１２１，１２２）において前記封入部（１４０）に対向する下側（１２４）に隣接する領域（１２６）には電磁保護層（１３０）が形成されていない電子デバイス。
  19. 請求項１８に記載の電子デバイスであって，前記基板（１２０）は，前記領域（１２６）に切り欠きを有している電子デバイス。
  20. 請求項１６〜１９の何れか一項に記載の電子デバイスであって，前記電磁保護層（１３０）は，前記封入部（１４０）を起点として，チタンを含有する第１部分層（１３１）と，銅を含有する第２部分層（１３２）と，ニッケルを含有する第３部分層とを有している電子デバイス。
  21. 請求項１６〜２０の何れか一項に記載の電子デバイスであって，前記電磁保護層（１３０）は，少なくとも部分的にスパッタ蒸着及び／又は無電解により形成されている電子デバイス。
  22. ・基板（１２０）と，
    ・該基板に設けられた少なくとも１個の電子部品（１７１〜１７３）と，
    ・該少なくとも１個の電子部品（１７１〜１７３）を覆う封入部（１４０），
    ・該封入部（１４０）の基板（１２０）に対向する表面（１４３），及び該表面（１４３）に直交する基板（１２０）の側面を被覆する電磁保護層（１３０）と，
    ・該電磁保護層（１３０）を，電子デバイス（１１１，１１２）の前記封入部で包囲されている領域（１６８）に対して熱的及び／又は電気的に接続する熱的及び／又は電気的な接続部（１３４，１６２〜１６６）と，
    を備える電子デバイス。
  23. 請求項２２に記載の電子デバイスであって，前記接続部が電磁保護層（１３０）の一部（１３４）として構成され，該一部（１３４）は内部配置された前記領域（１６８）内に延在している電子デバイス。
  24. 請求項２２又は２３に記載の電子デバイスであって，前記接続部が接続素子（１６２〜１６６）を含み，該接続素子（１６２〜１６６）は，電磁保護層（１３０）と，内部配置された前記領域（１６８）とに接続されている電子デバイス。
  25. 請求項２２〜２４の何れか一項に記載の電子デバイスであって，熱的な前記接続部は，電磁保護層（１３０）の前記一部（１３４）として構成され，電子部品（１７１）が電磁保護層（１３０）と熱的に直接接続されている電子デバイス。
  26. 請求項２２〜２５の何れか一項に記載の電子デバイスであって，電子部品（１７１）が基板に設けられていると共に，前記接続部（１３４，１６２〜１６６）により，電磁保護層（１３０）に対して熱的に接続されている電子デバイス。
  27. 請求項２２〜２６の何れか一項に記載の電子デバイスであって，少なくとも２個の電子部品（１７１，１７２）が基板に設けられており，かつ，前記接続部（１３４，１６２〜１６６）により互いに電気的にシールドされている電子デバイス。
  28. 請求項２２〜２７の何れか一項に記載の電子デバイスであって，前記電磁保護層（１３０）は，前記封入部（１４０）及び基板（１２０）の側面（１２１，１４１，１２２，１４２）を完全に被覆する電子デバイス。
  29. ・基板（１２０）と，
    ・該基板に設けられた少なくとも１個の電子部品（１７１〜１７３）と，
    ・該少なくとも１個の電子部品（１７１〜１７３）を覆う封入部（１４０）と，
    ・基板（１２０）に対向する前記封入部（１４０）の表面（１４３），及び該表面（１４３）に直交する側面（１２１，１４１，１２２，１４２）を，前記封入部（１４０）の表面（１４３）から，これに対向する基板（１２０）の下側（１２４）に至るまで完全に被覆する電磁保護層（１３０）と，
    ・該電磁保護層（１３０）を，電子デバイス（１１１，１１２）の前記封入部で包囲されている領域（１６８）に対して熱的及び／又は電気的に接続する熱的及び／又は電気的な接続部（１３４，１６２〜１６６）と，
    を備える電子デバイス。
JP2013522203A 2010-08-05 2011-07-27 電磁シールド及び放熱部を有する電子デバイス集合体の製造方法，並びに電磁シールド及び放熱部を有する電子デバイス Expired - Fee Related JP5636497B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE201010033551 DE102010033551A1 (de) 2010-08-05 2010-08-05 Verfahren zur Herstellung einer Mehrzahl von elektronischen Bauelementen mit elektromagnetischer Schirmung und elektronisches Bauelement mit elektromagnetischer Schirmung
DE102010033551.7 2010-08-05
DE102010048632.9 2010-10-15
DE102010048632A DE102010048632A1 (de) 2010-10-15 2010-10-15 Verfahren zur Herstellung einer Mehrzahl von elektronischen Bauelementen mit elektromagnetischer Schirmung und insbesondere mit Wärmeabführung und elektronisches Bauelement mit elektromagnetischer Schirmung und insbesondere mit Wärmeabführung
PCT/EP2011/062919 WO2012016898A2 (de) 2010-08-05 2011-07-27 Verfahren zur herstellung einer mehrzahl von elektronischen bauelementen mit elektromagnetischer schirmung und insbesondere mit wärmeabführung und elektronisches bauelement mit elektromagnetischer schirmung und insbesondere mit wärmeabführung

Publications (2)

Publication Number Publication Date
JP2013534366A true JP2013534366A (ja) 2013-09-02
JP5636497B2 JP5636497B2 (ja) 2014-12-03

Family

ID=45559866

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013522203A Expired - Fee Related JP5636497B2 (ja) 2010-08-05 2011-07-27 電磁シールド及び放熱部を有する電子デバイス集合体の製造方法，並びに電磁シールド及び放熱部を有する電子デバイス

Country Status (3)

Country Link
US (1) US9386734B2 (ja)
JP (1) JP5636497B2 (ja)
WO (1) WO2012016898A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10600560B2 (en) 2015-10-16 2020-03-24 Murata Manufacturing Co., Ltd. Electronic component including outer electrodes and a shield electrode

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI471086B (zh) * 2011-03-14 2015-01-21 E Ink Holdings Inc 一種於電子紙顯示器上形成電磁波屏蔽層之方法
CN104065774B (zh) * 2014-07-08 2017-06-16 马鞍山绿盾防护材料科技有限公司 一种具有信号增强功能的防辐射手机壳及其制备方法
CN106535606B (zh) * 2016-12-30 2024-05-10 深圳天珑无线科技有限公司 射频屏蔽装置
US10438901B1 (en) 2018-08-21 2019-10-08 Qualcomm Incorporated Integrated circuit package comprising an enhanced electromagnetic shield
EP4040483A3 (en) * 2021-02-04 2022-10-26 Murata Manufacturing Co., Ltd. Electronic component with internal shielding

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004095607A (ja) * 2002-08-29 2004-03-25 Matsushita Electric Ind Co Ltd モジュール部品
JP2004172176A (ja) * 2002-11-18 2004-06-17 Taiyo Yuden Co Ltd 回路モジュール
JP2007335619A (ja) * 2006-06-15 2007-12-27 Sumitomo Metal Mining Co Ltd 電磁波シールド成形体の製造方法
JP2008258478A (ja) * 2007-04-06 2008-10-23 Murata Mfg Co Ltd 電子部品装置およびその製造方法
JP2009071083A (ja) * 2007-09-14 2009-04-02 Renesas Technology Corp 半導体装置の製造方法
WO2010047007A1 (ja) * 2008-10-23 2010-04-29 株式会社村田製作所 電子部品モジュールの製造方法
JP2011159786A (ja) * 2010-02-01 2011-08-18 Panasonic Corp モジュールとその製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4436903C2 (de) 1994-10-15 2003-10-30 Daimler Chrysler Ag Anordnung zur elektromagnetischen Abschirmung von elektronischen Schaltungen und Verfahren zur Herstellung einer solchen Anordnung
US7030469B2 (en) 2003-09-25 2006-04-18 Freescale Semiconductor, Inc. Method of forming a semiconductor package and structure thereof
JP4903576B2 (ja) * 2004-10-28 2012-03-28 京セラ株式会社 電子部品モジュール及び無線通信機器
US7656047B2 (en) 2005-01-05 2010-02-02 Advanced Semiconductor Engineering, Inc. Semiconductor device package and manufacturing method
US7633170B2 (en) 2005-01-05 2009-12-15 Advanced Semiconductor Engineering, Inc. Semiconductor device package and manufacturing method thereof
US7451539B2 (en) 2005-08-08 2008-11-18 Rf Micro Devices, Inc. Method of making a conformal electromagnetic interference shield
EP1764834B1 (en) 2005-09-15 2009-03-04 Infineon Technologies AG Electromagnetic shielding of packages with a laminate substrate
DE102005053765B4 (de) 2005-11-10 2016-04-14 Epcos Ag MEMS-Package und Verfahren zur Herstellung
US7626247B2 (en) 2005-12-22 2009-12-01 Atmel Corporation Electronic package with integral electromagnetic radiation shield and methods related thereto
DE102006025162B3 (de) 2006-05-30 2008-01-31 Epcos Ag Flip-Chip-Bauelement und Verfahren zur Herstellung
DE102007020656B4 (de) 2007-04-30 2009-05-07 Infineon Technologies Ag Werkstück mit Halbleiterchips, Halbleiterbauteil und Verfahren zur Herstellung eines Werkstücks mit Halbleiterchips
US7687895B2 (en) 2007-04-30 2010-03-30 Infineon Technologies Ag Workpiece with semiconductor chips and molding, semiconductor device and method for producing a workpiece with semiconductors chips
DE102007025992A1 (de) 2007-06-04 2008-12-11 Epcos Ag Verfahren zur Herstellung eines MEMS-Packages
US7576415B2 (en) * 2007-06-15 2009-08-18 Advanced Semiconductor Engineering, Inc. EMI shielded semiconductor package
DE102007035181B4 (de) 2007-07-27 2011-11-10 Epcos Ag Verfahren zur Herstellung eines Moduls und Modul
US7651889B2 (en) 2007-09-13 2010-01-26 Freescale Semiconductor, Inc. Electromagnetic shield formation for integrated circuit die package
US7989928B2 (en) * 2008-02-05 2011-08-02 Advanced Semiconductor Engineering Inc. Semiconductor device packages with electromagnetic interference shielding
US8022511B2 (en) 2008-02-05 2011-09-20 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
KR100877551B1 (ko) 2008-05-30 2009-01-07 윤점채 전자파 차폐 기능을 갖는 반도체 패키지, 그 제조방법 및 지그
US7618846B1 (en) 2008-06-16 2009-11-17 Stats Chippac, Ltd. Semiconductor device and method of forming shielding along a profile disposed in peripheral region around the device
US20090315156A1 (en) 2008-06-20 2009-12-24 Harper Peter R Packaged integrated circuit having conformal electromagnetic shields and methods to form the same
US7981730B2 (en) 2008-07-09 2011-07-19 Freescale Semiconductor, Inc. Integrated conformal shielding method and process using redistributed chip packaging
US20100020518A1 (en) 2008-07-28 2010-01-28 Anadigics, Inc. RF shielding arrangement for semiconductor packages
US8410584B2 (en) 2008-08-08 2013-04-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US20100110656A1 (en) * 2008-10-31 2010-05-06 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
JP5324191B2 (ja) 2008-11-07 2013-10-23 ルネサスエレクトロニクス株式会社 半導体装置
US8212340B2 (en) * 2009-07-13 2012-07-03 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US8368185B2 (en) * 2009-11-19 2013-02-05 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8653634B2 (en) * 2012-06-11 2014-02-18 Advanced Semiconductor Engineering, Inc. EMI-shielded semiconductor devices and methods of making

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004095607A (ja) * 2002-08-29 2004-03-25 Matsushita Electric Ind Co Ltd モジュール部品
JP2004172176A (ja) * 2002-11-18 2004-06-17 Taiyo Yuden Co Ltd 回路モジュール
JP2007335619A (ja) * 2006-06-15 2007-12-27 Sumitomo Metal Mining Co Ltd 電磁波シールド成形体の製造方法
JP2008258478A (ja) * 2007-04-06 2008-10-23 Murata Mfg Co Ltd 電子部品装置およびその製造方法
JP2009071083A (ja) * 2007-09-14 2009-04-02 Renesas Technology Corp 半導体装置の製造方法
WO2010047007A1 (ja) * 2008-10-23 2010-04-29 株式会社村田製作所 電子部品モジュールの製造方法
JP2011159786A (ja) * 2010-02-01 2011-08-18 Panasonic Corp モジュールとその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10600560B2 (en) 2015-10-16 2020-03-24 Murata Manufacturing Co., Ltd. Electronic component including outer electrodes and a shield electrode

Also Published As

Publication number Publication date
WO2012016898A3 (de) 2012-06-07
WO2012016898A2 (de) 2012-02-09
US9386734B2 (en) 2016-07-05
US20130170172A1 (en) 2013-07-04
JP5636497B2 (ja) 2014-12-03

Similar Documents

Publication Publication Date Title
JP5636497B2 (ja) 電磁シールド及び放熱部を有する電子デバイス集合体の製造方法，並びに電磁シールド及び放熱部を有する電子デバイス
JP4437919B2 (ja) 電子部品パッケージ用ｅｍｉ遮蔽
KR101288284B1 (ko) 반도체 패키지 제조 방법
JP6965928B2 (ja) 高周波モジュール
CN108701681B (zh) 屏蔽emi的集成电路封装和及其制造方法
US7145084B1 (en) Radiation shielded module and method of shielding microelectronic device
WO2016080333A1 (ja) モジュール
US20100110656A1 (en) Chip package and manufacturing method thereof
CN111739885B (zh) 电磁屏蔽结构、电磁屏蔽结构制作方法和电子产品
WO2018101382A1 (ja) 高周波モジュール
US20060214278A1 (en) Shield and semiconductor die assembly
US10217711B2 (en) Semiconductor package and manufacturing method thereof
CN101339940A (zh) 封装结构及其封装方法
WO2020017582A1 (ja) モジュール
CN106711123A (zh) 半导体封装件及其制造方法
JP5354394B2 (ja) 部品内蔵基板及びその製造方法
US20210335733A1 (en) Electronic device module and method of manufacturing electronic device module
JP2707996B2 (ja) 混成集積回路装置およびその製造方法
KR101741648B1 (ko) 전자파 차폐 수단을 갖는 반도체 패키지 및 그 제조 방법
WO2021082270A1 (zh) 一种传感器封装结构以及电子设备
CN111081696A (zh) 半导体封装和制造半导体封装的方法
KR101350610B1 (ko) 반도체 패키지
KR101305581B1 (ko) 차폐 부재 및 이를 포함하는 인쇄회로기판
WO2021124805A1 (ja) 電子部品モジュール
JP3640463B2 (ja) Ｍｍｉｃパッケージ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140930

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141020

R150 Certificate of patent or registration of utility model

Ref document number: 5636497

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees